JP2020167376A - 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP2020167376A
JP2020167376A JP2019235641A JP2019235641A JP2020167376A JP 2020167376 A JP2020167376 A JP 2020167376A JP 2019235641 A JP2019235641 A JP 2019235641A JP 2019235641 A JP2019235641 A JP 2019235641A JP 2020167376 A JP2020167376 A JP 2020167376A
Authority
JP
Japan
Prior art keywords
electrode layer
capacitive element
ceramic capacitor
multilayer ceramic
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019235641A
Other languages
English (en)
Other versions
JP7215410B2 (ja
Inventor
浩介 大西
Kosuke Onishi
浩介 大西
諭 村松
Satoshi Muramatsu
諭 村松
泰介 神崎
Taisuke Kanzaki
泰介 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202010198558.0A priority Critical patent/CN111755247B/zh
Priority to KR1020200036544A priority patent/KR102403119B1/ko
Priority to US16/830,314 priority patent/US11393626B2/en
Publication of JP2020167376A publication Critical patent/JP2020167376A/ja
Application granted granted Critical
Publication of JP7215410B2 publication Critical patent/JP7215410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 Cuめっき層9の縁部と容量素子1の表面との間を経由した水分の浸入を抑制した積層セラミックコンデンサを提供する。【解決手段】 積層されたセラミック層1aと内部電極2、3とを有する容量素子1と、容量素子1の表面に形成された外部電極4〜7と、を備え、外部電極4〜7は、容量素子1の表面に形成された下地電極層8と、下地電極層8の表面に形成され、縁部が容量素子の表面に対向するCuめっき電極層9と、を有し、Cuめっき電極層9の縁部と、容量素子1の表面との間に、Snが存在するものとする。Cuめっき電極層9の表面に、縁部が容量素子の表面に対向する少なくとも1層の第2めっき電極層(Niめっき電極層10、Snめっき電極層11)を形成することが好ましい。【選択図】 図2

Description

本発明は、積層セラミックコンデンサに関し、更に詳しくは、耐湿性の向上をはかった積層セラミックコンデンサに関する。
また、本発明は、本発明の積層セラミックコンデンサを製造するのに適した積層セラミックコンデンサの製造方法に関する。
一般的な積層セラミックコンデンサは、複数のセラミック層と複数の内部電極とが積層された容量素子を備え、容量素子の表面に外部電極が形成されている。内部電極は、容量素子の端面や側面に引出されて、外部電極と接続されている。
外部電極は、たとえば、導電性ペーストを塗布し、焼成して形成された下地電極層と、下地電極層の表面に形成されためっき電極層とで構成される。めっき電極層は、必要に応じて、複数の層で構成される場合がある。
たとえば、特許文献1(特開2017-168488号公報)には、Niを主成分とする下地電極層と、下地電極層の表面に形成されたCuめっき電極層と、Cuめっき電極層の表面に形成されたNiめっき電極層と、Niめっき電極層の表面に形成されたSnめっき電極層とで構成された外部電極を備えた積層セラミックコンデンサが開示されている。
特開2017-168488号公報
特許文献1に開示された積層セラミックコンデンサにおいて、外部電極のCuめっき層は、耐湿性が高く、外部から外部電極の内側に水分が浸入するのを抑制する機能を果たしている。
しかしながら、Cuめっき層は下地電極層の表面にめっき成長によって形成されたものであり、通常、Cuめっき層の縁部は容量素子の表面に接しているが、Cuめっき層の縁部と容量素子の表面とが強固に接合されているわけではない。
そのため、Cuめっき層の厚さが小さい場合などには、Cuめっき層の縁部と容量素子の表面との隙間を経由して、外部から外部電極の内側に水分が浸入し、更に下地外部電極と容量素子の表面との隙間などを経由して水分が内部電極に到達し、積層セラミックコンデンサの特性が劣化してしまう場合があった。
たとえば、Snめっき電極層を形成する際のめっき液には界面活性剤が混合される場合があり、そのめっき液(水分)が、Cuめっき層の縁部と容量素子の表面との隙間を経由して外部電極の内側に侵入し、積層セラミックコンデンサの特性が劣化してしまう場合があった。あるいは、積層セラミックコンデンサが完成した後に、大気中の水分が、Cuめっき層の縁部と容量素子の表面との隙間を経由して外部電極の内側に侵入し、積層セラミックコンデンサの特性が劣化してしまう場合があった。
本発明は、上述した従来の問題を解決するためになされたものであり、その手段として、本発明の一実施態様にかかる積層セラミックコンデンサは、積層された複数のセラミック層と複数の内部電極とを有し、高さ方向において相互に対向する1対の主面と、高さ方向に直交する長さ方向において相互に対向する1対の端面と、高さ方向および長さ方向に直交する幅方向において相互に対向する1対の側面とを有する容量素子と、容量素子の表面に形成された少なくとも2つの外部電極と、を備え、内部電極は、端面および/または側面において容量素子の表面に引出されて、外部電極に接続され、外部電極は、容量素子の表面に形成された下地電極層と、下地電極層の表面に形成され、縁部が容量素子の表面に対向するCuめっき電極層と、を有し、Cuめっき電極層の縁部と、容量素子の表面との間に、Snが存在するものとする。
また、本発明の一実施態様にかかる積層セラミックコンデンサの製造方法は、複数のセラミックグリーンシートを作製する工程と、複数のセラミックグリーンシートのうちの特定のセラミックグリーンシートの主面に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、複数のセラミックグリーンシートを積層し、一体化させて、未焼成容量素子を作製する工程と、未焼成容量素子を焼成し、複数のセラミック層と複数の内部電極とが積層された容量素子を作製する工程と、容量素子の表面に、下地電極層を形成する工程と、下地電極層の表面に、縁部が容量素子の表面に対向する、Cuめっき電極層を形成する工程と、容量素子を、Snが溶解された溶液に浸漬させ、少なくとも、Cuめっき電極層の縁部と、容量素子の表面との間に、Snを含浸させる工程と、Cuめっき電極層の表面に、縁部が容量素子の表面に対向する、少なくとも1層の第2めっき電極層を形成する工程と、を備えたものとする。
本発明の積層セラミックコンデンサは、Cuめっき電極層の縁部と容量素子の表面との間にSnを存在させているため、Cuめっき層の縁部と容量素子の表面との間を経由した水分の浸入が抑制されている。
また、本発明の積層セラミックコンデンサの製造方法によれば、本発明の積層セラミックコンデンサを容易に製造することができる。
第1実施形態にかかる積層セラミックコンデンサ100の斜視図である。 積層セラミックコンデンサ100の断面図である。 積層セラミックコンデンサ100の要部断面図である。 積層セラミックコンデンサ100の分解斜視図である。 図5(A)、(B)は、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施される工程を示す断面図である。 図6(C)、(D)は、図5(B)の続きであり、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施される工程を示す断面図である。 図7(E)、(F)は、図6(D)の続きであり、それぞれ、積層セラミックコンデンサ100の製造方法の一例において実施される工程を示す断面図である。 第2実施形態にかかる積層セラミックコンデンサ200の斜視図である。 積層セラミックコンデンサ200の断面図である。
以下、図面とともに、本発明を実施するための形態について説明する。
なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
[第1実施形態]
図1〜図4に、第1実施形態にかかる積層セラミックコンデンサ100を示す。ただし、図1は、積層セラミックコンデンサ100の斜視図である。図2は、積層セラミックコンデンサ100の断面図であり、図1に一点鎖線矢印で示したX-X部分を示している。図3は、積層セラミックコンデンサ100の要部断面図である。図4は、積層セラミックコンデンサ100の分解斜視図である。なお、図中に積層セラミックコンデンサ100の高さ方向T、長さ方向L、幅方向Wを示しており、以下の説明において、これらの方向に言及する場合がある。なお、本実施形態においては、後述するセラミック層1aの積層方向を、積層セラミックコンデンサ100の高さ方向Tと定義している。
積層セラミックコンデンサ100は、直方体形状からなる容量素子1を備えている。容量素子1は、高さ方向Tにおいて相互に対向する1対の主面1A、1Bと、高さ方向Tに直行する長さ方向Lにおいて相互に対向する1対の端面1C、1Dと、高さ方向Tおよび長さ方向Lの両方に直行する幅方向Wにおいて相互に対向する1対の側面1E、1Fを有している。
積層セラミックコンデンサ100の寸法は任意である。ただし、高さ方向Tの寸法は、たとえば、0.1mm〜2.5mm程度とすることができる。長さ方向Lの寸法は、たとえば、0.1mm〜3.2mm程度とすることができる。幅方向Wの寸法は、たとえば、0.1mm〜2.5mm程度とすることができる。
容量素子1は、複数のセラミック層1aと複数の内部電極2、3が積層されたものからなる。なお、内部電極2が第1内部電極、内部電極3が第2内部電極に該当する。
容量素子1(セラミック層1a)の材質は任意であるが、たとえば、BaTiOを主成分とする誘電体セラミックスを使用することができる。ただし、BaTiOに代えて、CaTiO、SrTiO、CaZrOなど、他の材質を主成分とする誘電体セラミックスを使用してもよい。
セラミック層1aの厚さは任意であるが、たとえば、内部電極2、3が形成された容量形成の実効領域において、0.3μm〜2.0μm程度とすることができる。
セラミック層1aの層数は任意であるが、たとえば、内部電極2、3が形成された容量形成の実効領域において、1層〜6000層とすることができる。
容量素子1の上下両側に、内部電極2、3が形成されず、セラミック層1aのみで構成された外層(保護層)が設けられている。外層の厚さは任意であるが、たとえば、15μm〜150μmとすることができる。なお、外層領域のセラミック層1aの厚さは、内部電極2、3が形成されている容量形成の実効領域のセラミック層1aの厚さよりも大きくしてもよい(ただし、図2、図3においては、外層領域と実効領域とにおいてセラミック層1aの厚さを同じ厚さに示している)。また、外層領域のセラミック層1aの材質は、実効領域のセラミック層1aの材質と異なっていてもよい。
図4の分解斜視図は、容量素子1の高さ方向Tにおける中央付近を、セラミック層1aごとに分解して示したものである。図4から分かるように、内部電極2は、積層セラミックコンデンサ100の長さ方向Lに伸び、容量素子1の両方の端面1C、1Dに引出されている。内部電極3は、積層セラミックコンデンサ100の長さ方向Lに伸び、容量素子1の両方の側面1E、1Fに引出されている。なお、内部電極2と内部電極3は、原則として交互に積層されている。
内部電極2、3の主成分の材質は任意であるが、本実施形態においては、Niを使用した。ただし、Niに代えて、Cu、Ag、Pd、Auなど、他の金属を使用してもよい。また、NiやCu、Ag、Pd、Auなどは、他の金属との合金であってもよい。
内部電極2、3の厚さは任意であるが、たとえば、0.3μm〜1.5μm程度とすることができる。
内部電極2、3と、容量素子1の側面1E、1Fとの間のギャップ寸法は任意であるが、たとえば、10μm〜200μm程度とすることができる。また、内部電極3と、容量素子1の端面1C、1Dとの間のギャップ寸法は任意であるが、たとえば、0.5μm〜300μm程度とすることができる。
容量素子1の表面に、外部電極4、5、6、7が形成されている。
外部電極4は、容量素子1の端面1Cに形成されている。外部電極4は、キャップ形状に形成されており、縁の部分が、容量素子1の端面1Cから、主面1A、1B、側面1E、1Fに延出して形成されている。
外部電極5は、容量素子1の端面1Dに形成されている。外部電極5は、キャップ形状に形成されており、縁の部分が、容量素子1の端面1Dから、主面1A、1B、側面1E、1Fに延出して形成されている。
外部電極6は、容量素子1の側面1Eに形成されている。外部電極6は、C字形状に形成されており、縁の部分が、容量素子1の側面1Eから、主面1A、1Bに延出して形成されている。
外部電極7は、容量素子1の側面1Fに形成されている。外部電極7は、C字形状に形成されており、縁の部分が、容量素子1の側面1Fから、主面1A、1Bに延出して形成されている。
積層セラミックコンデンサ100においては、容量素子1の端面1Cに引出された内部電極2が、外部電極4に接続されている。容量素子1の端面1Dに引出された内部電極2が、外部電極5に接続されている。容量素子1の側面1Eに引出された内部電極3が、外部電極6に接続されている。容量素子1の側面1Fに引出された内部電極3が、外部電極7に接続されている。
内部電極2が外部電極4、5に接続され、内部電極3が外部電極6、7に接続された積層セラミックコンデンサ100は、3端子型コンデンサとして使用することができる。すなわち、積層セラミックコンデンサ100は、回路において電源ラインまたは信号ラインを途中で分断し、分断した一方に外部電極4を接続し、分断した他方に外部電極5を接続し、かつ、外部電極6、7をグランドに接続することによって、3端子型コンデンサとして使用することができる。この場合、内部電極2がスルー電極になり、内部電極3がグランド電極になる。
外部電極4〜7は、いずれも、同一の多層構造を有している。具体的には、外部電極4〜7は、図2、図3に示すように、それぞれ、容量素子1の表面に形成された下地電極層8と、下地電極層8の表面に形成され縁部が容量素子1の表面に対向するCuめっき電極層9と、Cuめっき電極層9の表面に形成され縁部が容量素子1の表面に対向するNiめっき電極層10と、Niめっき電極層10の表面に形成され縁部が容量素子1の表面に対向するSnめっき電極層11とを有している。
下地電極層8は、外部電極4〜7のベースとなる部分である。Cuめっき電極層9は、主に耐湿性を向上させる機能を果たしている。Niめっき電極層10は、主に、はんだ耐熱性を向上させるとともに、接合性を向上させる機能を果たしている。Snめっき電極層11は、主にはんだ付け性を向上させる機能を果たしている。
本実施形態においては、下地電極層8が、Niを主成分にしている。ただし、下地電極層8の主成分の材質は任意であり、Niに代えて、たとえば、Cu、Agなどを主成分にしていてもよい。また、NiやCu、Agなどは、他の金属との合金であってもよい。
下地電極層8の厚さは任意であるが、たとえば、5μm〜150μm程度とすることができる。
Cuめっき電極層9の厚さは任意であるが、たとえば、3μm〜20μm程度とすることができる。
Cuめっき電極層9の表面粗さRAは任意であるが、たとえば、0.1μm〜1.0μm程度とすることができる。
本実施形態においては、Niめっき電極層10とSnめっき電極層11との2層が、Cuめっき電極層9の表面に形成された第2めっき電極層に該当する。ただし、第2めっき電極層の層数は任意であり、2層に代えて、1層であってもよいし、3層以上であってもよい。また、第2めっき電極層の各層の材質も任意であり、Ni、Sn以外の金属からなるめっき電極層を含んでいてもよい。
Niめっき電極層10の厚さは任意であるが、たとえば、2μm〜7μm程度とすることができる。
Snめっき電極層11の厚さは任意であるが、たとえば、1μm〜8μm程度とすることができる。
Cuめっき電極層9、Niめっき電極層10、Snめっき電極層11は、それぞれ、不純物を含んでいてもよい。また、Cuめっき電極層9、Niめっき電極層10、Snめっき電極層11は、それぞれ、合金であってもよい。
積層セラミックコンデンサ100においては、Cuめっき電極層9の縁部と、容量素子1の表面との間に、Sn12が存在している。Sn12が存在しているとは、外部電極4〜7の断面をWDX(Wavelength-Dispersive X-ray spectrometry;波長分散型X線分光法)によって分析したとき、Cuめっき電極層9の縁部と容量素子1の表面との間にSnが検出されることをいい、どのような状態で存在してもよい。
積層セラミックコンデンサ100においては、水分が浸入しやすい、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12が存在しているため、耐湿性が向上している。すなわち、Cuめっき電極層9は下地電極層8の表面にめっき成長によって形成されたものであり、Cuめっき電極層9の縁部は容量素子1の表面に接しているが、Cuめっき電極層9の縁部と容量素子1の表面とが強固に接合されているわけではない。したがって、Cuめっき電極層9の厚さが小さい場合などには、Cuめっき電極層9の縁部と容量素子1の表面との間(隙間)を経由して、外部から外部電極4、5、6、7の内側に水分が浸入してしまう虞がある。
積層セラミックコンデンサ100においては、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12を存在させることによって、Cuめっき電極層9の縁部と容量素子1の表面との間を経由して、外部電極4〜7の内側に水分が浸入するのを抑制している。なお、詳しいメカニズムは研究中であるが、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12を存在させることによって、この部分からの水分の浸入を抑制することができる。
(耐湿負荷試験)
本発明の有効性を確認するために、以下の耐湿負荷試験をおこなった。
まず、第1実施形態にかかる積層セラミックコンデンサ100を作製し、実施例にかかる試料とした。
また、比較のために、積層セラミックコンデンサ100の構成の一部に変更を加えた積層セラミックコンデンサを作製し、比較例にかかる試料とした。具体的には、積層セラミックコンデンサ100では、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12が存在していたが、比較例にかかる積層セラミックコンデンサは、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12を存在させなかった(作製にあたり、Sn12を存在させるための工程を省略した)。比較例にかかる積層セラミックコンデンサの他の構成は、積層セラミックコンデンサ100と同じにした。
次に、実施例にかかる試料と比較例にかかる試料とを、各10個ずつ、共晶半田を用いてガラスエポキシ基板に実装した。続いて、各試料の絶縁抵抗値を測定した。
次に、ガラスエポキシ基板を高温高湿槽内に入れ、125℃、相対湿度95%RHの環境下において、各試料に対して、3.2Vの電圧を72時間印加した。続いて、耐湿負荷試験後の各試料の絶縁抵抗値を測定した。
各試料において、耐湿負荷試験の前後において、1桁以上、絶縁抵抗値が低下したものを不良としてカウントした。その結果、実施例にかかる試料においては、10個のうち、不良と判定されたものは1個であった。一方、比較例にかかる試料においては、10個のうち、10個が不良と判定された。
以上の耐湿負荷試験により、本発明の有効性が確認できた。
(積層セラミックコンデンサ100の製造方法の一例)
第1実施形態にかかる積層セラミックコンデンサ100の製造方法の一例を、図5(A)〜図7(F)を参照して説明する。
まず、図5(A)に示す、内部に内部電極2、3が形成され、表面に外部電極4〜7の下地電極層8が形成された容量素子1を作製する。
図示は省略するが、まず、誘電体セラミックスの粉末、バインダー樹脂、溶剤などを用意し、これらを湿式混合してセラミックスラリーを作製する。
次に、キャリアフィルム上に、セラミックスラリーをダイコータ、グラビアコーター、マイクログラビアコーターなどを用いてシート状に塗布し、乾燥させて、セラミックグリーンシートを作製する。
次に、所定のセラミックグリーンシートの主面に、内部電極2、3を形成するために、予め用意した導電性ペーストを所望のパターン形状に塗布(たとえば印刷)する。なお、外層となるセラミックグリーンシートには、導電性ペーストは塗布しない。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)などを混合したものを使用することができる。
次に、セラミックグリーンシートを所定の順番に積層し、加熱圧着して一体化させ、未焼成容量素子を作製する。
次に、未焼成容量素子の表面に、下地電極層8を形成するために、導電性ペーストを所望の形状に塗布する。なお、導電性ペーストには、たとえば、溶剤、バインダー樹脂、金属粉末(たとえばNi粉末)、セラミック粉末などを混合したものを使用することができる。
次に、未焼成容量素子を、所定のプロファイルで焼成して、図5(A)に示す容量素子1を完成させる。このとき、セラミックグリーンシートが焼成されてセラミック層1aになり、セラミックグリーンシートの主面に塗布された導電性ペーストが同時に焼成されて内部電極2、3になり、未焼成容量素子の表面に塗布された導電性ペーストが同時に焼成されて下地電極層8になる。
次に、図5(B)に示すように、外部電極4〜7の下地電極層8の表面に、Cuめっき電極層9を形成する。
次に、図6(C)に示すように、Snが溶解された溶液13を入れた槽14を用意し、容量素子1を溶液13に浸漬する。溶液13には、たとえば、2価のSnを含む塩化スズの水溶液を使用することができる。溶液13には、界面活性剤が含まれることが好ましい。界面活性剤としては、表面張力を下げる効果のあるピット防止剤を用いることができ、たとえばラウリル硫酸ナトリウム等を用いることができる。この工程は、Cuめっき電極層9の縁部と容量素子1の表面との間(隙間)にSn12を含浸させるためのものであるが、溶液13に界面活性剤が含まれると、Sn12の含浸が良好におこなわれるからである。また、溶液13には、他の金属が含まれていてもよい。なお、容量素子1の溶液13への浸漬は、多数の容量素子1をカゴ等に入れ、一括しておこなってもよい。また、槽14を気密構造に構成し、容量素子1を溶液13へ浸漬させたあと、真空引きをおこない、槽14内を減圧したり、真空状態にしたりしてもよい。
続いて、容量素子1を溶液13から取り出し、容量素子1の表面や下地電極層8の表面に付着したSnを除去してもよい。表面のSnの除去は、たとえば、物理的研削(バレル、UV照射、プラズマ照射)や、化学的研削(アルカリ液、酸液などでの洗浄)でおこなう。
この結果、図6(D)に示すように、Cuめっき電極層9の縁部と容量素子1の表面との間(隙間)に、Sn12が含浸される。
次に、図7(E)に示すように、外部電極4〜7のCuめっき電極層9の表面に、Niめっき電極層10を形成する。なお、Niめっき電極層10を形成する際に、はんだボールをメディアとして使用すると、Cuめっき電極層9とNiめっき電極層10との界面に、Snの層が形成される場合がある。
最後に、図7(E)に示すように、Niめっき電極層10の表面に、Snめっき電極層11を形成し、外部電極4〜7を完成させて、第1実施形態にかかる積層セラミックコンデンサ100を完成させる。
なお、Snめっき電極層11を形成する際のめっき液には界面活性剤が混合される場合があるが、積層セラミックコンデンサ100においては、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12が存在しているため、めっき液(水分)が外部電極4〜7の内側に浸入することが抑制されている。したがって、めっき液が内部電極2、3に到達することも抑制されており、めっき液によって積層セラミックコンデンサ100の特性が劣化することも抑制されている。
[第2実施形態]
図8、図9に、第2実施形態にかかる積層セラミックコンデンサ200を示す。ただし、図8は、積層セラミックコンデンサ200の斜視図である。図9は、積層セラミックコンデンサ200の断面図であり、図8に一点鎖線矢印で示したY-Y部分を示している。
第2実施形態にかかる積層セラミックコンデンサ200は、第1実施形態にかかる積層セラミックコンデンサ100の構成の一部に変更を加えた。具体的には、積層セラミックコンデンサ100は3端子型コンデンサであったが、積層セラミックコンデンサ200は2端子型コンデンサとした。
積層セラミックコンデンサ200は、容量素子1が、複数のセラミック層1aと、複数の内部電極22、23とが積層されたものからなる。内部電極22、23は、いずれも、長さ方向Lに伸び、平面視において矩形形状をしている。そして、内部電極22が容量素子1の端面1Cに引出され、内部電極23が容量素子1の端面1Dに引出されている。
容量素子1の表面に、外部電極24、25が形成されている。
外部電極24は、容量素子1の端面1Cに形成されている。外部電極24は、キャップ形状に形成されており、縁の部分が、容量素子1の端面1Cから、主面1A、1B、側面1E、1Fに延出して形成されている。
外部電極25は、容量素子1の端面1Dに形成されている。外部電極25は、キャップ形状に形成されており、縁の部分が、容量素子1の端面1Dから、主面1A、1B、側面1E、1Fに延出して形成されている。
積層セラミックコンデンサ200においては、容量素子1の端面1Cに引出された内部電極22が、外部電極24に接続されている。また、容量素子1の端面1Dに引出された内部電極23が、外部電極25に接続されている。
外部電極24、25は、それぞれ、容量素子1の表面に形成された下地電極層8と、下地電極層8の表面に形成され縁部が容量素子1の表面に対向するCuめっき電極層9と、Cuめっき電極層9の表面に形成され縁部が容量素子1の表面に対向するNiめっき電極層10と、Niめっき電極層10の表面に形成され縁部が容量素子1の表面に対向するSnめっき電極層11とを有している。
積層セラミックコンデンサ200においても、Cuめっき電極層9の縁部と、容量素子1の表面との間に、Sn12が存在している。
積層セラミックコンデンサ200においては、水分が浸入しやすい、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12が存在しているため、耐湿性が向上している。
このように、本発明の積層セラミックコンデンサは、2端子型コンデンサとして構成してもよい。
[第3実施形態]
第3実施形態は、第1実施形態において示した積層セラミックコンデンサ100の製造方法の工程の一部に変更を加えた。なお、製造される積層セラミックコンデンサ100の構造は第1実施形態と同じであるため、図面は省略する。
第1実施形態にかかる積層セラミックコンデンサ100の製造方法では、作製した未焼成容量素子の表面に導電性ペーストを所望の形状に塗布し、未焼成容量素子を焼成して容量素子1を作製するときに、未焼成容量素子の表面に塗布された導電性ペーストを同時に焼成して下地電極層8を形成した。第3実施形態では、これを変更し、未焼成容量素子の表面に導電性ペーストは塗布せず、未焼成容量素子を焼成して容量素子1を作製した後に、容量素子1の表面に導電性ペーストを所望の形状に塗布し、容量素子1を加熱し、導電性ペーストを容量素子1の表面に焼付けて下地電極層8を形成した。第3実施形態の他の工程は、第1実施形態と同じにした。このように、下地電極層8は、未焼成容量素子を焼成して容量素子1を作製した後に形成してもよい。
以上、第1実施形態、第2実施形態、第3実施形態について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。
たとえば、積層セラミックコンデンサ100、200では、Cuめっき電極層9の縁部と容量素子1の表面との間にSn12を存在させたが、この部分に、Sn以外の金属が同時に存在するようにしてもよい。
また、積層セラミックコンデンサ100、200では、第2めっき層として、Niめっき電極層10とSnめっき電極層11との2層を設けたが、第2めっき層の層数、材質などは任意であり、適宜、変更することができる。
また、積層セラミックコンデンサ100では、3端子型コンデンサを構成するにあたり、グランドに接続する電極として2つの外部電極6、7を形成したが、容量素子1の表面において外部電極6と外部電極7とを繋ぎ、1つの共通外部電極としてもよい。この場合において、内部電極3は、容量素子1の両方の側面1E、1Fにおいて共通外部電極に接続されることが好ましいが、電気的には側面1E、1Fの少なくとも一方において共通外部電極に接続されればよい。
本発明の一実施態様にかかる積層セラミックコンデンサは、「課題を解決するための手段」の欄に記載したとおりである。
この積層セラミックコンデンサにおいて、下地電極層が、Niを主成分とすることも好ましい。この場合には、内部電極を、Niを主成分とする(あるいは高温での焼成に耐えうる金属を主成分とする)ことにより、容量素子と、内部電極と、外部電極の下地電極層とを、容易に同時焼成することが可能になる。
また、Cuめっき電極層の表面に形成され、縁部が容量素子の表面に対向する、少なくとも1層の第2めっき電極層を更に備えることも好ましい。
また、第2めっき電極層が、Snめっき電極層を含むことも好ましい。この場合には、外部電極のはんだ付け性を向上させることができる。
また、第2めっき電極層が、Cuめっき電極層の表面に形成されたNiめっき電極層と、Niめっき電極層の表面に形成されたSnめっき電極層と、を含むことも好ましい。この場合には、Niめっき電極層ではんだ耐熱性を付与するとともに接合性を向上させ、Snめっき電極層ではんだ付け性を向上させることができる。
また、内部電極が第1内部電極と第2内部電極とを有し、第1内部電極が、両方の端面から容量素子の表面に引出されて、外部電極に接続され、第2内部電極が、少なくとも一方の側面から容量素子の表面に引出されて、外部電極に接続され、3端子型コンデンサが構成されることも好ましい。
本発明の一実施態様にかかる積層セラミックコンデンサの製造方法は、「課題を解決するための手段」の欄に記載したとおりである。
この積層セラミックコンデンサの製造方法において、容量素子の表面に下地電極層を形成する工程が、未焼成容量素子の表面に、下地電極層を形成するための導電性ペーストを所望の形状に塗布し、未焼成容量素子を焼成して容量素子を作製する工程において、導電性ペーストを未焼成容量素子と同時に焼成するものであることも好ましい。この場合には、容易に下地電極層を形成することができる。
また、下地電極層を形成するために導電性ペーストを塗布する工程は、Niを含む導電性ペーストを塗布する工程を含むことも好ましい。この場合には、内部電極を、Niを主成分とする(あるいは高温での焼成に耐えうる金属を主成分とする)ことにより、容量素子と、内部電極と、外部電極の下地電極層とを、容易に同時焼成することができる。
また、容量素子をSnが溶解された溶液に浸漬させた後に、容量素子の表面および/またはCuめっき層の表面から、不要なSnを除去してもよい。この場合には、不要なSnが存在することにより、第2めっき電極層が不要な部分に形成されることを抑制することができる。なお、なお、表面のSnの除去は、たとえば、物理的研削(バレル、UV照射、プラズマ照射)や、化学的研削(アルカリ液、酸液などでの洗浄)でおこなう。
また、第2めっき電極層を形成する工程は、Snめっき電極層を形成する工程を含むことも好ましい。この場合には、外部電極のはんだ付け性を向上させることができる。
また、第2めっき電極層を形成する工程は、Cuめっき電極層の表面にNiめっき電極層を形成する工程と、Niめっき電極層の表面にSnめっき電極層を形成する工程と、を含むことも好ましい。この場合には、Niめっき電極層ではんだ耐熱性を付与するとともに接合性を向上させ、Snめっき電極層ではんだ付け性を向上させることができる。
また、容量素子をSnが溶解された溶液に浸漬させ、少なくともCuめっき電極層の縁部と容量素子の表面との間にSnを含浸させる工程が、容量素子を、2価のSnを含む塩化スズの水溶液に含浸させるものであることも好ましい。この場合には、容易に、Cuめっき電極層の縁部と容量素子の表面との間にSnを含浸させることができる。
また、容量素子をSnが溶解された溶液に浸漬させ、少なくともCuめっき電極層の縁部と容量素子の表面との間にSnを含浸させる工程が、容量素子を、界面活性剤が含まれた、Snが溶解された溶液に浸漬させるものであることも好ましい。この場合には、良好に、Cuめっき電極層の縁部と容量素子の表面との間にSnを含浸させることができる。
1…容量素子
1a・・・セラミック層
1A、1B・・・主面
1C、1D・・・端面
1E、1F・・・側面
2、3、22、23・・・内部電極
4、5、6、7・・・外部電極
8・・・下地電極層
9・・・Cuめっき電極層
10・・・Niめっき電極層(第2めっき電極層)
11・・・Snめっき電極層(第2めっき電極層)
12・・・Sn

Claims (15)

  1. 積層された複数のセラミック層と複数の内部電極とを有し、高さ方向において相互に対向する1対の主面と、前記高さ方向に直交する長さ方向において相互に対向する1対の端面と、前記高さ方向および前記長さ方向に直交する幅方向において相互に対向する1対の側面とを有する容量素子と、
    前記容量素子の表面に形成された少なくとも2つの外部電極と、を備えた積層セラミックコンデンサであって、
    前記内部電極は、前記端面および/または前記側面において前記容量素子の表面に引出されて、前記外部電極に接続され、
    前記外部電極は、
    前記容量素子の表面に形成された下地電極層と、
    前記下地電極層の表面に形成され、縁部が前記容量素子の表面に対向するCuめっき電極層と、を有し、
    前記Cuめっき電極層の縁部と、前記容量素子の表面との間に、Snが存在する、積層セラミックコンデンサ。
  2. 前記下地電極層が、Niを主成分とする、請求項1に記載された積層セラミックコンデンサ。
  3. 前記Cuめっき電極層の表面に形成され、縁部が前記容量素子の表面に対向する、少なくとも1層の第2めっき電極層を更に備えた、請求項1または2に記載された積層セラミックコンデンサ。
  4. 前記第2めっき電極層が、Snめっき電極層を含む、請求項3に記載された積層セラミックコンデンサ。
  5. 前記第2めっき電極層が、
    前記Cuめっき電極層の表面に形成されたNiめっき電極層と、
    前記Niめっき電極層の表面に形成された前記Snめっき電極層と、を含む、請求項4に記載された積層セラミックコンデンサ。
  6. 前記内部電極が第1内部電極と第2内部電極とを有し、
    前記第1内部電極が、両方の前記端面から前記容量素子の表面に引出されて、前記外部電極に接続され、
    前記第2内部電極が、少なくとも一方の前記側面から前記容量素子の表面に引出されて、前記外部電極に接続され、
    3端子型コンデンサが構成された、請求項1ないし5のいずれか1項に記載された積層セラミックコンデンサ。
  7. 複数のセラミックグリーンシートを作製する工程と、
    前記複数のセラミックグリーンシートのうちの特定のセラミックグリーンシートの主面に、内部電極を形成するための導電性ペーストを所望の形状に塗布する工程と、
    複数の前記セラミックグリーンシートを積層し、一体化させて、未焼成容量素子を作製する工程と、
    前記未焼成容量素子を焼成し、複数のセラミック層と複数の内部電極とが積層された容量素子を作製する工程と、
    前記容量素子の表面に、下地電極層を形成する工程と、
    前記下地電極層の表面に、縁部が前記容量素子の表面に対向する、Cuめっき電極層を形成する工程と、
    前記容量素子を、Snが溶解された溶液に浸漬させ、少なくとも、前記Cuめっき電極層の縁部と、前記容量素子の表面との間に、Snを含浸させる工程と、
    前記Cuめっき電極層の表面に、縁部が前記容量素子の表面に対向する、少なくとも1層の第2めっき電極層を形成する工程と、を備えた積層セラミックコンデンサの製造方法。
  8. 前記容量素子の表面に前記下地電極層を形成する工程が、
    前記未焼成容量素子の表面に、前記下地電極層を形成するための導電性ペーストを所望の形状に塗布し、
    前記未焼成容量素子を焼成して前記容量素子を作製する工程において、前記導電性ペーストを前記未焼成容量素子と同時に焼成するものである、請求項7に記載された積層セラミックコンデンサの製造方法。
  9. 前記下地電極層を形成するために導電性ペーストを塗布する工程は、Niを含む導電性ペーストを塗布する工程を含む、請求項8に記載された積層セラミックコンデンサの製造方法。
  10. 前記容量素子をSnが溶解された溶液に浸漬させた後に、前記容量素子の表面および/または前記Cuめっき層の表面から、不要なSnを除去する工程を更に備えた、請求項7ないし9のいずれか1項に記載された積層セラミックコンデンサの製造方法。
  11. 前記不要なSnを除去する工程が、バレルによる研磨、UV照射による研磨、プラズマ照射による研磨、アルカリ液による洗浄、酸液による洗浄から選ばれる少なくとも1つである、請求項10に記載された積層セラミックコンデンサの製造方法。
  12. 前記第2めっき電極層を形成する工程は、Snめっき電極層を形成する工程を含む、請求項7ないし11のいずれか1項に記載された積層セラミックコンデンサの製造方法。
  13. 前記第2めっき電極層を形成する工程は、
    前記Cuめっき電極層の表面にNiめっき電極層を形成する工程と、
    前記Niめっき電極層の表面に前記Snめっき電極層を形成する工程と、を含む、請求項12に記載された積層セラミックコンデンサの製造方法。
  14. 前記容量素子をSnが溶解された溶液に浸漬させ、少なくとも前記Cuめっき電極層の縁部と前記容量素子の表面との間にSnを含浸させる工程が、
    前記容量素子を、2価のSnを含む塩化スズの水溶液に含浸させるものである、請求項7ないし13のいずれか1項に記載された積層セラミックコンデンサの製造方法。
  15. 前記容量素子をSnが溶解された溶液に浸漬させ、少なくとも前記Cuめっき電極層の縁部と前記容量素子の表面との間にSnを含浸させる工程が、
    前記容量素子を、界面活性剤が含まれた、Snが溶解された溶液に浸漬させるものである、請求項7ないし14のいずれか1項に記載された積層セラミックコンデンサの製造方法。
JP2019235641A 2019-03-28 2019-12-26 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Active JP7215410B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010198558.0A CN111755247B (zh) 2019-03-28 2020-03-19 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR1020200036544A KR102403119B1 (ko) 2019-03-28 2020-03-26 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
US16/830,314 US11393626B2 (en) 2019-03-28 2020-03-26 Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019064714 2019-03-28
JP2019064714 2019-03-28

Publications (2)

Publication Number Publication Date
JP2020167376A true JP2020167376A (ja) 2020-10-08
JP7215410B2 JP7215410B2 (ja) 2023-01-31

Family

ID=72717464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019235641A Active JP7215410B2 (ja) 2019-03-28 2019-12-26 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP7215410B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244313A1 (ja) * 2021-05-18 2022-11-24 株式会社村田製作所 電子部品及びその製造方法
KR102713937B1 (ko) * 2023-03-28 2024-10-07 삼화콘덴서공업 주식회사 적층 세라믹 커패시터 및 그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034503A (ja) * 2008-06-25 2010-02-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034503A (ja) * 2008-06-25 2010-02-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP2017216358A (ja) * 2016-05-31 2017-12-07 太陽誘電株式会社 積層セラミックコンデンサ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"硫酸浴 スズめっき", [ONLINE], JPN6022027537, 25 April 2015 (2015-04-25), ISSN: 0004817668 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022244313A1 (ja) * 2021-05-18 2022-11-24 株式会社村田製作所 電子部品及びその製造方法
KR102713937B1 (ko) * 2023-03-28 2024-10-07 삼화콘덴서공업 주식회사 적층 세라믹 커패시터 및 그의 제조방법

Also Published As

Publication number Publication date
JP7215410B2 (ja) 2023-01-31

Similar Documents

Publication Publication Date Title
TWI406309B (zh) 積層陶瓷電子零件
KR101659153B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
US11302476B2 (en) Capacitor component having connection portions which include metal and ceramic layers
JP6904309B2 (ja) 電子部品および電子部品の製造方法
KR102077617B1 (ko) 적층 세라믹 콘덴서
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP6020503B2 (ja) 積層セラミック電子部品
JP7363654B2 (ja) 積層セラミック電子部品
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP7533833B2 (ja) 積層セラミック電子部品
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2019024077A (ja) 積層セラミックコンデンサ
JP2020167236A (ja) 3端子型積層セラミックコンデンサおよび3端子型積層セラミックコンデンサの製造方法
JP2023018152A (ja) 積層セラミックコンデンサ
JP7215410B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102148446B1 (ko) 적층 세라믹 전자부품
KR101532149B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
JP2014078674A (ja) 積層セラミック電子部品及びその製造方法
JP2021027284A (ja) 積層セラミックコンデンサ
JP2023079986A (ja) セラミック電子部品
KR20160069816A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP4470463B2 (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150