JP4433010B2 - 貫通コンデンサ及び貫通コンデンサの製造方法 - Google Patents

貫通コンデンサ及び貫通コンデンサの製造方法 Download PDF

Info

Publication number
JP4433010B2
JP4433010B2 JP2007202159A JP2007202159A JP4433010B2 JP 4433010 B2 JP4433010 B2 JP 4433010B2 JP 2007202159 A JP2007202159 A JP 2007202159A JP 2007202159 A JP2007202159 A JP 2007202159A JP 4433010 B2 JP4433010 B2 JP 4433010B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layer
ground
facing
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007202159A
Other languages
English (en)
Other versions
JP2009038254A (ja
Inventor
崇 青木
賢也 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007202159A priority Critical patent/JP4433010B2/ja
Priority to US12/172,776 priority patent/US8228662B2/en
Priority to CN2008101312185A priority patent/CN101359533B/zh
Priority to KR1020080075501A priority patent/KR101418265B1/ko
Publication of JP2009038254A publication Critical patent/JP2009038254A/ja
Application granted granted Critical
Publication of JP4433010B2 publication Critical patent/JP4433010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、貫通コンデンサ及び貫通コンデンサの製造方法に関する。
一般に、貫通コンデンサは、コンデンサ素体内に交互に配置された信号用内部電極層及び接地用内部電極層を備えている。信号用内部電極層及び接地用内部電極層は、コンデンサ素体内を貫通するように存在し、コンデンサ素体の端面において互いに対向するように配置された端子電極及び接地電極を連結している。このような貫通コンデンサとして、例えば特許文献1に記載の積層型貫通コンデンサがある。この従来の貫通コンデンサは、信号用内部電極層間に少なくとも3層以上の接地用内部電極層を介在させた構成となっている。
特開平9−55335号公報 特開平9−312237号公報
ところで、貫通コンデンサでは、信号用内部電極層における貫通方向と交差する方向の端部と、コンデンサ素体の最表面との間のギャップ量が適正に維持されていることが重要となる。このギャップ量が不十分となっている場合、例えば湿式めっき法などによってコンデンサ素体の端面に端子電極等を形成する際にめっき液が信号用内部電極層に浸入し、素子の信頼性が低下するおそれがある。また、コンデンサ素体の積層方向から見て、信号用内部電極層同士が互いに対向する対向部分の面積が変動し、所望の静電容量が得られないおそれもある。
ここで、特許文献2に記載の積層電子部品では、内部電極の引出部分に凸状の検出パターンを設け、切断後のコンデンサ素体に露出する検出パターンの形状からギャップ量の異常の有無を判断している。しかしながら、かかる手法では、コンデンサの外観観察によってギャップ量の異常の有無を判断するため、素子が小型化すればする程、正常なパターンと異常なパターンとの判別が困難になるという問題がある。
本発明は、上記課題の解決のためになされたものであり、コンデンサ素体の外表面と信号用内部電極層との間のギャップ異常の有無を容易に判断することが可能な貫通コンデンサ、及びこのような貫通コンデンサの製造方法を提供することを目的とする。
上記課題の解決のため、本発明に係る貫通コンデンサは、誘電体層を積層してなるコンデンサ素体と、コンデンサ素体内において交互に配置された信号用内部電極層及び接地用内部電極層と、コンデンサ素体において互いに対向する第1端面にそれぞれ配置され、信号用内部電極層によって互いに電気的に接続された端子電極と、コンデンサ素体において第1端面とは異なる方向で互いに対向する第2端面にそれぞれ配置され、接地用内部電極層によって互いに電気的に接続された接地電極と、を備えた貫通コンデンサであって、信号用内部電極層は、誘電体層の積層方向から見て、接地用内部電極層と互いに対向する対向部分と、当該対向部分から端子電極に向かって引き出される引出部分とを有し、対向部分には、接地電極に向かって突出する凸部が設けられていることを特徴としている。
この貫通コンデンサでは、信号用内部電極層において、誘電体層の積層方向から見て、接地用内部電極層と互いに対向する対向部分に、接地電極に向かって突出する凸部が設けられている。そのため、接地電極が配置された第2端面から信号用内部電極層までのギャップ量に異常がある場合、凸部と接地電極とが接触し、接地電極と端子電極とがショートすることとなる。したがって、この貫通コンデンサでは、ショート不良の有無に基づいて、上記ギャップ量の異常を容易に検出することができる。
また、接地用内部電極層は、誘電体層の積層方向から見て、接地用内部電極層と互いに対向する対向部分と、当該対向部分から接地電極に向かって引き出される引出部分とを有し、凸部の幅は、接地用内部電極層の引出部分の幅以下となっていることが好ましい。凸部の幅を極力小さくすることで、第2端面への凸部の不必要な露出を防止できる。
また、本発明に係る貫通コンデンサの製造方法は、上記貫通コンデンサの製造方法であって、誘電体層の前駆体であるグリーンシート上に、凸部の向きを揃えた状態で、信号用内部電極層及び接地用内部電極層に相当する電極パターンを配列する工程と、電極パターンが配列されたグリーンシートを所定の順序で積層し、グリーン積層体を形成する工程と、電極パターンがチップごとに分離されるように、グリーン積層体を切断する工程と、チップごとに、信号用内部電極層から第2端面までのギャップ量の異常の有無を判断する工程と、を備えたことを特徴としている。
この貫通コンデンサの製造方法では、グリーン積層体を切断した際に、
接地電極が配置された第2端面から信号用内部電極層までのギャップ量に異常がある場合、凸部と接地電極とが接触し、接地電極と端子電極とがショートする。したがって、この貫通コンデンサでは、ショート不良の有無に基づいて、上記ギャップ量の異常を容易に検出することができる。
また、コンデンサ素体に端子電極及び接地電極をそれぞれ形成した後、端子電極と接地電極とに通電プローブをそれぞれ接触させ、端子電極と接地電極との間にショートが発生するか否かに基づいて、ギャップ量の異常の有無を判断することが好ましい。外観検査を行う場合とは異なり、貫通コンデンサが小型化した場合であっても、貫通コンデンサのスクリーニングを容易に実行できる。
本発明に係る貫通コンデンサ及び貫通コンデンサの製造方法によれば、コンデンサ素体の外表面と信号用内部電極層との間のギャップ異常の有無を容易に判断できる。
以下、図面を参照しながら、本発明に係る貫通コンデンサ及び貫通コンデンサの製造方法の好適な実施形態について詳細に説明する。
図1は、本発明の一実施形態に係る貫通コンデンサの斜視図である。また、図2は、図1に示した貫通コンデンサの層構造を示す断面図である。図1及び図2に示すように、貫通コンデンサ1は、コンデンサ素体2と、端子電極3,3と、接地電極4,4と、信号用内部電極層6と、接地用内部電極層7とを備えて構成されている。
コンデンサ素体2は、図2に示すように、複数の誘電体層8が積層されて形成され、略直方体形状をなしている。誘電体層8は、例えばBaTiO系、Ba(Ti,Zr)O系、(Ba,Ca)TiO系といった電歪特性を有する誘電体材料によって形成されている。
端子電極3,3は、コンデンサ素体2における長手方向の端面(第1端面)2a,2aを覆うようにそれぞれ形成され、互いに対向した状態となっている。端子電極3は、多層化されており、コンデンサ素体2に接する内側の層には、例えばCu、Ni、Ag−Pdなどが用いられ、外側の層には、例えばNi−Snなどのめっきが施されている。
接地電極4,4は、コンデンサ素体2において、端面2a,2aと直交する端面(第2端面)2b,2bの略中央部分にそれぞれ形成され、互いに対向した状態となっている。接地電極4は、端子電極3と同様の材料によって多層化されている。また、接地電極4は、コンデンサ素体2の表面において、端子電極3とは互いに電気的に絶縁されている。
信号用内部電極層6及び接地用内部電極層7は、コンデンサ素体2内において、少なくとも1層の誘電体層8を挟むようにして交互に積層されている。信号用内部電極層6と接地用内部電極層7との間に介在する誘電体層8の厚さは、例えば2〜3μm程度に薄層化されている。
信号用内部電極層6は、図3に示すように、誘電体層8の積層方向から見て略矩形のパターンをなしており、接地用内部電極層7と互いに対向する対向部分6aと、当該対向部分6aから端子電極3に向かって引き出される引出部分6bとを有している。これにより、信号用内部電極層6は、端面2a,2aに形成された端子電極3,3を互いに電気的に接続している。
また、対向部分6aには、端面2b,2bに形成された接地電極4,4に向かって突出する矩形の凸部10が設けられている。凸部10の突出量Lは、端面2b,2bから対向部分6aまでのギャップ量をGとした場合に、ギャップ量Gの許容範囲のうちの最低限度量と同等に設定されている。また、凸部10の幅Wは、接地用内部電極層7の引出部分7bの幅V以下に設定されている。
接地用内部電極層7は、図4に示すように、誘電体層8の積層方向から見て略矩形のパターンをなしており、信号用内部電極層6と互いに対向する対向部分7aと、当該対向部分7aから接地電極4に向かって引き出される引出部分7bとを有している。これにより、接地用内部電極層7は、端面2b,2bに形成された接地電極4,4を互いに電気的に接続している。引出部分7bの幅Vは、例えば接地電極4と略等幅となっている。
続いて、上述した構成を有する貫通コンデンサ1の製造方法について説明する。
図5は、貫通コンデンサ1の製造工程を示すフローチャートである。図5に示すように、貫通コンデンサ1の製造にあたっては、まず、誘電体層8を形成するためのセラミックスペーストと、信号用内部電極層6及び接地用内部電極層7を形成するための内部電極ペーストとを準備する。
セラミックスペーストは、誘電体層8を構成する誘電体材料の原料に、有機ビヒクルなどを混合・混練することによって得られる。誘電体材料の原料としては、例えばBaTiO系、Ba(Ti,Zr)O系、(Ba,Ca)TiO系といった複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物などの組み合わせが挙げられる。
有機ビヒクルは、バインダ及び溶剤を含むものである。バインダとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂などが挙げられる。溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール、メチルエチルケトンなどの有機溶剤が挙げられる。内部電極ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル(BBP)などのフタル酸エステル、アジピン酸、リン酸エステル、グリコール類などを適用できる。
上述したセラミックスペースト及び内部電極ペーストを準備した後、例えばドクターブレード法を用いることにより、PETなどからなるキャリアシート上にセラミックスペーストを塗布し、誘電体層8の前駆体である複数のグリーンシート11(図6参照)を生成する(ステップS01)。次に、例えばスクリーン印刷を用いることにより、グリーンシート11上に内部電極ペーストを印刷し、信号用内部電極層6及び接地用内部電極層7に相当する電極パターンを形成する(ステップS02)。
次に、電極パターンが形成されたグリーンシート11を所定の大きさに揃えて所定の順序で積層し、積層方向から加圧してグリーン積層体12を得る(ステップS03)。そして、グリーン積層体12を切断機で所定の大きさのチップに切断しグリーンチップを得る(ステップS04)。
切断にあたって、グリーンシート11上には、図6に示すように、凸部10の向きを揃えた状態で、信号用内部電極層6に相当する電極パターンが配列されている。切断予定線Rは、各グリーンチップにおいて、ギャップ量Gが凸部の突出量Lよりも大きくなるような位置に設定される。
次に、グリーンチップの脱バインダ処理を行い、その後、グリーンチップを焼成する(ステップS05)。この焼成により、グリーンシートが誘電体層8となり、また、電極パターンがそれぞれ信号用内部電極層6及び接地用内部電極層7となり、コンデンサ素体2が得られる。
脱バインダ処理は、グリーンチップを空気中、又は、N2及びH2の混合ガスなどの還元雰囲気中で、200〜600℃程度に加熱することにより行われる。また、焼成は、脱バインダ処理後のグリーンチップを、例えば還元雰囲気下で1100〜1300℃程度に加熱することにより行われる。グリーンチップの焼成後、得られた焼成物に、必要に応じて800〜
1100℃、2〜10時間程度のアニール処理を施す。
続いて、コンデンサ素体2の端面2a,2a及び端面2b,2bに導電性ペーストを塗布して焼付けし、更にめっきを施すことにより、端子電極3,3及び接地電極4,4を形成する(ステップS06)。導電性ペーストは、例えばCuを主成分とする金属粉末に、ガラスフリット及び有機ビヒクルを混合したものを用いることができる。
金属粉末は、Ni、Ag−PdあるいはAgを主成分とするものであってもよい。めっきは、Ni,Sn,Ni−Sn合金,Sn−Ag合金,Sn−Bi合金などの金属めっきが用いられる。また、金属めっきは、例えば、NiとSnとで2層以上形成した多層構造としても良い。以上により、図1及び図2に示した貫通コンデンサ1が複数得られる。
最後に、得られた各貫通コンデンサ1について、端面2b,2bから対向部分6aまでのギャップ量Gの異常の有無を判断し、貫通コンデンサ1のスクリーニングを行う(ステップS07)。図7は、このギャップ量判断工程で用いる検査装置の概略を示す図である。
図7に示すように、検査装置21は、直流電源22と、直流電源22に接続された一対の通電プローブ23,23と、測定器24とを備えて構成されている。検査にあたっては、通電プローブ23,23を、被検査体である貫通コンデンサ1の一方の端子電極3と一方の接地電極4とに接触させる。
このとき、端面2b,2bから対向部分6aまでのギャップ量Gが許容範囲に収まっている場合には、図8(a)に示すように、凸部10の先端と接地電極4とがコンデンサ素体2内で離間した状態となり、測定器24において、接地電極4から端子電極3に流れる電流は検出されない。この場合、貫通コンデンサ1のギャップ量Gは、正常であると判断される。
一方、例えばステップS03において、電極パターンが形成されたグリーンシート11を積層する際の位置ずれが発生した場合や、ステップS04において、グリーン積層体12を切断する際の切断ずれが発生した場合など、ギャップ量Gが許容範囲の最低限度量を下回る場合には、図8(b)に示すように、凸部10の先端と接地電極4とがコンデンサ素体2内で接触した状態となる。
そのため、接地電極4と端子電極3とがショートすることとなり、測定器24において、接地電極4から端子電極3に流れる一定の電流が検出される。この場合、貫通コンデンサ1のギャップ量Gは、異常であると判断される。
以上説明したように、貫通コンデンサ1では、信号用内部電極層6において、誘電体層8の積層方向から見て、接地用内部電極層7と互いに対向する対向部分6aに、接地電極4に向かって突出する凸部10が設けられている。そのため、接地電極4が形成された端面2b,2bから信号用内部電極層6までのギャップ量Gに異常がある場合、凸部10と接地電極4とが接触し、接地電極4と端子電極3とがショートすることとなる。したがって、この貫通コンデンサ1では、ショート不良の有無に基づいて、上記ギャップ量Gの異常を容易に検出することができる。
これにより、貫通コンデンサ1の寸法によらず、信号用内部電極層6へのめっき液に浸入によって信頼性に問題が生じ得る素子や、信号用内部電極層6の位置ずれによって所望の静電容量が得られない素子などを、ギャップ量判断工程において簡単且つ確実に排除することが可能となる。
また、貫通コンデンサ1では、凸部10の幅Wが、接地用内部電極層7の引出部分7bの幅V以下となっている。このように、凸部10の幅Wを極力小さくすることで、端面2b,2bへの凸部10の不必要な露出を防止でき、信号用内部電極層6へのめっき液の浸入をより確実に抑えることができる。
本発明は、上記実施形態に限られるものではない。例えば上記実施形態では、信号用内部電極層6の幅は、凸部10の形成部分を除いて一定となっているが、図9に示す信号用内部電極層31のように、対向部分31aから端子電極3,3に向かって引き出される引出部分31bの両端部の幅を拡張してもよい。この場合、信号用内部電極層31と端子電極3との接触面積を十分に確保できる。
本発明の一実施形態に係る貫通コンデンサの斜視図である。 図1に示した貫通コンデンサの層構造を示す断面図である。 信号用内部電極層の平面図である。 接地用内部電極層の平面図である。 図1に示した貫通コンデンサの製造工程を示すフローチャートである。 グリーン積層体における電極パターンの配列の様子を示す図である。 ギャップ量判断工程で用いる検査装置の概略を示す図である。 ギャップ量が正常である場合と異常である場合とにおいて、凸部及び接地電極の位置関係を示す図である。 信号用内部電極層の変形例を示す図である。
符号の説明
1…貫通コンデンサ、2…コンデンサ素体、2a…端面(第1端面)、2b…端面(第2端面)、3…端子電極、4…接地電極、6,31…信号用内部電極層、6a,31a…対向部分、6b,31b…引出部分、7…接地用内部電極層、7a…対向部分、7b…引出部分、8…誘電体層、10…凸部、11…グリーンシート、12…グリーン積層体、23…通電プローブ、G…ギャップ量、W…凸部の幅、V…引出部分の幅。

Claims (3)

  1. 誘電体層を積層してなるコンデンサ素体と、
    前記コンデンサ素体内において交互に配置された信号用内部電極層及び接地用内部電極層と、
    前記コンデンサ素体において互いに対向する第1端面にそれぞれ配置され、前記信号用内部電極層によって互いに電気的に接続された端子電極と、
    前記コンデンサ素体において前記第1端面とは異なる方向で互いに対向する第2端面にそれぞれ配置され、前記接地用内部電極層によって互いに電気的に接続された接地電極と、を備えた貫通コンデンサであって、
    前記信号用内部電極層は、前記誘電体層の積層方向から見て、接地用内部電極層と互いに対向する対向部分と、当該対向部分から前記端子電極に向かって引き出される引出部分とを有し、
    前記接地用内部電極層は、前記誘電体層の積層方向から見て、前記信号用内部電極層と互いに対向する対向部分と、当該対向部分から前記接地電極に向かって引き出される引出部分とを有し、
    前記信号用内部電極層の前記対向部分には、前記接地用内部電極層の前記引出部分と対向した状態で前記接地電極に向かって突出する凸部が設けられており、
    前記凸部の幅は、前記接地用内部電極層の前記引出部分の幅以下となっていることを特徴とする貫通コンデンサ。
  2. 請求項記載の貫通コンデンサの製造方法であって、
    前記誘電体層の前駆体であるグリーンシート上に、前記凸部の向きを揃えた状態で、前記信号用内部電極層及び前記接地用内部電極層に相当する電極パターンを配列する工程と、
    前記電極パターンが配列された前記グリーンシートを所定の順序で積層し、グリーン積層体を形成する工程と、
    前記電極パターンがチップごとに分離されるように、前記グリーン積層体を切断する工程と、
    前記チップごとに、前記信号用内部電極層から前記第2端面までのギャップ量の異常の有無を判断する工程と、を備えたことを特徴とする貫通コンデンサの製造方法。
  3. 前記コンデンサ素体に前記端子電極及び前記接地電極をそれぞれ形成した後、前記端子電極と前記接地電極とに通電プローブをそれぞれ接触させ、
    前記端子電極と前記接地電極との間にショートが発生するか否かに基づいて、前記ギャップ量の異常の有無を判断することを特徴とする請求項記載の貫通コンデンサの製造方法。

JP2007202159A 2007-08-02 2007-08-02 貫通コンデンサ及び貫通コンデンサの製造方法 Active JP4433010B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007202159A JP4433010B2 (ja) 2007-08-02 2007-08-02 貫通コンデンサ及び貫通コンデンサの製造方法
US12/172,776 US8228662B2 (en) 2007-08-02 2008-07-14 Feedthrough capacitor with signal internal electrode layers and ground internal electrode layers alternately arranged
CN2008101312185A CN101359533B (zh) 2007-08-02 2008-08-01 贯通电容器及贯通电容器的制造方法
KR1020080075501A KR101418265B1 (ko) 2007-08-02 2008-08-01 관통 콘덴서 및 관통 콘덴서의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007202159A JP4433010B2 (ja) 2007-08-02 2007-08-02 貫通コンデンサ及び貫通コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2009038254A JP2009038254A (ja) 2009-02-19
JP4433010B2 true JP4433010B2 (ja) 2010-03-17

Family

ID=40331951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007202159A Active JP4433010B2 (ja) 2007-08-02 2007-08-02 貫通コンデンサ及び貫通コンデンサの製造方法

Country Status (4)

Country Link
US (1) US8228662B2 (ja)
JP (1) JP4433010B2 (ja)
KR (1) KR101418265B1 (ja)
CN (1) CN101359533B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468664B2 (en) 2008-05-22 2013-06-25 Greatbatch Ltd. Process for manufacturing EMI filters utilizing counter-bored capacitors to facilitate solder re-flow
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
JP6540069B2 (ja) * 2015-02-12 2019-07-10 Tdk株式会社 積層貫通コンデンサ
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP2022129066A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224001A (ja) 1993-01-21 1994-08-12 Taiyo Yuden Co Ltd 積層電子部品の積層ずれ検出用チェックマーク
JPH07201655A (ja) * 1993-12-28 1995-08-04 Murata Mfg Co Ltd 積層型電子部品
JPH0955335A (ja) 1995-08-10 1997-02-25 Murata Mfg Co Ltd 積層型貫通コンデンサ
JPH09312237A (ja) 1996-05-23 1997-12-02 Murata Mfg Co Ltd 積層電子部品
JP4682491B2 (ja) * 2001-09-20 2011-05-11 株式会社村田製作所 3端子型セラミックコンデンサ
JP2004273917A (ja) 2003-03-11 2004-09-30 Murata Mfg Co Ltd チップ状積層セラミック電子部品
JP2004356293A (ja) 2003-05-28 2004-12-16 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP4296866B2 (ja) * 2003-07-10 2009-07-15 株式会社村田製作所 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ
JP2005044871A (ja) 2003-07-24 2005-02-17 Tdk Corp 3端子貫通型コンデンサ
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Tdk株式会社 積層コンデンサ
JP2006100451A (ja) * 2004-09-28 2006-04-13 Taiyo Yuden Co Ltd 3端子積層コンデンサ及び実装構造
JP4600082B2 (ja) * 2005-02-24 2010-12-15 株式会社村田製作所 積層型複合電子部品
JP4225507B2 (ja) * 2005-06-13 2009-02-18 Tdk株式会社 積層コンデンサ
JP4293625B2 (ja) * 2006-07-13 2009-07-08 Tdk株式会社 貫通型積層コンデンサ
JP4364892B2 (ja) * 2006-08-09 2009-11-18 Tdk株式会社 積層型フィルタ
US8238116B2 (en) * 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology

Also Published As

Publication number Publication date
KR20090013725A (ko) 2009-02-05
US8228662B2 (en) 2012-07-24
JP2009038254A (ja) 2009-02-19
US20090034152A1 (en) 2009-02-05
KR101418265B1 (ko) 2014-07-11
CN101359533A (zh) 2009-02-04
CN101359533B (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP6812677B2 (ja) 積層電子部品
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
US9997297B2 (en) Multilayer electronic component
JP4433010B2 (ja) 貫通コンデンサ及び貫通コンデンサの製造方法
JP4586831B2 (ja) セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP2021022588A (ja) コンデンサ素子
JP2009135322A (ja) 積層型電子部品の不良検出方法および積層型電子部品の製造方法
US9443654B2 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
JP6116862B2 (ja) 積層セラミック電子部品及びその製造方法
JP4779976B2 (ja) 電子部品の製造方法
JP2010016101A (ja) 積層型電子部品の製造方法
JP4692539B2 (ja) 積層型電子部品の製造方法
JP2008124276A (ja) 電子部品の製造方法
JP4992946B2 (ja) セラミック電子部品およびその製造方法
US8531260B2 (en) Laminated ceramic electronic component
JP2008192994A (ja) 電子部品の製造方法
JP4793412B2 (ja) 積層型電子部品の不良品判別方法および積層型電子部品の製造方法
JP2009176767A (ja) 積層セラミックコンデンサの製造方法
KR102037265B1 (ko) 적층세라믹 커패시터 및 그 제조방법
JP5218197B2 (ja) 積層貫通コンデンサの製造方法
JP2003209017A (ja) 積層型複合電子部品、及びその製造方法
CN118235221A (zh) 层叠陶瓷电容器及其安装结构体
JP4853316B2 (ja) 電子部品の製造方法
JPH0684688A (ja) 積層型セラミック電子部品

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091214

R150 Certificate of patent or registration of utility model

Ref document number: 4433010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4