KR20090013725A - 관통 콘덴서 및 관통 콘덴서의 제조 방법 - Google Patents

관통 콘덴서 및 관통 콘덴서의 제조 방법 Download PDF

Info

Publication number
KR20090013725A
KR20090013725A KR1020080075501A KR20080075501A KR20090013725A KR 20090013725 A KR20090013725 A KR 20090013725A KR 1020080075501 A KR1020080075501 A KR 1020080075501A KR 20080075501 A KR20080075501 A KR 20080075501A KR 20090013725 A KR20090013725 A KR 20090013725A
Authority
KR
South Korea
Prior art keywords
electrode layer
electrode
ground
capacitor
inner electrode
Prior art date
Application number
KR1020080075501A
Other languages
English (en)
Other versions
KR101418265B1 (ko
Inventor
다카시 아오키
케냐 다마키
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20090013725A publication Critical patent/KR20090013725A/ko
Application granted granted Critical
Publication of KR101418265B1 publication Critical patent/KR101418265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

콘덴서 소체의 외측 표면과 신호용 내부 전극층의 사이의 갭 이상의 유무를 용이하게 판단할 수 있는 관통 콘덴서, 및 이러한 관통 콘덴서의 제조 방법을 제공한다.
관통 콘덴서(1)에서는 신호용 내부 전극층(6)에 있어서, 유전체층(8)의 적층 방향에서 보아, 접지용 내부 전극층(7)과 서로 대향하는 대향 부분(6a)에, 접지 전극(4)을 향하여 돌출하는 볼록부(10)가 형성되어 있다. 그 때문에, 접지 전극(4)이 형성된 단면(2b, 2b)에서 신호용 내부 전극층(6)까지의 갭량(G)에 이상이 있는 경우, 볼록부(10)와 접지 전극(4)이 접촉하고, 접지 전극(4)과 단자 전극(3)이 단락하게 된다. 따라서, 이 관통 콘덴서(1)로서는 단락 불량의 유무에 기초하여, 상기 갭량(G)의 이상을 용이하게 검출할 수 있다.
Figure P1020080075501
관통 콘덴서, 콘덴서 소체, 신호용 내부 전극층, 접지용 내부 전극층, 그린 시트

Description

관통 콘덴서 및 관통 콘덴서의 제조 방법{FEED THROUGH CAPACITOR AND METHOD OF MANUFACTURING THEREOF}
본 발명은 관통 콘덴서 및 관통 콘덴서의 제조 방법에 관한 것이다.
일반적으로, 관통 콘덴서는 콘덴서 소체내에 교대로 배치된 신호용 내부 전극층 및 접지용 내부 전극층을 구비하고 있다. 신호용 내부 전극층 및 접지용 내부 전극층은 콘덴서 소체내를 관통하도록 존재하고, 콘덴서 소체의 단면에서 서로 대향하도록 배치된 단자 전극 및 접지 전극을 연결하고 있다. 이러한 관통 콘덴서로서, 예를 들면 특허문헌 1에 기재된 적층형 관통 콘덴서가 있다. 이러한 종래의 관통 콘덴서는 신호용 내부 전극층 간에 적어도 3층 이상의 접지용 내부 전극층을 개재시킨 구성으로 되어 있다.
[특허문헌 1] 일본 공개특허공보 제(평)9-55335호
[특허문헌 2] 일본 공개특허공보 제(평)9-312237호
그런데, 관통 콘덴서에서는 신호용 내부 전극층에 있어서의 관통 방향과 교차하는 방향의 단부와, 콘덴서 소체의 가장 표면과의 사이의 갭량이 적정하게 유지되어 있는 것이 중요하게 된다. 이 갭량이 불충분하게 되어 있는 경우, 예를 들면 습식 도금법 등에 의해서 콘덴서 소체의 단면에 단자 전극 등을 형성할 때에 도금액이 신호용 내부 전극층에 침입하여, 소자의 신뢰성이 저하될 우려가 있다. 또한, 콘덴서 소체의 적층 방향으로부터 보아, 신호용 내부 전극층끼리가 서로 대향하는 대향 부분의 면적이 변동하고, 소망의 정전 용량이 얻어지지 않을 우려도 있다.
여기에서, 특허문헌 2에 기재된 적층 전자부품에서는 내부 전극의 인출 부분에 볼록형의 검출 패턴을 형성하고, 절단 후의 콘덴서 소체에 노출되는 검출 패턴의 형상으로부터 갭량의 이상의 유무를 판단하고 있다. 그러나, 이러한 수법에서는 콘덴서의 외관 관찰에 의해서 갭량의 이상의 유무를 판단하기 위해서, 소자가 소형화될수록, 정상 패턴과 이상 패턴의 판별이 곤란해진다는 문제가 있다.
본 발명은 상기 과제의 해결을 위해 이루어진 것으로, 콘덴서 소체의 외측 표면과 신호용 내부 전극층의 사이의 갭 이상의 유무를 용이하게 판단할 수 있는 관통 콘덴서, 및 이러한 관통 콘덴서의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제의 해결을 위해, 본 발명에 따른 관통 콘덴서는 유전체층을 적층하 여 이루어지는 콘덴서 소체와, 콘덴서 소체내에 있어서 교대로 배치된 신호용 내부 전극층 및 접지용 내부 전극층과, 콘덴서 소체에 있어서 서로 대향하는 제 1 단면에 각각 배치되고, 신호용 내부 전극층에 의해서 서로 전기적으로 접속된 단자 전극과, 콘덴서 소체에 있어서 제 1 단면과는 다른 방향에서 서로 대향하는 제 2 단면에 각각 배치되고, 접지용 내부 전극층에 의해서 서로 전기적으로 접속된 접지 전극을 구비한 관통 콘덴서로서, 신호용 내부 전극층은 유전체층의 적층 방향으로부터 보아, 접지용 내부 전극층과 서로 대향하는 대향 부분과, 상기 대향 부분으로부터 단자 전극을 향하여 끌려나오는 인출 부분을 갖고, 대향 부분에는 접지 전극을 향하여 돌출하는 볼록부가 형성되어 있는 것을 특징으로 하고 있다.
이 관통 콘덴서에서는 신호용 내부 전극층에 있어서, 유전체층의 적층 방향으로부터 보아, 접지용 내부 전극층과 서로 대향하는 대향 부분에, 접지 전극을 향하여 돌출하는 볼록부가 형성되어 있다. 그 때문에, 접지 전극이 배치된 제 2 단면에서 신호용 내부 전극층까지의 갭량에 이상이 있는 경우, 볼록부와 접지 전극이 접촉하여, 접지 전극과 단자 전극이 단락하게 된다. 따라서, 이 관통 콘덴서에서는 단락 불량의 유무에 기초하여, 상기 갭량의 이상을 용이하게 검출할 수 있다.
또한, 접지용 내부 전극층은 유전체층의 적층 방향으로부터 보아, 접지용 내부 전극층과 서로 대향하는 대향 부분과, 상기 대향 부분으로부터 접지 전극을 향하여 끌려나오는 인출 부분을 갖고, 볼록부의 폭은 접지용 내부 전극층의 인출 부분의 폭 이하로 되어 있는 것이 바람직하다. 볼록부의 폭을 극히 작게 함으로써, 제 2 단면으로의 볼록부의 불필요한 노출을 방지할 수 있다.
또한, 본 발명에 따른 관통 콘덴서의 제조 방법은 상기 관통 콘덴서의 제조 방법으로서, 유전체층의 전구체인 그린 시트상에, 볼록부의 방향을 일치시킨 상태에서, 신호용 내부 전극층 및 접지용 내부 전극층에 상당하는 전극 패턴을 배열하는 공정과, 전극 패턴이 배열된 그린 시트를 소정의 순서로 적층하고, 그린 적층체를 형성하는 공정과, 전극 패턴이 칩마다 분리되도록, 그린 적층체를 절단하는 공정과, 칩마다, 신호용 내부 전극층으로부터 제 2 단면까지의 갭량의 이상의 유무를 판단하는 공정을 구비한 것을 특징으로 하고 있다.
이 관통 콘덴서의 제조 방법에서는 그린 적층체를 절단하였을 때에, 접지 전극이 배치된 제 2 단면에서 신호용 내부 전극층까지의 갭량에 이상이 있는 경우, 볼록부와 접지 전극이 접촉하여, 접지 전극과 단자 전극이 단락한다. 따라서, 이 관통 콘덴서에서는 단락 불량의 유무에 기초하여, 상기 갭량의 이상을 용이하게 검출할 수 있다.
또한, 콘덴서 소체에 단자 전극 및 접지 전극을 각각 형성한 후, 단자 전극과 접지 전극과 통전 프로브를 각각 접촉시키고, 단자 전극과 접지 전극의 사이에 단락이 발생하는지의 여부에 기초하여, 갭량의 이상의 유무를 판단하는 것이 바람직하다. 외관 검사를 하는 경우와는 달리, 관통 콘덴서가 소형화된 경우에도, 관통 콘덴서의 스크리닝(screening)을 용이하게 실행할 수 있다.
본 발명에 따른 관통 콘덴서 및 관통 콘덴서의 제조 방법에 의하면, 콘덴서 소체의 외측 표면과 신호용 내부 전극층의 사이의 갭 이상의 유무를 용이하게 판단 할 수 있다.
이하, 도면을 참조하면서, 본 발명에 따른 관통 콘덴서 및 관통 콘덴서의 제조 방법의 적합한 실시형태에 관해서 상세하게 설명한다.
도 1은 본 발명의 일 실시형태에 따른 관통 콘덴서의 사시도이다. 또한, 도 2는 도 1에 도시한 관통 콘덴서의 층 구조를 도시하는 단면도이다. 도 1 및 도 2에 도시하는 바와 같이, 관통 콘덴서(1)는 콘덴서 소체(2)와, 단자 전극(3, 3)과, 접지 전극(4, 4)과, 신호용 내부 전극층(6)과, 접지용 내부 전극층(7)을 구비하고 구성되어 있다.
콘덴서 소체(2)는 도 2에 도시하는 바와 같이, 복수의 유전체층(8)이 적층되어 형성되고, 대략 직방체 형상을 이루고 있다. 유전체층(8)은 예를 들면 BaTiO3계, Ba(Ti, Zr)O3계, (Ba, Ca)TiO3계와 같은 전왜(電歪) 특성을 갖는 유전체 재료에 의해서 형성되어 있다.
단자 전극(3, 3)은 콘덴서 소체(2)에 있어서의 길이 방향의 단면(제 1 단면; 2a, 2a)을 덮도록 각각 형성되고, 서로 대향한 상태로 되어 있다. 단자 전극(3)은 다층화되어 있고, 콘덴서 소체(2)에 접하는 내측의 층에는 예를 들면 Cu, Ni, Ag-Pd 등이 사용되고, 외측의 층에는 예를 들면 Ni-Sn 등의 도금이 실시되어 있다.
접지 전극(4, 4)은 콘덴서 소체(2)에 있어서, 단면(2a, 2a)과 직교하는 단면(제 2 단면; 2b, 2b)의 대략 중앙 부분에 각각 형성되고, 서로 대향한 상태로 되 어 있다. 접지 전극(4)은 단자 전극(3)과 동일한 재료에 의해서 다층화되어 있다. 또한, 접지 전극(4)은 콘덴서 소체(2)의 표면에 있어서, 단자 전극(3)과는 서로 전기적으로 절연되어 있다.
신호용 내부 전극층(6) 및 접지용 내부 전극층(7)은 콘덴서 소체(2)내에 있어서, 적어도 1층의 유전체층(8)을 끼우도록 하여 교대로 적층되어 있다. 신호용 내부 전극층(6)과 접지용 내부 전극층(7)의 사이에 개재하는 유전체층(8)의 두께는 예를 들면 2 내지 3 ㎛ 정도로 박층화되어 있다.
신호용 내부 전극층(6)은 도 3에 도시하는 바와 같이, 유전체층(8)의 적층 방향으로부터 보아 대략 직사각형 패턴을 이루고 있고, 접지용 내부 전극층(7)과 서로 대향하는 대향 부분(6a)과, 상기 대향 부분(6a)으로부터 단자 전극(3)을 향하여 끌려나오는 인출 부분(6b)을 갖는다. 이로써, 신호용 내부 전극층(6)은 단면(2a, 2a)에 형성된 단자 전극(3, 3)을 서로 전기적으로 접속하고 있다.
또한, 대향 부분(6a)에는 단면(2b, 2b)에 형성된 접지 전극(4, 4)을 향하여 돌출하는 직사각형의 볼록부(10)가 형성되어 있다. 볼록부(10)의 돌출량(L)은 단면(2b, 2b)으로부터 대향 부분(6a)까지의 갭량을 G로 한 경우에, 갭량(G)의 허용 범위 중 최저 한도량과 동등하게 설정되어 있다. 또한, 볼록부(10)의 폭(W)은 접지용 내부 전극층(7)의 인출 부분(7b)의 폭(V) 이하로 설정되어 있다.
접지용 내부 전극층(7)은 도 4에 도시하는 바와 같이, 유전체층(8)의 적층 방향으로부터 보아 대략 직사각형의 패턴을 이루고 있고, 신호용 내부 전극층(6)과 서로 대향하는 대향 부분(7a)과, 상기 대향 부분(7a)에서 접지 전극(4)을 향하여 끌려나오는 인출 부분(7b)을 갖는다. 이로써, 접지용 내부 전극층(7)은 단면(2b, 2b)에 형성된 접지 전극(4, 4)을 서로 전기적으로 접속하고 있다. 인출 부분(7b)의 폭(V)은 예를 들면 접지 전극(4)과 대략 등폭으로 되어 있다.
계속해서, 상술한 구성을 갖는 관통 콘덴서(1)의 제조 방법에 관해서 설명한다.
도 5는 관통 콘덴서(1)의 제조 공정을 도시하는 플로차트이다. 도 5에 도시하는 바와 같이, 관통 콘덴서(1)의 제조에 있어서는 우선, 유전체층(8)을 형성하기 위한 세라믹 페이스트와, 신호용 내부 전극층(6) 및 접지용 내부 전극층(7)을 형성하기 위한 내부 전극 페이스트를 준비한다.
세라믹 페이스트는 유전체층(8)을 구성하는 유전체 재료의 원료에, 유기 비히클 등을 혼합·혼련함으로써 얻어진다. 유전체 재료의 원료로서는 예를 들면 BaTiO3계, Ba(Ti, Zr)O3계, (Ba, Ca)TiO3계와 같은 복합산화물에 포함되는 각 금속원자의 산화물, 탄산염, 질산염, 수산화물, 유기금속화합물 등의 조합을 들 수 있다.
유기비히클은 바인더 및 용제를 포함하는 것이다. 바인더로서는 예를 들면, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴수지 등을 들 수 있다. 용제로서는 예를 들면, 테르피네올, 부틸카비톨, 아세톤, 톨루엔, 크실렌, 에탄올, 메틸에틸케톤 등의 유기용제를 들 수 있다. 내부 전극 페이스트 중에는 적절하게, 가소제를 함유시켜도 좋다. 가소제로서는 예를 들면, 프탈산벤질부틸(BBP) 등의 프탈산에스테 르, 아디핀산, 인산에스테르, 글리콜류 등을 적용할 수 있다.
상술한 세라믹 페이스트 및 내부 전극 페이스트를 준비한 후, 예를 들면 닥터블레이드법을 사용함으로써, PET 등으로 이루어지는 캐리어시트 상에 세라믹 페이스트를 도포하고, 유전체층(8)의 전구체인 복수의 그린 시트(11; 도 6 참조)를 생성한다(스텝 SO1). 다음에, 예를 들면 스크린 인쇄를 사용함으로써, 그린 시트(11)상에 내부 전극 페이스트를 인쇄하고, 신호용 내부 전극층(6) 및 접지용 내부 전극층(7)에 상당하는 전극 패턴을 형성한다(스텝 S02).
다음에, 전극 패턴이 형성된 그린 시트(11)를 소정의 크기에 일치시켜 소정의 순서로 적층하고, 적층 방향에서 가압하여 그린 적층체(12)를 얻는다(스텝S03). 그리고, 그린 적층체(12)를 절단기로 소정 크기의 칩으로 절단하여 그린 칩을 얻는다(스텝 S04).
절단에 있어서, 그린 시트(11)상에는 도 6에 도시하는 바와 같이, 볼록부(10)의 방향을 일치시킨 상태에서, 신호용 내부 전극층(6)에 상당하는 전극 패턴이 배열되어 있다. 절단 예정선(R)은 각 그린 칩에 있어서, 갭량(G)이 볼록부의 돌출량(L)보다도 커지는 위치에 설정된다.
다음에, 그린 칩의 탈 바인더 처리를 하고, 그 후, 그린 칩을 소성한다(스텝 S05). 이 소성에 의해, 그린 시트가 유전체층(8)이 되고, 또한, 전극 패턴이 각각 신호용 내부 전극층(6) 및 접지용 내부 전극층(7)이 되고, 콘덴서 소체(2)가 얻어진다.
탈 바인더 처리는 그린 칩을 공기중, 또는, N2 및 H2의 혼합가스 등의 환원 분위기 중에서, 200℃ 내지 600℃ 정도로 가열함으로써 행하여진다. 또한, 소성은 탈바인더 처리 후의 그린 칩을, 예를 들면 환원 분위기 하에서 1100℃ 내지 1300℃ 정도로 가열함으로써 행하여진다. 그린 칩의 소성 후, 얻어진 소성물에, 필요에 따라서 800℃ 내지 1100℃, 2 내지 10시간 정도의 어닐 처리를 실시한다.
계속해서, 콘덴서 소체(2)의 단면(2a, 2a) 및 단면(2b, 2b)에 도전성 페이스트를 도포하여 소결하고, 또한 도금을 실시함으로써, 단자 전극(3, 3) 및 접지 전극(4, 4)을 형성한다(스텝 S06). 도전성 페이스트는 예를 들면 Cu를 주성분으로 하는 금속 분말에, 글래스 프릿 및 유기비히클을 혼합한 것을 사용할 수 있다.
금속 분말은 Ni, Ag-Pd 또는 Ag를 주성분으로 하는 것이어도 좋다. 도금은 Ni, SN, Ni-Sn 합금, Sn-Ag 합금, Sn-Bi 합금 등의 금속 도금이 사용된다. 또한, 금속 도금은 예를 들면, Ni와 Sn으로 2층 이상 형성한 다층 구조로 하여도 좋다. 이상에 의해, 도 1 및 도 2에 도시한 관통 콘덴서(1)가 복수 얻어진다.
마지막으로, 얻어진 각 관통 콘덴서(1)에 관해서, 단면(2b, 2b)으로부터 대향 부분(6a)까지의 갭량(G)의 이상의 유무를 판단하고, 관통 콘덴서(1)의 스크리닝을 한다(스텝 S07). 도 7은 이 갭량 판단 공정에서 사용하는 검사 장치의 개략을 도시하는 도면이다.
도 7에 도시하는 바와 같이, 검사 장치(21)는 직류전원(22)과, 직류전원(22)에 접속된 한 쌍의 통전 프로브(23, 23)와, 측정기(24)를 구비하여 구성되어 있다. 검사에 있어서는, 통전 프로브(23, 23)를, 피검사체인 관통 콘덴서(1)의 한쪽의 단자 전극(3)과 한쪽의 접지 전극(4)에 접촉시킨다.
이때, 단면(2b, 2b)으로부터 대향 부분(6a)까지의 갭량(G)이 허용 범위에 들어가는 경우에는 도 8a에 도시하는 바와 같이, 볼록부(10)의 선단과 접지 전극(4)이 콘덴서 소체(2)내에서 이격된 상태가 되고, 측정기(24)에 있어서, 접지 전극(4)으로부터 단자 전극(3)에 흐르는 전류는 검출되지 않는다. 이 경우, 관통 콘덴서(1)의 갭량(G)은 정상이라고 판단된다.
한편, 예를 들면 스텝 S03에 있어서, 전극 패턴이 형성된 그린 시트(11)를 적층할 때의 위치 어긋남이 발생한 경우나, 스텝 S04에 있어서, 그린 적층체(12)를 절단할 때의 절단 어긋남이 발생한 경우 등, 갭량(G)이 허용 범위의 최저 한도량을 하회하는 경우에는 도 8b에 도시하는 바와 같이, 볼록부(10)의 선단과 접지 전극(4)이 콘덴서 소체(2)내에서 접촉한 상태가 된다.
따라서, 접지 전극(4)과 단자 전극(3)이 단락하게 되고, 측정기(24)에 있어서, 접지 전극(4)으로부터 단자 전극(3)에 흐르는 일정한 전류가 검출된다. 이 경우, 관통 콘덴서(1)의 갭량(G)은 이상이라고 판단된다.
이상 설명한 것처럼, 관통 콘덴서(1)에서는 신호용 내부 전극층(6)에 있어서, 유전체층(8)의 적층 방향으로부터 보아, 접지용 내부 전극층(7)과 서로 대향하는 대향 부분(6a)에, 접지 전극(4)을 향하여 돌출하는 볼록부(10)가 형성되어 있다. 그 때문에, 접지 전극(4)이 형성된 단면(2b, 2b)으로부터 신호용 내부 전극층(6)까지의 갭량(G)에 이상이 있는 경우, 볼록부(10)와 접지 전극(4)이 접촉하고, 접지 전극(4)과 단자 전극(3)이 단락하게 된다. 따라서, 이 관통 콘덴서(1)에서는 단락 불량의 유무에 기초하여, 상기 갭량(G)의 이상을 용이하게 검출할 수 있다.
이로써, 관통 콘덴서(1)의 사이즈에 의하지 않고, 신호용 내부 전극층(6)으로의 도금액에 침입에 의해서 신뢰성에 문제가 생길 수 있는 소자나, 신호용 내부 전극층(6)의 위치 어긋남에 의해서 소망의 정전 용량이 얻어지지 않는 소자 등을, 갭량 판단 공정에서 간단하고 또한 확실하게 배제하는 것이 가능해진다.
또한, 관통 콘덴서(1)에서는 볼록부(10)의 폭(W)이, 접지용 내부 전극층(7)의 인출 부분(7b)의 폭(V) 이하로 되어 있다. 이와 같이, 볼록부(10)의 폭(W)을 극히 작게 함으로써, 단면(2b, 2b)으로의 볼록부(10)의 불필요한 노출을 방지할 수 있고, 신호용 내부 전극층(6)으로의 도금액의 침입을 보다 확실하게 억제할 수 있다.
본 발명은 상기 실시형태에 한정되지 않는다. 예를 들면 상기 실시형태에서는, 신호용 내부 전극층(6)의 폭은 볼록부(10)의 형성 부분을 제외하고 일정하게 되어 있지만, 도 9에 도시하는 신호용 내부 전극층(31)과 같이, 대향 부분(31a)으로부터 단자 전극(3, 3)을 향하여 끌려나오는 인출 부분(31b)의 양 단부의 폭을 확장하여도 좋다. 이 경우, 신호용 내부 전극층(31)과 단자 전극(3)의 접촉 면적을 충분히 확보할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 관통 콘덴서의 사시도.
도 2는 도 1에 도시한 관통 콘덴서의 층 구조를 도시하는 단면도.
도 3은 신호용 내부 전극층의 평면도.
도 4는 접지용 내부 전극층의 평면도.
도 5는 도 1에 도시한 관통 콘덴서의 제조 공정을 나타내는 플로차트.
도 6은 그린 적층체에 있어서의 전극 패턴의 배열의 모양을 도시하는 도면.
도 7은 갭량 판단 공정에서 사용하는 검사 장치의 개략을 도시하는 도면.
도 8은 갭량이 정상인 경우와 이상인 경우에 있어서, 볼록부 및 접지 전극의 위치 관계를 도시하는 도면.
도 9는 신호용 내부 전극층의 변형예를 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명
1 : 관통 콘덴서 2 : 콘덴서 소체
2a : 단면(제 1 단면) 2b : 단면(제 2 단면)
3 : 단자 전극 4 : 접지 전극
6,31 : 신호용 내부 전극층 6a, 31a : 대향 부분
6b, 31b : 인출 부분 7 : 접지용 내부 전극층
7a : 대향 부분 7b : 인출 부분
8 : 유전체층 10 : 볼록부
11 : 그린 시트 12 : 그린 적층체
23 : 통전 프로브 G : 갭량
W : 볼록부의 폭 V : 인출 부분의 폭

Claims (4)

  1. 유전체층을 적층하여 이루어지는 콘덴서 소체와,
    상기 콘덴서 소체내에 있어서 교대로 배치된 신호용 내부 전극층 및 접지용 내부 전극층과,
    상기 콘덴서 소체에 있어서 서로 대향하는 제 1 단면에 각각 배치되고, 상기 신호용 내부 전극층에 의해서 서로 전기적으로 접속된 단자 전극과,
    상기 콘덴서 소체에 있어서 상기 제 1 단면과는 다른 방향에서 서로 대향하는 제 2 단면에 각각 배치되고, 상기 접지용 내부 전극층에 의해서 서로 전기적으로 접속된 접지 전극을 구비한 관통 콘덴서에 있어서,
    상기 신호용 내부 전극층은 상기 유전체층의 적층 방향으로부터 보아, 접지용 내부 전극층과 서로 대향하는 대향 부분과, 상기 대향 부분으로부터 상기 단자 전극을 향하여 인출되는 인출 부분을 갖고,
    상기 대향 부분에는 상기 접지 전극을 향하여 돌출하는 볼록부가 형성되어 있는 것을 특징으로 하는, 관통 콘덴서.
  2. 제 1 항에 있어서,
    상기 접지용 내부 전극층은 상기 유전체층의 적층 방향으로부터 보아, 신호용 내부 전극층과 서로 대향하는 대향 부분과, 상기 대향 부분으로부터 상기 접지 전극을 향하여 인출되는 인출 부분을 갖고,
    상기 볼록부의 폭은 상기 접지용 내부 전극층의 상기 인출 부분의 폭 이하로 되어 있는 것을 특징으로 하는, 관통 콘덴서.
  3. 제 1 항에 따른 관통 콘덴서를 제조하는 방법에 있어서,
    상기 유전체층의 전구체인 그린 시트상에, 상기 볼록부의 방향을 일치시킨 상태에서, 상기 신호용 내부 전극층 및 상기 접지용 내부 전극층에 상당하는 전극 패턴을 배열하는 공정과, 상기 전극 패턴이 배열된 상기 그린 시트를 소정의 순서로 적층하여, 그린 적층체를 형성하는 공정과,
    상기 전극 패턴이 칩마다 분리되도록, 상기 그린 적층체를 절단하는 공정과,
    상기 칩마다, 상기 신호용 내부 전극층으로부터 상기 제 2 단면까지의 갭량의 이상의 유무를 판단하는 공정을 구비한 것을 특징으로 하는, 관통 콘덴서의 제조 방법.
  4. 제 3 항에 있어서,
    상기 콘덴서 소체에 상기 단자 전극 및 상기 접지 전극을 각각 형성한 후, 상기 단자 전극과 상기 접지 전극과 통전 프로브를 각각 접촉시키고,
    상기 단자 전극과 상기 접지 전극의 사이에 단락이 발생하는지의 여부에 기초하여, 상기 갭량의 이상의 유무를 판단하는 것을 특징으로 하는, 관통 콘덴서의 제조 방법.
KR1020080075501A 2007-08-02 2008-08-01 관통 콘덴서 및 관통 콘덴서의 제조 방법 KR101418265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00202159 2007-08-02
JP2007202159A JP4433010B2 (ja) 2007-08-02 2007-08-02 貫通コンデンサ及び貫通コンデンサの製造方法

Publications (2)

Publication Number Publication Date
KR20090013725A true KR20090013725A (ko) 2009-02-05
KR101418265B1 KR101418265B1 (ko) 2014-07-11

Family

ID=40331951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075501A KR101418265B1 (ko) 2007-08-02 2008-08-01 관통 콘덴서 및 관통 콘덴서의 제조 방법

Country Status (4)

Country Link
US (1) US8228662B2 (ko)
JP (1) JP4433010B2 (ko)
KR (1) KR101418265B1 (ko)
CN (1) CN101359533B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8468664B2 (en) * 2008-05-22 2013-06-25 Greatbatch Ltd. Process for manufacturing EMI filters utilizing counter-bored capacitors to facilitate solder re-flow
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
JP6540069B2 (ja) * 2015-02-12 2019-07-10 Tdk株式会社 積層貫通コンデンサ
JP6841121B2 (ja) * 2017-03-29 2021-03-10 Tdk株式会社 貫通コンデンサ
JP2022129066A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224001A (ja) 1993-01-21 1994-08-12 Taiyo Yuden Co Ltd 積層電子部品の積層ずれ検出用チェックマーク
JPH07201655A (ja) * 1993-12-28 1995-08-04 Murata Mfg Co Ltd 積層型電子部品
JPH0955335A (ja) 1995-08-10 1997-02-25 Murata Mfg Co Ltd 積層型貫通コンデンサ
JPH09312237A (ja) 1996-05-23 1997-12-02 Murata Mfg Co Ltd 積層電子部品
JP4682491B2 (ja) * 2001-09-20 2011-05-11 株式会社村田製作所 ３端子型セラミックコンデンサ
JP2004273917A (ja) 2003-03-11 2004-09-30 Murata Mfg Co Ltd チップ状積層セラミック電子部品
JP2004356293A (ja) 2003-05-28 2004-12-16 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP4296866B2 (ja) * 2003-07-10 2009-07-15 株式会社村田製作所 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ
JP2005044871A (ja) 2003-07-24 2005-02-17 Tdk Corp ３端子貫通型コンデンサ
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP2006100451A (ja) * 2004-09-28 2006-04-13 Taiyo Yuden Co Ltd ３端子積層コンデンサ及び実装構造
JP4600082B2 (ja) * 2005-02-24 2010-12-15 株式会社村田製作所 積層型複合電子部品
JP4225507B2 (ja) * 2005-06-13 2009-02-18 Ｔｄｋ株式会社 積層コンデンサ
JP4293625B2 (ja) 2006-07-13 2009-07-08 Ｔｄｋ株式会社 貫通型積層コンデンサ
JP4364892B2 (ja) * 2006-08-09 2009-11-18 Ｔｄｋ株式会社 積層型フィルタ
US8238116B2 (en) * 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology

Also Published As

Publication number Publication date
KR101418265B1 (ko) 2014-07-11
JP4433010B2 (ja) 2010-03-17
US8228662B2 (en) 2012-07-24
US20090034152A1 (en) 2009-02-05
CN101359533B (zh) 2012-04-11
CN101359533A (zh) 2009-02-04
JP2009038254A (ja) 2009-02-19

Similar Documents

Publication Publication Date Title
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN110010349B (zh) 贯通型层叠陶瓷电容器
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
TW201526052A (zh) 多層陶瓷電容器及具有該多層陶瓷電容器的板件
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN108364785B (zh) 层叠电容器及电子部件装置
JP6812677B2 (ja) 積層電子部品
US11398352B2 (en) Capacitor component
CN116153666A (zh) 多层陶瓷电容器及其制造方法
KR101418265B1 (ko) 관통 콘덴서 및 관통 콘덴서의 제조 방법
KR101496815B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2002184648A (ja) 積層セラミック電子部品及びその製造方法
US10984951B2 (en) Multilayer capacitor having dummy electrodes on corners of dielectric layers
KR101496816B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
US8885323B2 (en) Multilayered ceramic electronic component and fabricating method thereof
KR101551595B1 (ko) 적층 세라믹 콘덴서
JP4992946B2 (ja) セラミック電子部品およびその製造方法
KR20140148157A (ko) 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품
WO2023089870A1 (ja) 積層セラミックコンデンサおよびその実装構造体
KR102037265B1 (ko) 적층세라믹 커패시터 및 그 제조방법
JP2003209017A (ja) 積層型複合電子部品、及びその製造方法
KR20220147915A (ko) 적층형 전자 부품 및 그 제조방법
KR101556859B1 (ko) 적층 세라믹 콘덴서
JP2023109441A (ja) ３端子型積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 6