TW201526052A - 多層陶瓷電容器及具有該多層陶瓷電容器的板件 - Google Patents

多層陶瓷電容器及具有該多層陶瓷電容器的板件 Download PDF

Info

Publication number
TW201526052A
TW201526052A TW103136756A TW103136756A TW201526052A TW 201526052 A TW201526052 A TW 201526052A TW 103136756 A TW103136756 A TW 103136756A TW 103136756 A TW103136756 A TW 103136756A TW 201526052 A TW201526052 A TW 201526052A
Authority
TW
Taiwan
Prior art keywords
ceramic body
multilayer ceramic
ceramic capacitor
electrodes
disposed
Prior art date
Application number
TW103136756A
Other languages
English (en)
Other versions
TWI566266B (zh
Inventor
安永圭
金炫兌
林輝根
金珍
李敎光
李炳華
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201526052A publication Critical patent/TW201526052A/zh
Application granted granted Critical
Publication of TWI566266B publication Critical patent/TWI566266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種多層陶瓷電容器和具有該多層陶瓷電容器之板件。該電容器可包括：三個外部電極彼此間隔開來地置於陶瓷體之安裝表面上，且連接至內部電極之引線部分，其中，相鄰引線部分之間的間距為500.7μm或更少，於該陶瓷體之長度方向之該外部電極未接觸該相對應引線部分之一側邊緣部分之寬度為20.2μm或更多。

Description

多層陶瓷電容器及具有該多層陶瓷電容器的板件
本申請主張向韓國智慧財產局(Korean Intellectual Property Office)於2013年10月29日提交之第10-2013-0129120號韓國專利申請案和於2014年10月2日提交之第10-2014-0133068號韓國專利申請案之優先權，其揭露內容係於此併入做為參考。
本揭露有關於一種電容器和具有該電容器之板件，尤其關於一種多層陶瓷電容器和具有該多層陶瓷電容器之板件。
按照最近對電子產品之小型化(miniaturization)和電容量(capacitance)增加之潮流，因此大量地產生有關用於電子產品中之電子元件(electronic component)要相當小同時具有高的電容量之需求。
在電子元件當中，就多層陶瓷電容器而言，當等效串聯電感(equivalent series inductance)(下文中稱為“ESL”)增加時，該電容器提供之電子產品之效能可能惡化。此外，按照該電子產品之小型化和該電子元件之電 容量增加，該多層陶瓷電容器之ESL之增加可能對該電子產品效能之惡化具有相當顯著之影響。
尤其是，按照該積體電路效能之增加，去耦電容器(decoupling capacitors)已被大量地用於其中。因此，對具有三端子(3-terminal)多層垂直結構之多層陶瓷電容器，即所謂的“低感晶片電容器”(“low inductance chip capacitors(LICC)”)之需求增加，其能夠藉由減少外部端子間之距離以減少電流路徑(current flow path)以致降低電容器中之電感。
就此類多層陶瓷電容器而言，可靠度和安裝瑕疵率(mounting defect rates)可顯著地被該外部電極之形狀和尺寸影響。
本揭露之例示性具體實施例可提供具有改良之可靠度和黏附強度(adhesion strength)並同時維持低ESL之特性之三端子之垂直多層電容器，以及具有其之板件。
根據本揭露之例示性具體實施例，多層陶瓷電容器可包括：三個外部電極彼此間隔開來地置於陶瓷體之安裝表面上，且連接至內部電極之引線部分(lead portions)，其中，相鄰引線部分之間的間距為500.7微米(μm)或更少，該外部電極於該陶瓷體之長度方向未接觸該相對應引線部分之一側邊緣部分(one-side margin)之寬度為20.2μm或更多。
100、100’、100”、1000‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112、113‧‧‧覆蓋層
120‧‧‧第一內部電極
121‧‧‧第一引線部分
122‧‧‧第二引線部分
123‧‧‧第四引線部分
124‧‧‧第五引線部分
130‧‧‧第二內部電極
131‧‧‧第三引線部分
132‧‧‧第六引線部分
141a、142a、143a、144a、145a、146a‧‧‧導電層
141b、142b、143b、44b、145b、146b‧‧‧鍍鎳層
141c、142c、143c、144c、145c、146c‧‧‧鍍錫層
150‧‧‧絕緣層
200‧‧‧板件
210‧‧‧電路板
221、222、223‧‧‧電極墊
230‧‧‧焊接劑
224‧‧‧接地端子
225‧‧‧電源端子
141、141’‧‧‧第一外部電極
142、142’‧‧‧第二外部電極
143、143’‧‧‧第三外部電極
144’‧‧‧第四外部電極
145’‧‧‧第五外部電極
146’‧‧‧第六外部電極
a1、a2‧‧‧外部電極未與引線接觸之一側邊緣部分
b1、b2‧‧‧相鄰外部電極之間距
c1、c2‧‧‧外部電極未與引線接觸之一側邊緣部分
d、e‧‧‧邊帶高度
L‧‧‧長度方向
S1‧‧‧第一主要表面
S2‧‧‧第二主要表面
S3‧‧‧第一側表面
S4‧‧‧第二側表面
S5‧‧‧第三側表面
S6‧‧‧第四側表面
Tc‧‧‧電容器整體高度
T‧‧‧厚度方向
W‧‧‧寬度方向
上述和其他方面，本揭露之特徵和優點將自該下列之詳細敘述搭配該隨附之圖式而更清楚地被了解，於其中：第1圖為根據本揭露之例示性具體實施例於該多層陶瓷電容器被倒置之狀態圖示地繪製多層陶瓷電容器之透視圖；第2圖為繪製第1圖之該多層陶瓷電容器之陶瓷體於該陶瓷體被倒置之狀態之透視圖；第3圖為繪製第1圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖；第4圖為繪製第1圖之該多層陶瓷電容器之剖面圖；第5圖為繪製第1圖之該多層陶瓷電容器包括具有不同形狀之外部電極之另一實例之透視圖；第6圖為圖示地繪製根據本揭露中另一例示性具體實施例之多層陶瓷電容器之透視圖；第7圖為繪製第6圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖；第8圖為圖示地繪製根據本揭露中另一例示性具體實施例之多層陶瓷電容器之透視圖；第9圖為繪製第8圖之該多層陶瓷電容器之陶瓷體之透視圖；第10圖為繪製第8圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖； 第11圖為繪製第8圖之該多層陶瓷電容器之剖面圖；第12圖為繪製第8圖之該多層陶瓷電容器包括具有不同形狀之外部電極之另一實例之透視圖；第13圖為繪製安裝第8圖之該多層陶瓷電容器於其上之板件之透視圖；以及第14圖為繪製安裝第8圖之該多層陶瓷電容器於其上之板件之剖面圖。
本揭露之例示性具體實施例現將詳細描述於下以該隨附圖式做為參考。
然而該揭露可能以多種不同樣式被體現且不應被解釋為限於如此所闡述之該特定具體實施例。反之，這些具體實施例被提供以致使本揭露為充分並完整，且將對該些熟知本領域者完全地表達本揭露之範疇。
於圖式中，該些元件之形狀和尺寸可能為了清晰而被誇大，且該相同參考數字將被自始至終使用以指明該相同或相似之元件。
具有六面的陶瓷體之方向將被定義以清楚描述本揭露之例示性具體實施例。L、W和T方向，被提供於該隨附圖式中，分別指的是長度方向、寬度方向和厚度方向。這裡，該寬度方向可被用為和介電層被堆積之方向具有該相同意義。
多層陶瓷電容器
第1圖為圖示性地繪製根據本揭露中一具 體實施例之多層陶瓷電容器之透視圖；第2圖為繪製第1圖之該多層陶瓷電容器之陶瓷體於該陶瓷體為倒置之狀態之透視圖；第3圖為繪製第1圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖；以及第4圖為繪製第1圖之該多層陶瓷電容器之剖面圖。
參照第1至4圖，根據本例示性具體實施例之多層陶瓷電容器100可包括陶瓷體110，其中有複數個介電層111以寬度方向堆疊；包括複數個第一和第二內部電極120和130的主動部分；和第一至第三外部電極141至143。
根據本例示性具體實施例，該多層陶瓷電容器100可為具有總數為3個外部端子之三端子電容器。
該陶瓷體110可具有：第一和第二主要表面S1和S2，彼此相對於該厚度方向；第三和第四側表面S5和S6，彼此連接至該第一和第二主要表面S1和S2，且彼此相對於該寬度方向；以及第一和第二側表面S3和S4，彼此相對於該長度方向。
下文中，本例示性具體實施例中，該多層陶瓷電容器100之安裝表面可為該陶瓷體110之第一主要表面。
該陶瓷體110可藉由堆疊該複數個介電層111於寬度方向，並接著燒結(sintering)該堆疊之介電層111而形成，且其形狀並不特別限於但可為如該隨附圖式中之六面體。
然而，該陶瓷體110之形狀和尺寸以及該堆疊介電層111之數量並不限於該些如隨附圖式所繪製之例示性具體實施例所示。
此外，該複數個介電層111構成之該陶瓷體110可為燒結狀態，且該介電層111彼此鄰近間之邊界(boundaries)可為整合的(integrated)，以至於不使用掃描式電子顯微鏡將不容易辨別他們。
該陶瓷體110可包括：該主動部分，包括複數個內部電極並貢獻該電容器之電容量形成；以及覆蓋層(cover layer)112和113，置於該主動部分於寬度方向之兩個側表面作為邊緣部分。
該主動部分可藉由交替地堆疊該複數第一和第二內部電極120和130於該寬度方向，並具有該介電層111插於其中間而形成。
在此情況下，該些介電層111之厚度可根據該多層陶瓷電容器100之電容量之預期程度有選擇地被改變，但在經過燒結過程後，單層介電層之厚度可較佳為0.01至1.00μm。然而，本揭露並不限於此。
此外，該介電層111可包含具有高介電常數(permittivity)之陶瓷粉體，例如，鈦酸鋇基材(barium titanate(BaTiO3)-based)粉體或鈦酸鍶基材(strontium titanate(SrTiO3)-based)粉體，或其他類似物，但該介電層之材料並不限於此，只要可得到充分的電容量即可。
如有需要，除了該陶瓷粉體外，陶瓷添加 劑、有機溶劑、塑化劑(plasticizer)、黏合劑(binder)、分散劑和其他類似物可復添加至該些介電層111中。
在此情況下，用於形成該介電層111之該陶瓷粉體之平均粒徑(particle size)並不特別限定，且可被控制以為了達成本揭露之目標。例如，該陶瓷粉體之平均粒徑可被控制為400nm或更少，但並不限於此。
該覆蓋層112和113可具有和該介電層111所用之相同材料和構型(configuration)，除了內部電極並不包括於其中之外。
此外，該覆蓋層112和113可藉由復堆疊單一介電層或二或更多層介電層分別在該主動部分於該寬度方向之兩側表面，且通常保護該第一和第二內部電極120和130免於受物理或化學應力毀損而形成。
該第一和第二內部電極120和130具有不同極性，且可形成於該陶瓷體110中且設置為彼此面對，同時具有該介電層111插於其中間。
在此情況下，該第一和第二內部電極120和130可藉由設置於其中間之該介電層111而彼此電氣絕緣。
該第一和第二內部電極120和130可包括由與其相鄰之內部電極重疊且貢獻形成電容量所形成之電容量部分，以及由該電容量部分中暴露於該陶瓷體110之外之延伸部分所形成之引線部分。
該引線部分並不特定限於但可較短於該內 部電極之電容量部分。
此外，該第一和第二內部電極120和130之厚度可根據其預期之使用而被測定。例如，有鑑於該陶瓷體110之尺寸，該第一和第二內部電極120和130之各自厚度可被測定在0.2μm至1.0μm的範圍內，但不限於此。
此外，用於形成該第一和第二內部電極120和130之材料無特定限制。例如，該第一和第二內部電極120和130可使用由至少一種貴金屬材料，如鈀、鈀-銀合金(Pd-Ag)或類似物、鎳和銅形成之導電膠(conductive paste)而形成。
此外，作為印刷(printing)該導電膠之方法，網版印刷(screen printing)法、凹版印刷(gravure printing)法或類似方法可被使用，但本揭露並不限於此。
於本例示性具體實施例中，該第一內部電極120可具有第一和第二引線部分121和122，彼此於該長度方向間隔開來，並暴露於該陶瓷體110之第一主要表面S1，且可與該第一和第二側表面S3和S4形成預定距離之間隔。
此外，該第二內部電極130可具有第三引線部分131，暴露於該陶瓷體110之第一主要表面S1，並可與該第一和第二引線部分121和122以該第一和第二引線部分121和122間預定之距離間隔開來，且可與該第一和第二側表面S3和S4形成預定距離之間隔。
在此情況下，該相鄰引線部分間之間距(a1+b1+c1和a2+b2+c2)之較大值可為500.7μm或更少。
在該相鄰引線部分間之間距(a1+b1+c1和a2+b2+c2)之較大值大於500.7μm的情況下，其可能較難滿足50或更小pH(微微亨利)之等效串聯電感(ESL)，因此其可能難達成低ESL。
一般多層陶瓷電子元件中，外部電極可被設置於陶瓷體之兩側表面彼此相對於該長度方向。
然而，在對該外部電極施用交流電壓的情況下，電流路徑相對較長，因此電流迴路(current loop)可能被延伸，且感應磁場(induced magnetic field)之強度可能增加，藉此電感可能被增加。
為了解決這類瑕疵，根據本揭露中例示性具體實施例，該第一和第二外部電極141和142可被設置於該陶瓷體110之第一主要表面S1上，並且該第三外部電極143可被設置於該第一主要表面S1上，於該第一和第二外部電極141和142之間。
在此情況下，因為該第一和第二外部電極141和142和該第三外部電極143之間距可能為短的，故該電流迴路可能減少，導致減少的電感。
該第一和第二外部電極141和142可於該長度方向彼此間隔開來被形成於該陶瓷體110之第一主要表面S1上，且可連接至第一和第二引線部分121和122，並且該第三外部電極143可被形成於該陶瓷體110之第一主 要表面S1上，於該第一和第二外部電極141和142之間，以預定之距離與該第一和第二外部電極141和142間隔開來，且可連接至該第三引線部分131。
此外，該第一至第三外部電極141至143可為電氣連接至該第一和第二內部電極120和130之引線部分，並分別設置在對應其之位置以為了形成電容量，且如有需要，該第一至第三外部電極141至143可被延伸至該陶瓷體於該寬度方向之第三和第四側表面S5和S6之部分，且該延伸部分形成邊帶(sideband)。
在此情況下，該陶瓷體之第一至第三外部電極141至143於長度方向之一側邊緣部分其未與該相對應之引線部分接觸之寬度a1、a2、c1和c2之最小值可為20.2μm或更多。
在該第一至第三外部電極141至143未與該相對應之引線部分接觸之一側邊緣部分其之寬度a1、a2、c1和c2之最小值小於20.2μm之情況下，高溫負載(high temperature load)可靠度和防潮(moisture resistance)負載可靠度可能惡化。
復，鄰近外部電極間之間距b1和b2之較小值可為126.9μm或更多。
在該鄰近外部電極間之間距b1和b2之較小值少於126.9μm的情況下，於板件上安裝該多層陶瓷電容器時可能出現短路(short-circuits)。
此外，該第一至第三外部電極141至143 之邊帶高度d分別可為73.4μm或更多。
在此情況下，該第一至第三外部電極141至143之邊帶高度d可相等於或少於該電容器之整體高度Tc。
此外，在該第一至第三外部電極141至143之邊帶高度d為73.4μm或更多的情況下，黏附強度可能改善而避免瑕疵之出現，而在該第一至第三外部電極141至143之邊帶高度d少於73.4μm的情況下，黏附強度之瑕疵可能出現在第一至第三外部電極141至143。
同時，該第一至第三外部電極141至143可具有三層結構且包括第一至第三導電層141a至143a接觸該內部電極之該相對應引線部分，第一至第三鍍鎳層(nickel(Ni)plating layers)141b至143b被形成以覆蓋該第一至第三導電層141a至143a，而第一至第三鍍錫層(tin(Sn)plating layers)141c至143c被形成以覆蓋該第一至第三鍍鎳層141b至143b。
該第一至第三導電層141a至143a可由和該第一和第二內部電極120和130相同之導電材料所形成，但不限於此。例如，該第一至第三導電層141a至143a可由金屬粉體，如銅、銀、鎳和類似物所形成，以及可藉由施用添加玻璃料(glass frit)至該金屬粉體中製備之導電膠並接著燒結該施用之導電膠所形成。
第5圖為繪製多層陶瓷電容器100’之結構包括具有與第1圖所繪製之該多層陶瓷電容器形狀不同之 外部電極之透視圖。
參照第5圖，第一至第三外部電極141’至143’可分別電氣連接至該第一和第二內部電極之引線部分為了形成電容量，且可延伸至該陶瓷體110於該寬度方向之該第三和第四側表面S5和S6之部分以至於該延伸部分如所需形成第一邊帶。此外，該第一和第二外部電極141’和142’可延伸至該陶瓷體110於該長度方向之該第一和第二側表面S3和S4之部分，且該延伸部分形成第二邊帶。
在此情況下，分別地，該第一至第三外部電極141’至143’之該第一邊帶之高度d可為40.0μm或更多，而該第一和第二外部電極141’和142’之該第二邊帶之高度e可為30.3μm或更多。
在此情況下，該第一至第三外部電極141’至143’之該第一邊帶之高度d可相等於或少於該電容器之整體高度，而該第一和第二外部電極141’和142’之該第二邊帶之高度e可相等於或少於該電容器之整體高度。意即，該第一邊帶和第二邊帶之高度(d+e)之總和可相等於或少於該電容器整體高度之二倍。
此外，在該第一至第三外部電極之第一邊帶之高度d和該第一和第二外部電極之第二邊帶之高度e之總和少於64.1μm之情況下，黏附強度之瑕疵可能出現在該第一至第三外部電極141’至143’。
實驗實例
根據發明例和比較例之多層陶瓷電容器係 被製造如下文。
包含粉體如鈦酸鋇粉末或類似物之漿體(slurry)被施於膜式載體(carrier film)上，接著乾燥以製備複數個具有厚度為1.8μm之陶瓷生版(green sheet)。
接下來，第一和第二內部電極藉由使用網版將作為鎳內部電極之導電膠施用於該陶瓷生版而形成，各第一內部電極具有第一和第二引線部分暴露於相對應之陶瓷生版之一邊(第一主要表面)以及各第二內部電極具有第三引線部分與第一和第二引線部分間隔開來，並暴露於相對應之陶瓷生版之一邊(第一主要表面)。
接著，約200個陶瓷生版被堆疊，且一或更多其上未形成該第一和第二內部電極之陶瓷生版被復堆疊在該前述經堆疊之陶瓷生版於該寬度方向之兩側表面，以藉此製造多層體(multilayer body)。此後，於該多層體上以85℃和1000公斤力/厘米2(kgf/cm2)之壓力執行等壓壓製(isostatic pressing)。
接下來，該經壓製之陶瓷多層體被切成獨立晶片，且各晶片皆藉由維持溫度230℃達60小時於大氣環境(air atmosphere)下接受脫脂(debinding)處理。
接下來，該晶片被燒結，於溫度約1200℃，於具有氧氣分壓為10-11至10-10大氣壓低於Ni/NiO平衡氧氣分壓之還原蒙氣(reducing atmosphere)下，以避免該內部電極被氧化，藉此製備陶瓷體。
該多層晶片電容器之晶片尺寸經燒結後為 約1.6mm×0.8mm(長度×寬度(L×W)，尺寸1608)。這裡，測量製造公差(manufacturing tolerance)為±0.1mm(長度×寬度(L×W))之範圍內。
此後，執行形成第一至第三外部電極之處理於該陶瓷體之第一主要表面上，以便分別對應該第一和第二內部電極之引線部分，以由此完成多層陶瓷電容器。接著執行測試以測量該出現於高溫/抗濕負載時之瑕疵存在或不存在、安裝該電容器時之短路瑕疵率、黏附強度之瑕疵存在或不存在以及等效串聯電感。該測試結果係提供於表1。該測試各自被執行於100個測試樣品上。
參照表1，可看出較佳該相鄰引線部分間距之最大值(max(a1+b1+c1,a2+b2+c2))為500.7μm或更少，且樣品16至20中在該相鄰引線部分間距之最大值(max(a1+b1+c1,a2+b2+c2))大於500.7μm之情況下，ESL大於50pH，且因此其較難獲得低的ESL。
在此情況下，該相鄰引線間之該間距a1+b1+c1和a2+b2+c2之較小值之最小值可相等於該相鄰外部電極間距b1和b2之較小值之最小值與該陶瓷體之外部電極於該長度方向之該一側邊緣未與該引線部分接觸之寬度a1+c1和a2+c2較小值之最小值之總和。因此該相鄰引線部分之該間距a1+b1+c1和a2+b2+c2之較小值可較佳為167.3μm或更多。
此外，可看出較佳該第一至第三外部電極141至143未與該引線部分接觸之該一側邊緣部分之寬度之最小值(min(a1,a2,c1,c2))為20.2μm或更多，且樣品1、6、11和16中在該第一至第三外部電極141至143未與該引線部分接觸之該一側邊緣部分寬度之最小值(min(a1,a2,c1,c2))小於20.2μm的情況下，高溫負載可靠度和抗濕負載可靠度會惡化。
在此情況下，該外部電極未與該引線部分接觸之該一側邊緣部分之寬度a1、a2、c1和c2之最大值之最大可相等於自該相鄰導線部分間之間距較大值之最大值(max(a1+b1+c1,a2+b2+c2))減去該相鄰外部電極間之間距b1和b2較小值之最小值所獲得之值的一半。
因此，該外部電極未與該引線部分接觸之一側邊緣部分之寬度a1、a2、c1和c2之最大值可為186.9μm或更少。
此外，可看出較佳，該相鄰外部電極之間距b1和b2之較大值為126.9μm或更多，且樣品5中在該相鄰外部電極之間距b1和b2之較大值小於126.9μm之情況下，在板件上安裝該多層陶瓷電容器時會出現短路瑕疵。
在此情況下，該相鄰外部電極之間距b1和b2之較大值之最大值可相等於自該相鄰引線部分間之間距a1+b1+c1和a2+b2+c2之較大值之最大值減去等於兩倍該外部電極未與該引線部分接觸之一側邊緣部分之寬度a1、a2、c1和c2最小值之最小之值後所獲得之值。因此，該相鄰外部電極間之間距b1和b2之較大值之最大值可為460.3μm或更少。
此外，可看出較佳該第一至第三外部電極141至143具有邊帶延伸至該陶瓷體110於該寬度方向之第三和第四側表面S5和S6之部分，且該邊帶之高度d較佳為73.4μm。
樣品23中在該第一至第三外部電極141至143之邊帶高度d小於73.4μm，出現黏附強度瑕疵。
同時，樣品25至36具有其中該第一至第三外部電極141至143具有第一邊帶延伸至該陶瓷體110於該寬度方向之該第三和第四側表面S5和S6之部分，以及該第一和第二外部電極141和142具有第二邊帶延伸至該 陶瓷體110於該長度方向之該第一和第二側表面S3和S4之部分之結構。
在此情況下，參照樣品26至36，可看出該第一至第三外部電極141至143之第一邊帶高度d與該第一和第二外部電極141和142之第二邊帶高度e之總和為64.1μm或更多，此時該外部電極之該黏附強度瑕疵不出現。
在樣品25中在該第一邊帶和第二邊帶之高度總和(d+e)小於64.1μm之情況下，黏附強度之瑕疵出現。
經修飾之實例
第6圖為圖示地繪製根據本揭露中另一例示性具體實施例之多層陶瓷電容器之透視圖，且第7圖為繪製第6圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖。
這裡，因為該陶瓷體110之結構與先前之例示性具體實施例中者相同，為了避免過分冗長，其詳細描述將被省略，且第一和第二內部電極120和130之結構不同於先前之例示性具體實施例中者和絕緣層150將被詳細描述。
參照第6和7圖，根據本例示性具體實施例，於多層陶瓷電容器100”中該絕緣層150可設置於該陶瓷體110之第二主要表面S2上，相對於該陶瓷體110之安裝表面。
該第一內部電極120可具有第四和第五引 線部分123和124暴露於該陶瓷體110之第二主要表面S2，以使得其接觸該形成於該陶瓷體110之第二主要表面S2之絕緣層150。
該第二內部電極130可具有第六引線部分132，設置於該第四和第五引線部分123和124之間，且暴露於該陶瓷體110之第二主要表面S2，以使得其接觸該絕緣層150。
第8圖為圖示地繪製根據本揭露中另一例示性具體實施例之多層陶瓷電容器之透視圖；第9圖為繪製第8圖之該多層陶瓷電容器之陶瓷體之透視圖；第10圖為繪製第8圖之該多層陶瓷電容器於當中之外部電極被省略之狀態之分解透視圖；以及第11圖為繪製第8圖之該多層陶瓷電容器之剖面圖。
這裡，因為該陶瓷體110之結構與該先前之例示性具體實施例中者相同，為了避免過分冗長，其詳細描述將被省略，且第四至第六外部電極144和146與第一和第二內部電極120和130之結構不同於先前之例示性具體實施例中者將被詳細描述。
參照第8至11圖，根據本例示性具體實施例之多層陶瓷電容器1000，該第四至第六外部電極144至146可被設置於該陶瓷體110之第二主要表面S2上，以便面對該第一至第三外部電極141至143。
在此情況下，該第四至第六外部電極144至146可延伸至該陶瓷體110於該寬度方向之第三和第四 側表面S5和S6之部分，如所需。
該第四至第六外部電極144至146可具有三層結構，並包括第四至第六導電層144a至146a，接觸該內部電極之引線部分，分別設置於相對應至該導電層之位置，第四至第六鍍鎳層144b至146b被形成以分別覆蓋該第四至第六導電層144a至146a，且第四至第六鍍錫層144c至146c被形成以分別覆蓋該第四至第六鍍鎳層144b至146b。
該第一內部電極120可具有第四和第五引線部分123和124，暴露於該陶瓷以110之第二主要表面S2，以藉此分別連接形成於該陶瓷體110之第二主要表面S2之該第四和第五外部電極144和145。
該第二內部電極130可具有第六引線部分132設置於該第四和第五引線部分123和124之間，且暴露於該陶瓷體110之該第二主要表面S2以藉此連接至該第六外部電極146。
如上所述，在該多層陶瓷電容器1000之該內部和外部結構被形成為垂直對稱(vertically symmetrical)之情況下，該電容器之方向性(directionality)可被移除。
意即，該多層陶瓷電容器1000具有垂直對稱結構，以致當安裝表面於板件上安裝該多層陶瓷電容器1000時被反轉時出現之瑕疵可被避免。
因此，既然該多層陶瓷電容器1000之該第一和第二主要表面中任一表面可被用為安裝表面，所以於 該板件安裝該多層陶瓷電容器1000時，不需考慮該安裝表面之方向。
在此情況下，該陶瓷體於長度方向之第四至第六外部電極144至146未與該相對應引線部分接觸之一側邊緣部分之寬度a1、a2、c1和c2之最小值可為20.2μm或更多。
在該第四至第六外部電極144至146未與該相對應引線部分接觸之一側邊緣部分之寬度a1、a2、c1和c2之最小值小於20.2μm之情況下，高溫負載可靠度和抗濕負載可靠度可能惡化。
此外，該鄰近外部電極之間距b1和b2之較小值可為126.9μm或更多。
在該鄰近外部電極之間距b1和b2之較小值小於126.9μm之情況下，於板件上安裝該多層陶瓷電容器時可能出現短路。
此外，該第四至第六外部電極144至146之邊帶高度d可分別為73.4μm或更多。
在該第四至第六外部電極144至146之邊帶高度d為73.4μm或更多之情況下，黏附強度可能改善，以致黏附強度之瑕疵可能不會出現，且在該第四至第六外部電極144至146之邊帶高度d小於73.4μm之情況下，黏附強度瑕疵可能出現在該第四至第六外部電極144至146。
第12圖為繪製包括具有與第8圖之多層陶 瓷電容器中不同形狀之外部電極之多層陶瓷電容器1000’之結構之透視圖。
參照第12圖，第四至第六外部電極144’至146’可分別電氣連接至該第一和第二內部電極120和130之相對應之引線部分，以為了形成電容量並可延伸至該陶瓷體110於該寬度方向之第三和第四側表面S5和S6之部分以形成第一側邊帶，如所需。此外，該第四和第五外部電極144’和145’可延伸至該陶瓷體110於該長度方向之第一和第二側表面S3和S4之部分以形成第二側邊帶，如所需。
在此情況下，該第四至第六外部電極144’至146’之第一側邊帶之高度d可分別為40.0μm或更多，且該第四和第五外部電極144’和145’之第二側邊帶之高度e可分別為30.3μm或更多。
於該第四至第六外部電極144’至146’之第一側邊帶之高度d與該第四和第五外部電極144’和145’之第二側邊帶之高度e之總和小於64.1μm之情況下，黏附強度瑕疵可能出現在該第四至第六外部電極144’至146’。
同時，該第一至第三外部電極之導電層和該鍍層之厚度、測試出現於高溫/抗濕負載時之瑕疵存在或不存在、安裝該電容器時之短路瑕疵率、黏附強度之瑕疵存在或不存在以及測量等效串聯電感所獲得之結果，如繪製於表1，可相等地套用於該第四至第六外部電極。
具有多層陶瓷電容器之板件
第13圖為繪製安裝第8圖之該多層陶瓷電容器於其上之板件之透視圖，以及第14圖為第13圖之剖面圖。
參照第13和14圖，具有根據本例示性具體實施例之多層陶瓷電容器之板件200可包括電路板(circuit board)210，該多層陶瓷電容器被安裝於其上且第一至第三電極墊(electrode pad)221至223以彼此間隔開來之形式被形成於該電路板210上。
在此情況下，該多層陶瓷電容器可藉由焊接劑(solder)230電氣連接至該電路板210，於第一至第三外部電極141至143被置於接觸該第一至第三電極墊221至223之狀態。
第14圖中，參考數字224指接地端子(ground terminal)以及參考數字225指電源端子(power terminal)。
同時，雖然此第8圖之多層陶瓷電容器被安裝之情況被描述於本例示性具體實施例中，但本揭露並不限於此。例如，該繪製於第1、5、6和12圖中之多層陶瓷電容器可相似地安裝於電路板上，以藉此配置具有多層陶瓷電容器之板件。
如上所闡述，根據本揭露中例示性具體實施例，該內部電極之相鄰引線部分之間距和該外部電極未與該相對應之引線部分接觸之一側邊緣部分之寬度是可被控制的，因此低的ESL特徵可被維持，並且可靠度和黏附 強度可被改善。
雖然例示性具體實施例已被揭露和描述如上，對本熟悉本領域者而言應可輕易實施修改和變化而不悖離如後附申請專利範圍所定義之本發明之範疇。
100‧‧‧多層陶瓷電容器
110‧‧‧陶瓷體
141‧‧‧第一外部電極
142‧‧‧第二外部電極
143‧‧‧第三外部電極
S1‧‧‧第一主要表面
S2‧‧‧第二主要表面
S3‧‧‧第一側表面
S4‧‧‧第二側表面
S5‧‧‧第三側表面
S6‧‧‧第四側表面
a1、a2‧‧‧外部電極未與引線接觸之一側邊緣部分
b1、b2‧‧‧相鄰外部電極之間距
c1、c2‧‧‧外部電極未與引線接觸之一側邊緣部分
d‧‧‧邊帶高度
Tc‧‧‧電容器整體高度
T‧‧‧厚度方向
L‧‧‧長度方向
W‧‧‧寬度方向

Claims (34)

  1. 一種多層陶瓷電容器，包含：陶瓷體，於其中有複數個介電層堆積於寬度方向；主動部分，於其中有複數個第一和第二內部電極被交替地設置，具有該等介電層之至少一者插於中間；第一和第二引線部分，自該等第一內部電極之各者延伸，以致暴露於該陶瓷體之安裝表面，且彼此被間隔開來置於該陶瓷體之長度方向；第三引線部分，自該等第二內部電極之各者延伸，以致暴露於該陶瓷體之該安裝表面，且被置於該第一和第二引線部分之間；第一和第二外部電極，被彼此間隔開來置於該陶瓷體之該安裝表面上於該陶瓷體之該長度方向，分別連接至該第一和第二引線部分，且具有邊帶延伸至該陶瓷體於該寬度方向之兩側表面的一部分；以及第三外部電極，置於該陶瓷體之該安裝表面上於該第一和第二外部電極之間，連接至該第三引線部分，且具有邊帶延伸至該陶瓷體之兩側表面的一部分，其中，相鄰引線部分間之間距係在167.3μm至500.7μm之範圍內，並且該第一至第三外部電極於該陶瓷體之該長度方向上未與該相對應引線部分接觸之一側邊緣部分之寬度係在20.2μm至186.9μm之範圍內。
  2. 如申請專利範圍第1項所述之多層陶瓷電容器，其中， 該第一或第二外部電極與該第三外部電極間之間距係在126.9μm至460.3μm之範圍內。
  3. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極之該邊帶的高度分別為73.4μm或更多，並且相等於或少於該電容器之整體高度。
  4. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一和第二內部電極被設置為與該陶瓷體於該長度方向之兩側表面間隔開來。
  5. 如申請專利範圍第1項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括：導電層，分別接觸置於相對應於該導電層之該引線部分，以和其連接；以及鍍層，覆蓋該導電層。
  6. 如申請專利範圍第5項所述之多層陶瓷電容器，其中，該鍍層包括：鍍鎳層，覆蓋於該導電層；以及鍍錫層，覆蓋於該鍍鎳層。
  7. 如申請專利範圍第1項所述之多層陶瓷電容器，復包含：第四和第五引線部分，延伸自該等第一內部電極之各者，以致暴露於該陶瓷體之表面，該表面相對於該陶瓷體之該安裝表面，且彼此被間隔開來置於該陶瓷體之該長度方向；第六引線部分，延伸自該等第二內部電極之各 者，以致暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，且被置於該第四和第五引線部分之間；以及絕緣層置，於該陶瓷體之該表面上，該表面相對於該陶瓷體之該安裝表面。
  8. 如申請專利範圍第1項所述之多層陶瓷電容器，復包含：第四和第五外部電極，置於該陶瓷體之表面上，該表面相對於該陶瓷體之該安裝表面，彼此被間隔開來置於該陶瓷體之該長度方向；以及第六外部電極，置於該陶瓷體之該表面上，該表面相對於該陶瓷體之該安裝表面，與該第四和第五外部電極間隔開來，其中，該等第一內部電極之各者具有第四和第五引線部分，彼此間隔開來於該長度部分，並暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，該等第二內部電極之各者具有第六引線部分，暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，並置於該第四和第五引線部分間，與該第四和第五引線部分間隔開來，該第四和第五外部電極分別連接至該第四和第五引線部分，以及該第六外部電極連接至該第六引線部分。
  9. 如申請專利範圍第8項所述之多層陶瓷電容器，其中，該第四至第六外部電極於該陶瓷體的該長度方向未與該相對應之引線部分接觸之一側邊緣部分之寬度係在20.2μm至186.9μm之範圍內。
  10. 如申請專利範圍第8項所述之多層陶瓷電容器，其中，該第四或第五外部電極與該第六外部電極間之間距係在126.9μm至460.3μm之範圍內。
  11. 如申請專利範圍第8項所述之多層陶瓷電容器，其中，該第四至第六外部電極具有邊帶，延伸至該陶瓷體於該寬度方向之兩側表面的一部份，以及該邊帶之高度為73.4μm或更多，且相等於或少於該電容器之整體高度。
  12. 如申請專利範圍第8項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括：導電層，分別接觸置於相對應於該導電層之該引線部分，以和其連接；以及鍍層，覆蓋該導電層。
  13. 如申請專利範圍第12項所述之多層陶瓷電容器，其中，該鍍層包括：鍍鎳層，覆蓋該導電層；以及鍍錫層，覆蓋該鍍鎳層。
  14. 如申請專利範圍第1項所述之多層陶瓷電容器，復包含覆蓋層，設置於該主動部分於該寬度方向之兩側表面。
  15. 一種多層陶瓷電容器，包含：陶瓷體，於其中有複數個介電層堆積於寬度方向；主動部分，於其中有複數個第一和第二內部電極被交替地設置，具有至少該等介電層之一者插於中間；第一和第二引線部分，自該等第一內部電極之一者延伸，以致暴露於該陶瓷體之安裝表面，且彼此被間隔開來置於該陶瓷體之長度方向；第三引線部分，自該等第二內部電極之一者延伸，以致暴露於該陶瓷體之該安裝表面，且被置於該第一和第二引線部分之間；第一和第二外部電極，被彼此間隔開來置於該陶瓷體之該安裝表面上於該陶瓷體之該長度方向，分別連接至該第一和第二引線部分，且具有第一邊帶延伸至該陶瓷體於該寬度方向之兩側表面的一部分，和第二邊帶延伸至該陶瓷體於該長度方向之兩側表面的一部分；以及第三外部電極，置於該陶瓷體之該安裝表面上於該第一和第二外部電極之間，連接至該第三引線部分，且具有第一邊帶延伸至該陶瓷體之兩側表面的一部分，其中，相鄰引線部分間之間距係在167.3μm至500.7μm之範圍內，以及該第一至第三外部電極於該陶瓷體的該長度方向未與該相對應引線部分接觸之一側邊緣部分之寬度係 在20.2μm至186.9μm之範圍內。
  16. 如申請專利範圍第15項所述之多層陶瓷電容器，其中，該第一或第二外部電極與該第三外部電極間之間距係在126.9μm至460.3μm之範圍內。
  17. 如申請專利範圍第15項所述之多層陶瓷電容器，其中，該第一和第二邊帶的高度之總和為64.1μm或更多，並相等於或少於該電容器之整體高度之兩倍。
  18. 如申請專利範圍第15項所述之多層陶瓷電容器，其中，該第一和第二內部電極被設置為與該陶瓷體於該長度方向之兩側表面間隔開來。
  19. 如申請專利範圍第15項所述之多層陶瓷電容器，其中，該第一至第三外部電極包括：導電層，分別接觸置於相對應於該導電層之該引線部分，以和其連接；以及鍍層，覆蓋該導電層。
  20. 如申請專利範圍第19項所述之多層陶瓷電容器，其中，該鍍層包括：鍍鎳層，覆蓋於該導電層；以及鍍錫層，覆蓋於該鍍鎳層。
  21. 如申請專利範圍第15項所述之多層陶瓷電容器，復包含：第四和第五引線部分，延伸自該等第一內部電極之各者，以致暴露於該陶瓷體之表面，該表面相對於該陶瓷體之該安裝表面，且彼此被間隔開來置於該陶 瓷體之該長度方向；第六引線部分，延伸自該等第二內部電極之各者，以致暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，且被置於該第四和第五引線部分之間；以及絕緣層，置於該陶瓷體之該表面上，該表面相對於該陶瓷體之該安裝表面。
  22. 如申請專利範圍第15項所述之多層陶瓷電容器，復包含：第四和第五外部電極，置於該陶瓷體之表面上，該表面相對於該陶瓷體之該安裝表面，彼此被間隔開來置於該陶瓷體之該長度方向；以及第六外部電極，置於該陶瓷體之該表面上，該表面相對於該陶瓷體之該安裝表面，與該第四和第五外部電極間隔開來，其中，該等第一內部電極之各者具有第四和第五引線部分，彼此間隔開來於該長度部分，並暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，該等第二內部電極之各者具有第六引線部分，暴露於該陶瓷體之該表面，該表面相對於該陶瓷體之該安裝表面，並置於該第四和第五引線部分間，與該第四和第五引線部分間隔開來，該第四和第五外部電極分別連接至該第四和第五 引線部分，以及該第六外部電極連接至該第六引線部分。
  23. 如申請專利範圍第22項所述之多層陶瓷電容器，其中，該第四至第六外部電極於該陶瓷體的該長度方向未與該相對應之引線部分接觸之一側邊緣部分之寬係在為20.2μm至186.9μm之範圍內。
  24. 如申請專利範圍第22項所述之多層陶瓷電容器，其中，該第四或第五外部電極與該第六外部電極間之間距係在126.9μm至460.3μm之範圍內。
  25. 如申請專利範圍第22項所述之多層陶瓷電容器，其中，該第四至第六外部電極具有第一邊帶，延伸至該陶瓷體於該寬度方向之兩側表面的一部份，該第四和第五外部電極復具有第二邊帶，延伸至該陶瓷體於該長度方向之兩側表面，以及該第一和第二邊帶的高度之總和為64.1μm或更多，且相等於或少於該電容器整體高度之兩倍。
  26. 如申請專利範圍第22項所述之多層陶瓷電容器，其中，該第四至第六外部電極包括：導電層，分別接觸置於相對應於該導電層之該引線部分，以和其連接；以及鍍層，覆蓋該導電層。
  27. 如申請專利範圍第26項所述之多層陶瓷電容器，其中，該鍍層包括：鍍鎳層，覆蓋該導電層；以及 鍍錫層，覆蓋該鍍鎳層。
  28. 如申請專利範圍第15項所述之多層陶瓷電容器，復包含覆蓋層，設置於該主動部分於該寬度方向之兩側表面。
  29. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第1項所述的多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
  30. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第7項所述之多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
  31. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第8項所述之多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
  32. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第15項所述之多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
  33. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第21項所述之多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
  34. 一種具有多層陶瓷電容器之板件，包含：電路板，於其上設置第一至第三電極墊；以及如申請專利範圍第22項所述之多層陶瓷電容器，其中，該第一至第三外部電極分別被安裝於該第一至第三電極墊上。
TW103136756A 2013-10-29 2014-10-24 多層陶瓷電容器及具有該多層陶瓷電容器的板件 TWI566266B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130129120A KR20140038914A (ko) 2013-10-29 2013-10-29 적층 세라믹 커패시터 및 그 실장 기판
KR1020140133068A KR101514610B1 (ko) 2013-10-29 2014-10-02 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
TW201526052A true TW201526052A (zh) 2015-07-01
TWI566266B TWI566266B (zh) 2017-01-11

Family

ID=50647014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136756A TWI566266B (zh) 2013-10-29 2014-10-24 多層陶瓷電容器及具有該多層陶瓷電容器的板件

Country Status (3)

Country Link
KR (3) KR20140038914A (zh)
CN (2) CN104576056B (zh)
TW (1) TWI566266B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612544B (zh) * 2015-07-10 2018-01-21 村田製作所股份有限公司 電容器及電子零件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220528A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層コンデンサ
JP2014239259A (ja) 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015019083A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2014241452A (ja) 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2015019079A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層セラミック電子部品
JP2014222783A (ja) 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015065455A (ja) 2014-11-13 2015-04-09 株式会社村田製作所 ３端子型コンデンサ
JP2015035630A (ja) 2014-11-13 2015-02-19 株式会社村田製作所 ３端子型コンデンサ
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 ３ 단자형 콘덴서
JP2015079980A (ja) 2014-12-04 2015-04-23 株式会社村田製作所 ３端子型コンデンサ
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
KR102077952B1 (ko) * 2015-12-28 2020-02-14 가부시키가이샤 무라타 세이사쿠쇼 표면 실장 인덕터 및 그 제조 방법
KR101892802B1 (ko) 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN107221431B (zh) * 2017-06-01 2019-06-21 广东风华高新科技股份有限公司 多层陶瓷电容器
CN107240497B (zh) * 2017-06-01 2019-06-14 广东风华高新科技股份有限公司 陶瓷电容器
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
KR20190116135A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4400612B2 (ja) * 2006-10-31 2010-01-20 Ｔｄｋ株式会社 積層コンデンサ、および積層コンデンサの製造方法
KR100951292B1 (ko) * 2007-01-09 2010-04-02 삼성전기주식회사 적층형 칩 캐패시터
KR100920614B1 (ko) * 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
US8238116B2 (en) * 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100867505B1 (ko) * 2007-09-19 2008-11-07 삼성전기주식회사 적층형 칩 커패시터 실장용 회로기판 및 적층형 칩커패시터를 구비한 회로기판 장치
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR101018254B1 (ko) 2009-10-23 2011-03-03 삼성전기주식회사 적층형 칩 캐패시터
WO2012043740A1 (ja) * 2010-09-29 2012-04-05 京セラ株式会社 コンデンサ
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101525645B1 (ko) * 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101761937B1 (ko) * 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI612544B (zh) * 2015-07-10 2018-01-21 村田製作所股份有限公司 電容器及電子零件

Also Published As

Publication number Publication date
KR20140038914A (ko) 2014-03-31
KR101514610B1 (ko) 2015-04-23
CN108400014A (zh) 2018-08-14
CN104576056B (zh) 2018-04-13
CN104576056A (zh) 2015-04-29
KR102018307B1 (ko) 2019-09-05
TWI566266B (zh) 2017-01-11
CN108400014B (zh) 2020-06-16
KR20150050520A (ko) 2015-05-08

Similar Documents

Publication Publication Date Title
TWI566266B (zh) 多層陶瓷電容器及具有該多層陶瓷電容器的板件
US10340086B2 (en) Multilayer ceramic capacitor and board having the same
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
US9583267B2 (en) Multilayer ceramic capacitor and board having the same
US9326381B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
KR102202487B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9524825B2 (en) Multilayer ceramic capacitor and board for mounting thereof
KR20140124298A (ko) 적층 세라믹 전자부품 및 그 실장 기판
US10136518B2 (en) Multilayer ceramic capacitor having three external electrodes and board having the same
US9633790B1 (en) Multilayer ceramic capacitor and board having the same
KR20140038916A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140141134A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2015088747A5 (zh)