JP2022111361A - 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP2022111361A
JP2022111361A JP2022094808A JP2022094808A JP2022111361A JP 2022111361 A JP2022111361 A JP 2022111361A JP 2022094808 A JP2022094808 A JP 2022094808A JP 2022094808 A JP2022094808 A JP 2022094808A JP 2022111361 A JP2022111361 A JP 2022111361A
Authority
JP
Japan
Prior art keywords
metal
layer
laminated
metal layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022094808A
Other languages
English (en)
Inventor
智彰 中村
Tomoaki Nakamura
幹夫 田原
Mikio Tawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022094808A priority Critical patent/JP2022111361A/ja
Publication of JP2022111361A publication Critical patent/JP2022111361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 クラックの発生を抑制することができる積層セラミックコンデンサの製造方法を提供する。【解決手段】 積層セラミックコンデンサは、誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記対向する2端面に設けられ第1金属粒子を含む第1金属層および前記第1金属層上に設けられ、前記第1金属粒子より小さい粒径の第2金属粒子を含む第2金属層を有する1対の外部電極と、を備える。【選択図】 図3

Description

本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法に関する。
積層セラミックコンデンサの基板への実装後、基板のたわみに起因する応力等によって、積層セラミックコンデンサにクラックが生じることがある。このクラックを抑制する技術が開示されている(例えば、特許文献1参照)。特許文献1では、ガラス成分含有量の異なる2つの金属焼結層を外部電極に用いている。
特開2015-43424号公報
しかしながら、上記技術では、ガラス成分の含有量が特定されていないため、クラックの発生を十分に抑制することができないおそれがある。
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制することができる積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、前記対向する2端面に設けられ第1金属粒子を含む第1金属層および前記第1金属層上に設けられ、前記第1金属粒子より小さい粒径の第2金属粒子を含む第2金属層を有する1対の外部電極と、を備える。
上記積層セラミックコンデンサにおいて、前記第2金属粒子の粒径は、前記第1金属粒子の1/10から1/2であってもよい。
上記積層セラミックコンデンサにおいて、前記1対の外部電極は、前記対向する2端面から前記積層チップの少なくともいずれかの側面にかけて設けられ、前記2端面においては前記第1金属層が接し、前記側面においては第2金属層が接していてもよい。
上記積層セラミックコンデンサにおいて、前記第1金属層は、前記第2金属層よりセラミックを多く含んでいてもよい。
上記積層セラミックコンデンサにおいて、前記第1金属層は、セラミック含有量が5wt%以上であり、前記第2金属層は、セラミック含有量が5wt%未満であってもよい。
上記積層セラミックコンデンサにおいて、前記セラミックは、ガラスであってもよい。
上記積層セラミックコンデンサにおいて、前記セラミックは、前記誘電体層が主成分とするセラミックであってもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、前記セラミック積層体を焼成することで積層チップを形成し、前記2端面に接するように、第1金属粒子を含む第1金属ペーストを配置し、前記第1金属ペーストに接するように、前記第1金属粒子よりも粒径が小さい第2金属粒子を含む第2金属ペーストを配置し、前記第1金属ペーストおよび前記第2金属ペーストを焼き付けることによって第1金属層および第2金属層を形成することを特徴とする。
本発明によれば、クラックの発生を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 (a)および(b)は比較形態に係る外部電極について説明するための図である。 (a)および(b)は実施形態に係る外部電極について説明するための図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 積層セラミックコンデンサの他の製造方法のフローを例示する図である。 実施例および比較例を説明する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面を側面と称する。外部電極20a,20bは、4つの側面に延在している。ただし、外部電極20a,20bは、4つの側面において互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、4つの側面のうち、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とに対応する2側面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.1mm、高さ0.3mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
ここで、比較形態に係る外部電極200について説明する。図2(a)は、外部電極200の断面図であり、図1のA-A線の部分断面図である。なお、図2(a)では断面を表すハッチを省略している。図2(a)で例示するように、外部電極200は、下地層21上に、Cuめっき層22、導電性樹脂層23、Niめっき層24およびSnめっき層25が形成された構造を有する。下地層21、Cuめっき層22、導電性樹脂層23、Niめっき層24およびSnめっき層25は、積層チップ10の両端面から4つの側面に延在している。
下地層21は、Cu,Ni,Al(アルミニウム),Zn(亜鉛)などの金属を主成分とし、下地層21の緻密化のためのガラス成分や、下地層21の焼結性を制御するための共材が含まれている。これらのセラミック成分が多く含まれる下地層21は、セラミック材料を主成分とするカバー層13と良好な密着性を有する。導電性樹脂層23は、Agなどの金属フィラーを含む樹脂層である。導電性樹脂層23は、柔軟であるため、積層セラミックコンデンサ100が実装される基板のたわみによって生じる応力を緩和する。
しかしながら、導電性樹脂層23は、コーティング等によって形成されるため、厚くなる傾向にある。したがって、導電性樹脂層23を下地層21とめっき層とで挟み込む構造では、積層セラミックコンデンサ100の小型大容量化に不利になる。特に、低背品では、積層チップ10の側面部分の外部電極20a,20bの厚みの影響が大きくなる。また、導電性樹脂層23にはAg等の高価な金属が用いられるため、コストがかかる。そこで、導電性樹脂層23を含まない外部電極200aについて検討する。
図2(b)で例示するように、積層セラミックコンデンサを基板上に実装する場合、積層チップ10の両端面およびいずれかの側面の外部電極200aがハンダ50によって実装されることになる。この場合、基板にたわみが生じた場合に、当該たわみに起因する応力が積層チップ10の側面の外部電極200aに伝わる。それにより、図2(b)の破線で囲まれた領域に応力が生じる。その結果、積層チップ10にクラック60が発生することになる。
そこで、本実施形態においては、図3(a)で例示するように、外部電極20a,20bは、積層チップ10の端面においては、下地層21上に、Cuめっき層22、Niめっき層24およびSnめっき層25が形成された構造を有する。なお、図3(a)では、外部電極20bについて例示しているが、外部電極20aも同様の構造を有する。
下地層21には、下地層21の緻密化のためのガラス成分や、下地層21の焼結性を向上させるための共材などが含まれる。ガラス成分は、Ba,Sr,Ca,Zn,Al,Si(ケイ素),B(ホウ素)等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層11が主成分とするセラミック成分である。下地層21は、5wt%以上のガラス成分または5wt%以上の共材を含んでいる。下地層21は、積層チップ10の端面には設けられているが、積層チップ10の側面までは延在していない。積層チップ10の端面における下地層21から積層チップ10の4つの側面にかけて金属層26が形成されている。金属層26は、90wt%以上の金属を含む層であり、5wt%未満のガラス成分、または5wt%未満の共材を含んでいる。または、金属層26は、ガラス成分も共材も含んでいない。また、Cuめっき層22、Niめっき層24およびSnめっき層25は、積層チップ10の端面から、金属層26が延在する側面にかけて延在していてもよい。
セラミック成分を多く含む下地層21と、セラミック材料を主成分とする誘電体層11との密着性は良くなる。したがって、積層チップ10の両端面においては外部電極20a,20bと積層チップ10との良好な密着性が得られる。一方、金属層26におけるセラミック含有量は少ないため、金属層26とカバー層13との密着性が十分に得られない。すなわち、積層チップ10の側面部分においては、外部電極20a,20bは、積層チップ10から剥離しやすくなっている。それにより、図3(b)で例示するように、積層セラミックコンデンサ100が実装される基板にたわみが生じて応力が積層チップ10の側面に伝わると、金属層26が積層チップ10から剥離する。この場合、基板からの応力が積層チップ10に伝わることが抑制されるため、積層セラミックコンデンサ100のクラックが抑制されることになる。なお、積層チップ10の端面においては外部電極20a,20bの剥離は抑制されるため、外部電極20a,20bと内部電極層12との接続は維持される。
剥離しやすさの観点から、金属層26のガラス成分、共材等のセラミック含有量は少ないことが好ましい。例えば、金属層26のセラミック含有量は、2wt%以下であることが好ましい。
なお、積層チップ10の実装面として機能する側面の少なくとも一部の外部電極20a,20bが金属層26になっていれば、基板からの応力が緩和される。したがって、積層チップ10の実装面として機能する側面の外部電極20a,20bは、一部が金属層26になっていればよい。
また、下地層21がカバー層13の端面と接する部分に代えて、金属層26がカバー層13の端面と接するように設けられていてもよい。この構成においても、外部電極20a,20bと内部電極層12との接続は維持されることになる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図4は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム),Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Dy(ジスプロシウム),Tm(ツリウム),Ho(ホロミウム),Tb(テルビウム),Yb(イッテルビウム),Sm(サマリウム),Eu(ユウロビウム),Gd(ガドリニウム)およびEr(エルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
(積層工程)
次に、得られたセラミック材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。
次に、内部電極層パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数(例えば200~500層)だけ積層する。積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、略直方体形状のセラミック積層体が得られる。
(焼成工程)
このようにして得られたセラミック積層体を、250~500℃のN雰囲気中で脱バインダした後に、還元雰囲気中で1100~1300℃で10分~2時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13とを有する積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、積層チップ10に外部電極20a,20bを形成する。外部電極20a,20bを形成する手法には、積層チップ10の焼成後に下地層21を焼き付ける手法と、積層チップ10の焼成時に下地層21を同時に焼成する手法とがある。まず、積層チップ10の焼成後の下地層21を焼き付ける手法について説明する。
金属フィラー、ガラスフリット、バインダ、および溶剤を含む金属ペーストAを積層チップ10の両端面に塗布し、乾燥させる。ガラスフリットの混合量は、例えば5部以上である。次に、金属フィラー、バインダ、および溶剤を含む金属ペーストBを金属ペーストA上から、積層チップ10の各側面にかけて塗布し、乾燥させる。金属ペーストBにはガラスフリットが含まれていない。なお、金属ペーストBの焼結は遅くなるため、金属フィラーの粒径を小さくしたりするなど、焼結性を調整することが好ましい。その後、金属ペーストAおよび金属ペーストBを焼き付ける。それにより、下地層21および金属層26が形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。その後、めっきによって、Cuめっき層22、Niめっき層24およびSnめっき層25を、下地層21上に形成する。この手法の金属フィラーには、Cu等が好適である。なお、焼き付けは、700℃~900℃で約3分~30分、特に760℃~840℃で5分~15分行うことが好ましい。なお、この場合の焼成条件によって、金属ペーストAに含ませたガラスや共材(仕込み量)と完成品から検出される量とに差異が生じ得る。例えば、ガラスの仕込み量が10部に対して、焼き上がりでは5wt%~9wt%になり得る。これは、積層チップ10へのガラスや共材中の成分の拡散等による。
この手法では、積層チップ10の側面におけるガラス量が低減される。それにより、複数の積層セラミックコンデンサが接していても、両者の融着が抑制される。また、金属ペーストBの塗布時に、金属ペーストAが金属ペーストBの溶剤を吸い込むことで、金属ペーストBの粘度が高くなる。それにより、積層チップ10の角部の金属層26を厚くすることができる。
次に、積層チップ10の焼成時に下地層21を同時に焼成する手法について説明する。この場合、図5で例示するように、積層工程で得られたセラミック積層体を、250~500℃のN雰囲気中で脱バインダした後に、セラミック積層体の両端面に、金属フィラー、共材、バインダ、および溶剤を含む金属ペーストAを塗布し、乾燥させる。次に、金属フィラー、バインダ、および溶剤を含む金属ペーストBを金属ペーストA上から、セラミック積層体の各側面にかけて塗布し、乾燥させる。金属ペーストBには共材が含まれていない。なお、金属ペーストBの焼結は早くなるため、金属フィラーの粒径を大きくしたりするなど、焼結性を調整することが好ましい。その後、金属ペーストAおよび金属ペーストBをセラミック積層体と同時に焼成する。焼成の条件は、例えば、上述した焼成工程で例示されている。その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。その後、めっきによって、Cuめっき層22、Niめっき層24およびSnめっき層25を、下地層21上に形成する。この手法の金属フィラーには、Ni等が好適である。
本実施形態に係る製造方法によれば、セラミック成分を5wt%以上含む下地層21と、セラミック成分が5wt%未満の金属層26とが形成される。セラミック成分を多く含む下地層21と、セラミック材料を主成分とする誘電体層11との密着性は良くなる。したがって、積層チップ10の両端面においては外部電極20a,20bと積層チップ10との良好な密着性が得られる。一方、金属層26におけるセラミック含有量は少ないため、金属層26とカバー層13との密着性が十分に得られない。すなわち、積層チップ10の側面部分においては、外部電極20a,20bは、積層チップ10から剥離しやすくなっている。それにより、積層セラミックコンデンサ100が実装される基板にたわみが生じて応力が積層チップ10の側面に伝わると、金属層26が積層チップ10から剥離する。この場合、基板からの応力が積層チップ10に伝わることが抑制されるため、積層セラミックコンデンサ100のクラックが抑制されることになる。なお、積層チップ10の端面においては外部電極20a,20bの剥離は抑制されるため、外部電極20a,20bと内部電極層12との接続は維持される。
なお、本実施形態においては、下地層21が、積層チップ10の2端面に接しセラミック含有量が5wt%以上の第1金属層の一例である。金属層26が、積層チップ10の側面に接しセラミック含有量が5wt%未満の第2金属層の一例である。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1)
外部電極を形成せずに焼成した積層チップ10を用意する。積層チップ10は、長さ3.2mm、幅1.6mm、高さ1.6mmであり、10μFの容量を有する。図6で例示するように、Cuフィラー、ガラスフリット、バインダ、および溶剤を含む金属ペーストAを積層チップ10の両端面に塗布し、乾燥させた。次に、Cuフィラー、バインダ、および溶剤を含む金属ペーストBを金属ペーストA上から、積層チップ10の各側面にかけて塗布し、乾燥させた。金属ペーストBにはガラスフリットが含まれていない。ガラスフリットを含まない金属ペーストBは焼結が遅くなるので、Cuフィラーの粒径を例えば1/10~1/2程度に小さくし、焼結性を調整した。ガラスフリットの混合量、バインダの材料および溶剤の材料についは、表1に示す。
Figure 2022111361000002
その後、金属ペーストAおよび金属ペーストBを焼き付けた。それにより、下地層21および金属層26が形成された。なお、バインダおよび溶剤は、焼き付けによって揮発した。その後、めっきによって、Cuめっき層22、Niめっき層24およびSnめっき層25を、下地層21上に形成した。実施例1に係るサンプルを1万個作製した。
比較例1では、金属ペーストBでの塗布乾燥を実施しないで、金属ペーストAを、積層チップ10の両端面から各側面にかけて塗布して乾燥させた。その他の条件は、実施例1と同様である。比較例1に係るサンプルを1万個作製した。
実施例1および比較例1のそれぞれについて、1万個のうちの10個に対してたわみ試験(押込み量は10mm)を行い、その後のクラック発生率を調査した。たわみ試験の結果を表2に示す。比較例1では、クラックが発生した。これに対して、実施例1では、クラックの発生を0/10に抑制することができた。これは、たわみに起因する応力が外部電極20a,20bに伝わるときに、金属層26が剥離したからであると考えられる。
Figure 2022111361000003
また、製品融着率および積層チップ10の角部の金属層26の平均の厚みを調べた。結果を表3および表4に示す。表3に示すように、実施例1では、融着率が低減された。これは、積層チップ10の側面におけるガラス量が低減されたからであると考えられる。表4に示すように、実施例1では、角部の厚みが大きくなった。これは、金属ペーストBの塗布時に、金属ペーストAが金属ペーストBの溶剤を吸い込むことで、金属ペーストBの粘度が高くなったからであると考えられる。
Figure 2022111361000004
Figure 2022111361000005
(実施例2)
焼成前の積層チップ10(積層体)を用意する。積層体は、積層チップ10になった場合に長さ3.2mm、幅1.6mm、高さ1.6mmであり、10μFの容量を有するようになるものである。Niフィラー、共材、バインダ、および溶剤を含む金属ペーストCを積層体の両端面に塗布し、乾燥させた。次に、Niフィラー、バインダ、および溶剤を含む金属ペーストDを金属ペーストC上から、積層体の各側面にかけて塗布し、乾燥させた。金属ペーストDには共材が含まれていない。なお、金属ペーストDの焼結は早くなるため、Niフィラーの粒径を例えば2~5倍程度に大きくしたりするなど、焼結性を調整した。共材の混合量、バインダの材料および溶剤の材料についは、表5に示す。
Figure 2022111361000006
その後、金属ペーストCおよび金属ペーストDを積層体と同時に焼成した。その後、めっきによって、Cuめっき層22、Niめっき層24およびSnめっき層25を、下地層21上に形成した。実施例2に係るサンプルを1万個作製した。
比較例2では、金属ペーストDでの塗布乾燥を実施しないで、金属ペーストCを、積層体の両端面から各側面にかけて塗布して乾燥させた。その他の条件は、実施例2と同様である。比較例2に係るサンプルを1万個作製した。
実施例2および比較例2のそれぞれについて、1万個のうちの10個に対してたわみ試験(押込み量は10mm)を行い、その後のクラック発生率を調査した。表6に結果を示す。比較例2では、クラックが発生した。これに対して、実施例2では、クラックの発生を0/10に抑制することができた。これは、たわみに起因する応力が外部電極20a,20bに伝わるときに、金属層26が剥離したからであると考えられる。
Figure 2022111361000007
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
20a,20b 外部電極
21 下地層
22 Cuめっき層
23 導電性樹脂層
24 Niめっき層
25 Snめっき層
100 積層セラミックコンデンサ

Claims (8)

  1. 誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成され、略直方体形状を有する積層チップと、
    前記対向する2端面に設けられ第1金属粒子を含む第1金属層および前記第1金属層上に設けられ、前記第1金属粒子より小さい粒径の第2金属粒子を含む第2金属層を有する1対の外部電極と、を備える積層セラミックコンデンサ。
  2. 前記第2金属粒子の粒径は、前記第1金属粒子の1/10から1/2である請求項1に記載の積層セラミックコンデンサ。
  3. 前記1対の外部電極は、前記対向する2端面から前記積層チップの少なくともいずれかの側面にかけて設けられ、前記2端面においては前記第1金属層が接し、前記側面においては第2金属層が接していることを特徴とする請求項1に記載の積層セラミックコンデンサ。
  4. 前記第1金属層は、前記第2金属層よりセラミックを多く含む請求項1に記載の積層セラミックコンデンサ。
  5. 前記第1金属層は、セラミック含有量が5wt%以上であり、前記第2金属層は、セラミック含有量が5wt%未満である請求項4に記載の積層セラミックコンデンサ。
  6. 前記セラミックは、ガラスである請求項4に記載の積層セラミックコンデンサ。
  7. 前記セラミックは、前記誘電体層が主成分とするセラミックである請求項4に記載の積層セラミックコンデンサ。
  8. セラミック誘電体層グリーンシートと、内部電極形成用導電ペーストと、を交互に積層し、積層された複数の内部電極形成用導電ペーストを交互に対向する2端面に露出させることによって、略直方体形状のセラミック積層体を形成し、
    前記セラミック積層体を焼成することで積層チップを形成し、
    前記2端面に接するように、第1金属粒子を含む第1金属ペーストを配置し、
    前記第1金属ペーストに接するように、前記第1金属粒子よりも粒径が小さい第2金属粒子を含む第2金属ペーストを配置し、
    前記第1金属ペーストおよび前記第2金属ペーストを焼き付けることによって第1金属層および第2金属層を形成することを特徴とする積層セラミックコンデンサの製造方法。
JP2022094808A 2016-08-25 2022-06-13 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 Pending JP2022111361A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022094808A JP2022111361A (ja) 2016-08-25 2022-06-13 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016165015A JP2018032788A (ja) 2016-08-25 2016-08-25 積層セラミックコンデンサおよびその製造方法
JP2021091238A JP7426352B2 (ja) 2016-08-25 2021-05-31 積層セラミックコンデンサの製造方法
JP2022094808A JP2022111361A (ja) 2016-08-25 2022-06-13 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021091238A Division JP7426352B2 (ja) 2016-08-25 2021-05-31 積層セラミックコンデンサの製造方法

Publications (1)

Publication Number Publication Date
JP2022111361A true JP2022111361A (ja) 2022-07-29

Family

ID=61243166

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016165015A Pending JP2018032788A (ja) 2016-08-25 2016-08-25 積層セラミックコンデンサおよびその製造方法
JP2021091238A Active JP7426352B2 (ja) 2016-08-25 2021-05-31 積層セラミックコンデンサの製造方法
JP2022094808A Pending JP2022111361A (ja) 2016-08-25 2022-06-13 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2023009408A Pending JP2023038331A (ja) 2016-08-25 2023-01-25 積層セラミックコンデンサ

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016165015A Pending JP2018032788A (ja) 2016-08-25 2016-08-25 積層セラミックコンデンサおよびその製造方法
JP2021091238A Active JP7426352B2 (ja) 2016-08-25 2021-05-31 積層セラミックコンデンサの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023009408A Pending JP2023038331A (ja) 2016-08-25 2023-01-25 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US10453614B2 (ja)
JP (4) JP2018032788A (ja)
KR (3) KR20180023832A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7012219B2 (ja) * 2018-03-30 2022-01-28 パナソニックIpマネジメント株式会社 積層バリスタの製造方法
JP7139677B2 (ja) * 2018-05-08 2022-09-21 Tdk株式会社 電子部品
JP7089402B2 (ja) 2018-05-18 2022-06-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7145652B2 (ja) 2018-06-01 2022-10-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7446705B2 (ja) * 2018-06-12 2024-03-11 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR20190121225A (ko) * 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP2021174821A (ja) 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7396191B2 (ja) * 2020-05-01 2023-12-12 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法
WO2022202038A1 (ja) * 2021-03-26 2022-09-29 株式会社村田製作所 電子部品およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097878A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd セラミック電子部品とその製造方法
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2015043424A (ja) * 2014-08-13 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260314A (ja) * 1991-02-15 1992-09-16 Taiyo Yuden Co Ltd セラミック積層体
JPH04311015A (ja) * 1991-04-09 1992-11-02 Toshiba Corp 積層セラミックコンデンサ
JPH10144560A (ja) * 1996-11-08 1998-05-29 Matsushita Electric Ind Co Ltd 積層セラミック電子部品およびその製造方法
JP3039409B2 (ja) * 1997-01-08 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3376970B2 (ja) 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
JP4311015B2 (ja) 2002-12-25 2009-08-12 東京電力株式会社 水素供与剤及びそれを用いた水素の貯蔵、輸送方法
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP4635928B2 (ja) * 2006-03-27 2011-02-23 Tdk株式会社 積層型電子部品およびその製造方法
JP5217658B2 (ja) * 2008-06-10 2013-06-19 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2010123647A (ja) 2008-11-18 2010-06-03 Panasonic Corp セラミックス電子部品、及びこれを用いた電子機器
KR20120073636A (ko) * 2010-12-27 2012-07-05 삼성전기주식회사 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP2013165180A (ja) 2012-02-10 2013-08-22 Tdk Corp 電子部品及び電子部品の製造方法
KR20140012322A (ko) 2012-07-19 2014-02-03 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP6106009B2 (ja) 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP6442881B2 (ja) * 2014-06-17 2018-12-26 株式会社村田製作所 セラミック電子部品の製造方法
JP2016009836A (ja) 2014-06-26 2016-01-18 株式会社村田製作所 積層セラミック電子部品
KR101659153B1 (ko) * 2014-07-07 2016-09-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조방법 및 적층 세라믹 커패시터의 실장 기판
US9859056B2 (en) * 2014-09-30 2018-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH097878A (ja) * 1995-06-23 1997-01-10 Matsushita Electric Ind Co Ltd セラミック電子部品とその製造方法
JP2000049034A (ja) * 1998-07-28 2000-02-18 Murata Mfg Co Ltd セラミック電子部品及びその製造方法
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP2015043424A (ja) * 2014-08-13 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20220140685A (ko) 2022-10-18
US20180061576A1 (en) 2018-03-01
KR20220140684A (ko) 2022-10-18
JP2018032788A (ja) 2018-03-01
US10453614B2 (en) 2019-10-22
JP2023038331A (ja) 2023-03-16
JP2021122068A (ja) 2021-08-26
JP7426352B2 (ja) 2024-02-01
KR20180023832A (ko) 2018-03-07

Similar Documents

Publication Publication Date Title
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP7131897B2 (ja) セラミック電子部品およびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP7089402B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7426771B2 (ja) 積層セラミックコンデンサの製造方法
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2017216358A (ja) 積層セラミックコンデンサ
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
US20190148075A1 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP7437871B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7122085B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP7312525B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2024014099A1 (ja) セラミック電子部品及びその製造方法
JP2024044676A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240109