CN105408974B - 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 - Google Patents

层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 Download PDF

Info

Publication number
CN105408974B
CN105408974B CN201480041700.3A CN201480041700A CN105408974B CN 105408974 B CN105408974 B CN 105408974B CN 201480041700 A CN201480041700 A CN 201480041700A CN 105408974 B CN105408974 B CN 105408974B
Authority
CN
China
Prior art keywords
ceramic
unfired
internal electrode
conductive paste
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480041700.3A
Other languages
English (en)
Other versions
CN105408974A (zh
Inventor
土井章孝
山口晋
山口晋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105408974A publication Critical patent/CN105408974A/zh
Application granted granted Critical
Publication of CN105408974B publication Critical patent/CN105408974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种具有足够的高温负荷寿命的层叠陶瓷电容器以及能够可靠地制造该层叠陶瓷电容器的层叠陶瓷电容器的制造方法。将内部电极(3、4)设为Sn固溶于Ni的结构,并且将内部电极的从与陶瓷电介质层对置的表面起2nm深度的区域处的Sn/(Ni+Sn)比(原子数比)的偏差的CV值设为32%以下。作为内部电极形成用的导电性糊膏,使用包含Ni粉末、和通过BET法而求出的比表面积为10m2/g以上的被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。此外,作为导电性糊膏,使用包含Ni‑Sn合金粉末的导电性糊膏。或者,使用包含Ni‑Sn合金粉末、和比表面积为10m2/g以上的、被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。

Description

层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
技术领域
本发明涉及具有内部电极被配设为隔着电介质陶瓷层而相互对置的结构的层叠陶瓷电容器以及层叠陶瓷电容器的制造方法。
背景技术
随着近年来的电子技术的进展,对层叠陶瓷电容器要求小型化以及大容量化。为了满足这些要求,构成层叠陶瓷电容器的陶瓷电介质层的薄层化正在进行。
但是,若使陶瓷电介质层薄层化,则施加于每1层的电场强度相对变高。因此,需要电压施加时的耐老化性、可靠性的提高。
作为这种层叠陶瓷电容器,例如,已知一种层叠陶瓷电容器,具备:层叠体,其具有层叠的多个陶瓷电介质层、和沿着陶瓷电介质层之间的界面形成的多个内部电极;和多个外部电极,形成在层叠体的外表面,且与内部电极电连接(参照专利文献1)。并且,在该专利文献1的层叠陶瓷电容器中,作为内部电极,公开了使用Ni为主成分的电极。
在先技术文献
专利文献
专利文献1:日本特开平11-283867号公报
发明内容
-发明要解决的课题-
但是,在具备使用Ni为主成分的内部电极的上述专利文献1的层叠陶瓷电容器中,高温负荷寿命不一定充分,实际上需要高温负荷寿命更长的、耐老化性更优良的层叠陶瓷电容器的开发。
本发明为了解决上述课题而作出,其目的在于,提供一种在陶瓷电介质层更薄层化的情况下也具有充分的高温负荷寿命的耐老化性优良的层叠陶瓷电容器以及能够可靠地制造该层叠陶瓷电容器的层叠陶瓷电容器的制造方法。
-解决课题的手段-
为了解决上述课题,本发明的层叠陶瓷电容器具备:层叠有多个陶瓷电介质层的陶瓷层叠体;在所述陶瓷层叠体的内部,被配设为隔着所述陶瓷电介质层相互对置的多个内部电极;和在所述陶瓷层叠体的外表面被配设为与所述内部电极导通的外部电极,
其特征在于,
在所述内部电极,Sn固溶于Ni,
并且所述内部电极的从与所述陶瓷电介质层对置的表面起2nm深度的区域处的Sn的含有量相对于Sn与Ni的合计含有量的比(原子数比)、即Sn/(Ni+Sn)比的偏差的CV值是32%以下。
此外,本发明的层叠陶瓷电容器的制造方法是用于制造上述的本发明的层叠陶瓷电容器的方法,其特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面而被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
并且,作为所述导电性糊膏,使用包含Ni粉末、和通过BET法而求出的比表面积为10m2/g以上的被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。
此外,本发明的层叠陶瓷电容器的制造方法是用于制造上述的本发明的层叠陶瓷电容器的方法,其特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面而被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
并且,作为所述导电性糊膏,使用包含Ni-Sn合金粉末的导电性糊膏。
此外,本发明的层叠陶瓷电容器的制造方法是用于制造上述的本发明的层叠陶瓷电容器的方法,其特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面而被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
作为所述导电性糊膏,使用包含Ni-Sn合金粉末、和通过BET法而求出的比表面积为10m2/g以上的被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。
-发明效果-
由于本发明的层叠陶瓷电容器在内部电极,Sn固溶于Ni,并且从内部电极的与陶瓷电介质层对置的表面起2nm深度的区域处的Sn的含有量相对于Sn与Ni的合计含有量的比(原子数比)、即Sn/(Ni+Sn)比的偏差的CV值为32%以下,因此能够提供一种高温负荷寿命长的耐老化性优良的层叠陶瓷电容器。
在本发明中,通过在内部电极,Sn固溶于Ni,换言之,Ni与Sn形成合金(Ni-Sn合金化),从而陶瓷电介质层与内部电极的界面的状态(电势垒高度)变化,这有助于高温负荷寿命的提高。
也就是说,为了得到更高的可靠性,优选在内部电极,Ni与Sn形成合金,并且陶瓷电介质层与内部电极的界面处的Sn/(Ni+Sn)比的偏差较小。
特别地,在陶瓷电介质层与内部电极的界面(具体地说,从内部电极的与陶瓷电介质层对置的表面起2nm深度的区域),存在Ni-Sn合金,并且Sn/(Ni+Sn)比的偏差的CV值是32%以下,这对于高温负荷寿命的提高很重要。
另外,在Sn/(Ni+Sn)比不均匀的情况下,可能在上述界面的Sn浓度低的位置得到的效果变小,在Sn浓度高的位置,产生内部电极的球状化所导致的局部元件(陶瓷电介质层)的薄层化,可靠性降低。
此外,由于本发明的层叠陶瓷电容器的制造方法具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着未烧制陶瓷电介质层间的多个界面而被配设的多个未烧制内部电极图案;和
通过烧制未烧制陶瓷层叠体,来得到陶瓷层叠体的工序,
并且,作为导电性糊膏,使用配合有通过BET法而求出的比表面积为10m2/g以上的被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏,因此能够高效地制造上述本发明的层叠陶瓷电容器。
也就是说,由于使用配合有通过BET法而求出的比表面积大为10m2/g以上的微小的氧化锡粉末的导电性糊膏,因此能够可靠地形成Sn与Ni固溶,Ni-Sn合金化的内部电极。其结果,能够高效地制造在烧制后形成的陶瓷电介质层与内部电极的界面(具体来讲,从内部电极的与陶瓷电介质层对置的表面起2nm深度的区域)存在Ni-Sn合金,并且Sn/(Ni+Sn)比的偏差的CV值是32%以下的、高温负荷寿命长、可靠性高的层叠陶瓷电容器。
此外,仅通过调整Ni粉末与氧化锡粉末的比例,就能够容易地形成所希望的Sn/(Ni+Sn)比的内部电极,能够保证制造工序的自由度较高。
此外,在本发明的层叠陶瓷电容器的制造方法中,作为导电性糊膏,取代使用配合有通过BET法而求出的比表面积为10m2/g以上的、被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏,而也能够使用包含Ni-Sn合金粉末的导电性糊膏。
在该情况下,虽然需要准备以与构成内部电极的Ni与Sn的比例(作为目标的比例)对应的比例包含Ni和Sn的Ni-Sn合金粉末,但在Ni-Sn合金的情况下,由于Sn/(Ni+Sn)比稳定,因此能够高精度地形成在陶瓷电介质层与内部电极的界面存在Ni-Sn合金,并且Sn/(Ni+Sn)比的偏差的CV值是32%以下的内部电极,能够可靠地制造高温负荷寿命长并且可靠性高的层叠陶瓷电容器。
进一步地,作为导电性糊膏,也能够使用包含Ni-Sn合金粉末、和通过BET法而求出的比表面积为10m2/g以上的、被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。
在该情况下,虽然需要准备Ni-Sn合金粉末和氧化锡粉末,但例如在要形成规定的Sn/(Ni+Sn)比的内部电极的情况下,能够通过Ni与Sn的比例稳定的Ni-Sn合金粉末,确保上述Sn/(Ni+Sn)比的主要部分,通过氧化锡粉末的添加量,能够进行Sn/(Ni+Sn)比的微调,能够确保生产工序的自由度。
附图说明
图1是表示本发明的实施方式所涉及的层叠陶瓷电容器的结构的正面剖视图。
图2是表示针对构成本发明的实施方式所涉及的层叠陶瓷电容器的内部电极,进行了基于WDX的Ni与Sn的映射分析的位置的说明图。
具体实施方式
以下表示本发明的实施方式,进一步详细说明本发明的特征。
[实施方式1]
<层叠陶瓷电容器的结构>
图1是表示本发明的一实施方式(实施方式1)所涉及的层叠陶瓷电容器的结构的正面剖视图。
该层叠陶瓷电容器1具备陶瓷层叠体5。陶瓷层叠体5具备:层叠的多个陶瓷电介质层2、和在其内部被配设为隔着陶瓷电介质层2而相互对置的多个内部电极3、4。另外,被配设在陶瓷电介质层2的内部的内部电极3、4被交替引出到陶瓷层叠体5的相反侧的端面。
并且,在陶瓷层叠体5的相互对置的端面,与内部电极3、4电连接地配设有外部电极6、7。
在陶瓷层叠体5的外表面上的相互对置端面,形成外部电极6、7。并且,外部电极6、7分别与被交替引出到相反侧的端面的内部电极3、4连接。
另外,作为构成外部电极6、7的导电材料,能够使用例如以Ag或者Cu为主成分的物质。
另外,虽然本实施方式1的层叠陶瓷电容器1是具备2个外部电极6、7的2端子型的电容器,但本发明也能够应用于具备多个外部电极的多端子型的结构。
在该层叠陶瓷电容器1中,内部电极3、4是以Sn固溶于Ni的Ni-Sn合金为主要成分的电极。
并且,构成为内部电极3、4的从与陶瓷电介质层2对置的表面起2nm深度的区域(也称为界面附近区域)处的Sn的含有量相对于Sn与Ni的合计含有量之比(原子数比)、即Sn/(Ni+Sn)比的偏差的CV值为32%以下。
通过设为这样的结构,能够得到高温负荷寿命长的可靠性高的层叠陶瓷电容器1。
<层叠陶瓷电容器的制造>
接下来,说明上述的本发明的一实施方式(实施方式1)所涉及的层叠陶瓷电容器1的制造方法。
(1)首先,作为包含Ti和Ba的钙钛矿型化合物的原料,称量了规定量的BaCO3粉末和TiO2粉末。将称量出的粉末混合并通过球磨机混合之后,在规定的条件下进行热处理,从而得到构成陶瓷电介质层的材料的作为主成分的钛酸钡系钙钛矿型化合物粉末。
(2)接下来,准备作为副成分的Dy2O3、MgO、MnO、SiO2的各粉末,相对于上述的主成分的100摩尔部,称量Dy2O3为0.75摩尔部、MgO为1摩尔部、MnO为0.2摩尔部、SiO2为1摩尔部。将这些粉末与主成分的钛酸钡系钙钛矿型化合物粉末配合,通过球磨机混合一定时间并干燥后,进行干式粉碎,得到原料粉末。
(3)此外,向该原料粉末添加聚乙烯醇缩丁醛系粘合剂以及乙醇等有机溶剂,通过球磨机来进行湿式混合,调整浆料。通过刮刀片法来将该陶瓷浆料制成片,得到烧制后的厚度为0.8μm的陶瓷生片。另外,该陶瓷生片是在烧制后成为电介质陶瓷层的陶瓷生片。
(4)此外,通过以下的方法来调制出内部电极形成用的导电性糊膏。
作为固形成分,通过将金属粉末(在本实施方式中为Ni粉末)、作为常用材料(common metrial)的陶瓷粉末(在本实施方式中为与构成陶瓷电介质层的陶瓷相同组成的陶瓷粉末)、具有规定的比表面积的氧化锡粉末(SnO或者SnO2)、分散剂以及溶剂混合来得到第1研磨基料。
作为上述氧化锡(SnO或者SnO2),如表1所示,在比表面积为3m2/g(试料编号11)~173m2/g(试料编号5)的范围内使用了不同的物质。
另外,上述氧化锡(SnO或者SnO2)的比表面积是向样本单元填充氧化锡(试料),进行加热脱气(脱脂)处理后,通过吸附法来测量(使用气体:N2),并通过BET1点法来计算而求出的值。
此外,Ni粉末与氧化锡(SnO或者SnO2)的比例在结果上使构成所得到的层叠陶瓷电容器的内部电极的与陶瓷电介质层的界面附近的Sn/(Ni+Sn)比(原子数比)的平均值如表1所示,在0.058(试料编号11)~0.169(试料编号1)的范围内变化。
并且,将其与玉石一起投入容积1L的树脂壶,通过使树脂壶以一定旋转速度旋转12小时,来进行球磨机分散处理,得到第1浆料。
接下来,通过向上述树脂壶中的第1浆料添加预先将乙基纤维素与溶剂混合而成的有机赋形剂(Vehicle),从而得到第2研磨基料。
然后,通过使树脂壶以一定速度旋转12小时,来进行球磨机分散处理,得到第2浆料。
然后,在将第2浆料加温的状态下,使用网眼为1μm的隔膜式过滤器,在压力小于1.5kg/cm2的条件下进行加压过滤,得到导电性糊膏。
(5)接下来,将该导电性糊膏在如上述那样制成的陶瓷生片上以规定的图案进行印刷,在烧制后形成作为内部电极的导电性糊膏层(内部电极图案)。导电性糊膏层的厚度为在烧制后得到厚度为0.6μm的内部电极的厚度。
(6)然后,层叠多层形成有内部电极图案的陶瓷生片,以使得内部电极图案的被拉出的一侧交替成为相反侧,得到未烧制的陶瓷层叠体。
(7)在对该陶瓷层叠体进行热处理来使粘合剂燃烧之后,在由H2-N2-H2O气体构成的还原环境中进行烧制,从而得到陶瓷烧结体(陶瓷层叠体)。
(8)接下来,通过在得到的陶瓷层叠体的两端面涂敷并烧制含有玻璃料的Cu糊膏,从而形成与内部电极电连接的外部电极。由此,得到具有图1所示的结构的层叠陶瓷电容器(表1的试料编号1~11的试料)1。
另外,表1的试料编号附有*的试料编号10、11的试料是不满足本发明的要件的比较例的试料,表1的试料编号未附有*的试料编号1~9的试料是满足本发明的要件的实施例所涉及的试料。
另外,在本实施方式1中得到的层叠陶瓷电容器的外形尺寸为宽度(W):0.5mm,长度(L):1.0mm,厚度(T):0.3mm,存在于内部电极之间的陶瓷电介质层的厚度是0.8μm。此外,存在于内部电极之间的有效陶瓷电介质层的总数是100层,每1层的对置电极的面积是3×10-7m2
然后,针对如上述那样制成的层叠陶瓷电容器,通过以下所说明的方法,调查了“Sn存在于内部电极中”、“包含于内部电极的Sn与Ni合金化”以及“内部电极的界面附近区域的Sn/(Ni+Sn)比”。
以下,进行说明。
(1)Sn存在于内部电极中的确认
(1-1)研磨
将各试料保持为长度(L)方向沿着垂直方向的姿势,通过树脂来固定试料的周围,使由试料的宽度(W)和厚度(T)规定的WT面从树脂露出。
然后,通过研磨机,研磨各试料的WT面,进行研磨直到各试料的长度(L)方向的1/2左右的深度。然后,为了清除研磨所导致的内部电极的塌边,在研磨结束后通过离子铣削来对研磨表面进行加工。
(1-2)内部电极的映射分析
然后,如图2所示,将WT剖面的L方向1/2左右的位置处的内部电极层叠的区域在各试料的厚度(T)方向上进行3等分,在中央区域以及距离上下的外层部(无效部)近的区域(即,上部区域以及下部区域)这3个区域,通过WDX(波长分散X射线光谱法)来进行了Ni以及Sn的映射分析。
其结果,确认了在各试料(在试料编号1~11的任何试料中都配合有Sn成分)中,Sn都存在于内部电极中。
(2)内部电极中包含的Sn与Ni合金化的确认
将烧制后的层叠陶瓷电容器(层叠体)粉碎,并使其为粉末状。通过XRD来分析其粉末。
其结果,确认了Ni的峰值位置偏移。由此可知,内部电极中的Sn是以Ni与Sn的合金的形式而存在的。
(3)内部电极中的Sn的分布的确认
在烧制后的层叠陶瓷电容器(层叠体)的WT剖面的L方向的1/2左右的位置,将试料的内部电极层叠的区域在T方向上进行3等分,使用基于FIB的微型取样加工法来对中央区域以及距离上下的外层部(无效部)近的区域(即,上部区域以及下部区域)这3个区域的W方向上的中央部进行加工,制作薄片化了的分析用的试料。
另外,将薄片试料厚度加工为60nm以下。此外,在FIB加工时形成的试料表面的损伤层通过Ar离子铣削来除去。
此外,分析试料的加工中,FIB使用了SMI3050SE(Seiko Instruments公司制),Ar离子铣削使用了PIPS(Gatan公司制)。
然后,通过STEM(扫描透过型电子显微镜)来观察如上述那样制作出的试料,从试料中的各区域选择了4根不同的内部电极。
此外,找出了5处与薄片化试料剖面(薄片化试料的主面)大致垂直的陶瓷元件与内部电极的界面(分别针对4根上述内部电极找出了5处)。
然后,在相对于大致垂直的界面垂直的方向(层叠方向)上,针对从界面起进入内部电极内部2nm的区域(以下,记载为界面附近区域),对与该大致垂直的界面相接的内部电极实施了分析。
另外,如下述那样找到与薄片化试料剖面大致垂直的上述界面。首先,通过STEM来观察在界面的两侧出现的线、即菲涅尔条纹(Fresnel fringe),在使焦点变化时,找到菲涅尔条纹的对比度在两侧几乎对称地变化的界面,将其设为相对于薄片化试料剖面大致垂直的界面。
此外,在STEM分析中,STEM使用了JEM-2200FS(JEOL制)。加速电压是200kV。
检测器在JED-2300T使用60mm2口径的SDD检测器,EDX系统使用了Noran System7(ThermoFisherScientific公司制)。
然后,在5处界面附近区域×4根内部电极的合计20个位置,使用EDX(能量分散型X射线分析装置)来实施Ni与Sn的定量分析。电子射线的测量探测器直径大约为1nm,测量时间为30秒。另外,根据得到的EDX光谱的定量修正使用Cliff-Lorimer修正。
然后,根据上述20个位置处的Ni与Sn的定量分析的结果,求出内部电极的界面附近区域的Sn的含有量相对于Sn与Ni的合计含有量之比(原子数比)、即Sn/(Ni+Sn)比的平均值,根据该平均值来求出标准偏差以及Sn/(Ni+Sn)比的偏差的CV值。这里,CV值是根据下述式来求出的值。
CV值(%)=(标准偏差/平均值)×100
另外,表1中表示Sn的含有率相对于Sn与Ni的合计含有率的比(Sn/(Ni+Sn)比(原子数比))的平均值以及CV值(%)。
<特性的评价>
通过以下说明的方法,对如上述那样制作出的各层叠陶瓷电容器(表1的试料编号1~11的试料)进行高温负荷试验,计算出MTTF。
首先,通过在AC电压0.5Vrms、1kHz下使用自动桥式测量器来测量静电电容,从而进行合格品选别,得到10个合格样本。
然后,针对这些样本,在165℃、6.3V的条件下进行高温负荷试验,将直到绝缘电阻成为10KΩ以下时经过的时间设为故障时间。然后,根据该故障时间来计算MTTF。将其结果一并在表1中进行表示。
[表1]
试料编号1~9是具备本发明的要件的实施例,试料编号10、11是不满足本发明的要件的比较例。
如表1所示,在Sn的含有量相对于Sn与Ni的合计含有量的比(原子数比)、即Sn/(Ni+Sn)比的偏差的CV值超过32%的试料编号10以及11的试料(作为不满足本发明的要件的比较例的试料)的情况下,高温负荷试验中的MTTF是28.4以及10.7。
与此相对地,在Sn/(Ni+Sn)比的偏差的CV值为32%以下的试料编号1~9的试料(满足本发明的要件的实施例所涉及的试料)中,高温负荷试验中的MTTF处于44.8~60.7的范围,确认进行了大幅度地提高。虽然其理由并不一定明确,但考虑是由于内部电极的Ni-Sn合金化从而陶瓷电介质层与内部电极的界面的状态(电势垒高度)变化所导致的。
另外,在本发明中,内部电极的从与陶瓷电介质层对置的表面起2nm深度的区域(界面附近区域)处的Sn/(Ni+Sn)比越高,高温负荷寿命的提高越有希望,没有特别上限值。
这是由于认为Sn/(Ni+Sn)比越高,陶瓷电介质层与内部电极的界面的状态(电势垒高度)的变化的程度越大。
此外,在本发明中,针对Sn/(Ni+Sn)比的下限也没有特别制约,在内部电极是以Ni-Sn合金为主要成分的物质的情况下,能够广泛应用本发明。但是,通常优选Sn/(Ni+Sn)比是0.02以上。
另外,虽然在表1中内部电极的从与陶瓷电介质层对置的表面起2nm深度的区域处的Sn/(Ni+Sn)比(原子数比)的最大值是0.169,但确认在Sn/(Ni+Sn)比(原子数)是0.20以上的情况下,通过使CV值为32.0%以下,也能够得到提高MTTF的效果。
根据上述的实施方式的结果可知,从MTTF的提高的观点来看,优选在本发明的层叠陶瓷电容器中,陶瓷电介质层与内部电极的界面(从陶瓷元件部与内部电极的界面起进入内部电极侧2nm的区域(界面附近区域))处的Sn/(Ni+Sn)比的偏差较小。
另一方面,若内部电极的界面附近区域的Sn/(Ni+Sn)比的偏差的CV值成为超过32%的大小,则也产生如下问题:在界面的Sn浓度较低的位置得到的效果变小,在Sn浓度较高的位置,产生内部电极的球状化所导致的局部元件的薄层化从而可靠性降低,因此不优选。
另外,为了抑制内部电极的界面附近区域的Sn/(Ni+Sn)比偏差(即,形成均匀的界面),需要导电性糊膏中包含的Sn成分均匀地分布,因此,优选使用包含Ni粉末和颗粒直径小、比表面积大的氧化锡粉末(SnO或者SnO2)的导电性糊膏,由上述实施方式可知,作为氧化锡粉末(SnO或者SnO2),优选使用比表面积为10m2/g以上的粉末。
此外,使用包含Ni-Sn合金粉末的导电性糊膏来作为导电性糊膏也对抑制内部电极的界面附近区域的Sn/(Ni+Sn)比偏差,形成Sn/(Ni+Sn)比均匀的界面是有效的。
进一步地,也能够使用将比表面积为10m2/g以上的氧化锡粉末(SnO或者SnO2)与Ni-Sn合金组合并配合而成的导电性糊膏。例如,能够使用包含Ni与Sn的比例(Sn/(Ni+Sn)比)与作为目标的Sn/(Ni+Sn)比不同的Ni-Sn合金、比表面积为10m2/g以上的氧化锡粉末(SnO或者SnO2)的导电性糊膏,形成界面的Sn/(Ni+Sn)比具有所希望的值、CV值是32%以下的内部电极。
另外,如上述那样,确认了在使用了包含Ni-Sn合金粉末的导电性糊膏的情况以及在使用了将比表面积为10m2/g以上的比表面积较大的氧化锡粉末(SnO或者SnO2)与Ni-Sn合金组合并配合而成的导电性糊膏的情况下,也能够缩小界面附近区域的Sn/(Ni+Sn)比的偏差,能够提高MTTF。
此外,在本发明的层叠陶瓷电容器中,在陶瓷电介质层与内部电极的界面,也可以存在除了Ni和Sn以外的陶瓷电介质层或内部电极中包含的元素。
此外,在陶瓷电介质层与内部电极的界面的一部分,也可以存在由除了Ni和Sn以外的构成的异相。
进一步地,配合于导电性糊膏的抑制剂可以是与构成陶瓷电介质层的陶瓷材料粉末相同的组成,也可以是不包含一部分的构成元素的组成,可以一部分的构成元素不同,此外,也可以配合比率不同。
此外,在本发明中,作为导电性糊膏,也可以使用不包含抑制剂的物质。
此外,构成陶瓷电介质层的陶瓷材料以及构成抑制剂的陶瓷材料优选是以钙钛矿型氧化物为主成分的材料。虽然在上述实施方式中,使用作为钙钛矿型氧化物的BaTiO3来作为陶瓷材料,但也可以构成BaTiO3的Ba的一部分被Ca、Sr置换,或者构成BaTiO3的Ti的一部分被Zr置换。此外,也能够使用CaZrO3等其他钙钛矿型化合物。
本发明的其他方面也不局限于上述实施方式,关于构成陶瓷层叠体的陶瓷电介质层、内部电极的层数等,能够在发明的范围内增加各种应用、变形。
-符号说明-
1 层叠陶瓷电容器
2 陶瓷电介质层
3、4 内部电极
5 陶瓷层叠体
6、7 外部电极
L 长度
T 厚度
W 宽度

Claims (4)

1.一种层叠陶瓷电容器,具备:层叠有多个陶瓷电介质层的陶瓷层叠体;在所述陶瓷层叠体的内部,被配设为隔着所述陶瓷电介质层相互对置的多个内部电极;和在所述陶瓷层叠体的外表面被配设为与所述内部电极导通的外部电极,
所述层叠陶瓷电容器的特征在于,
在所述内部电极中,Sn固溶于Ni,
并且在将所述内部电极的从与所述陶瓷电介质层对置的表面起2nm深度的区域处的Sn的含有量相对于Sn与Ni的合计含有量之比设为Sn/(Ni+Sn)比的情况下,以[{Sn/(Ni+Sn)比的标准偏差}/{Sn/(Ni+Sn)比的平均值}]×100来表示的Sn/(Ni+Sn)比的CV值是32%以下,其中Sn的含有量相对于Sn与Ni的合计含有量之比为原子数比。
2.一种层叠陶瓷电容器的制造方法,其是权利要求1所述的层叠陶瓷电容器的制造方法,
所述层叠陶瓷电容器的制造方法的特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
并且,作为所述导电性糊膏,使用包含Ni粉末、和通过BET法而求出的比表面积为10m2/g以上的被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。
3.一种层叠陶瓷电容器的制造方法,其是权利要求1所述的层叠陶瓷电容器的制造方法,
所述层叠陶瓷电容器的制造方法的特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
并且,作为所述导电性糊膏,使用包含Ni-Sn合金粉末的导电性糊膏。
4.一种层叠陶瓷电容器的制造方法,其是权利要求1所述的层叠陶瓷电容器的制造方法,
所述层叠陶瓷电容器的制造方法的特征在于,具备:
形成未烧制陶瓷层叠体的工序,所述未烧制陶瓷层叠体具有:被层叠并在烧制后成为所述陶瓷电介质层的多个未烧制陶瓷电介质层;通过涂敷包含Ni成分与Sn成分的导电性糊膏而形成,沿着所述未烧制陶瓷电介质层间的多个界面被配设且在烧制后成为所述内部电极的多个未烧制内部电极图案;和
通过烧制所述未烧制陶瓷层叠体,来得到所述陶瓷层叠体的工序,
作为所述导电性糊膏,使用包含Ni-Sn合金粉末、和通过BET法而求出的比表面积为10m2/g以上且被表示为SnO或者SnO2的氧化锡粉末的导电性糊膏。
CN201480041700.3A 2013-08-02 2014-07-31 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 Active CN105408974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013161136 2013-08-02
JP2013-161136 2013-08-02
PCT/JP2014/070205 WO2015016309A1 (ja) 2013-08-02 2014-07-31 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
CN105408974A CN105408974A (zh) 2016-03-16
CN105408974B true CN105408974B (zh) 2018-01-30

Family

ID=52431836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480041700.3A Active CN105408974B (zh) 2013-08-02 2014-07-31 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法

Country Status (6)

Country Link
US (1) US9837210B2 (zh)
JP (1) JP5939360B2 (zh)
KR (1) KR101790127B1 (zh)
CN (1) CN105408974B (zh)
TW (1) TWI530973B (zh)
WO (1) WO2015016309A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6908936B2 (ja) * 2016-06-17 2021-07-28 国立大学法人東北大学 セレノプロテインp活性阻害作用を有する成分を含有する、肺高血圧症の予防又は治療剤
US10770227B2 (en) * 2017-11-22 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Capacitor and board having the same
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
JP7348890B2 (ja) * 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220101911A (ko) * 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
KR20220121024A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
JP2022143403A (ja) * 2021-03-17 2022-10-03 株式会社村田製作所 積層セラミックコンデンサ
JP2022143334A (ja) 2021-03-17 2022-10-03 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022157148A (ja) * 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
WO2023089870A1 (ja) * 2021-11-18 2023-05-25 京セラ株式会社 積層セラミックコンデンサおよびその実装構造体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658509B2 (ja) * 1989-06-16 1997-09-30 松下電器産業株式会社 電子部品と電極ペーストおよび端子電極の形成方法
EP0412259B1 (en) 1989-06-16 1995-09-27 Matsushita Electric Industrial Co., Ltd. Electronic devices, method for forming end terminations thereof and paste material for forming same
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Niペースト組成物
JPH10321455A (ja) * 1997-05-15 1998-12-04 Matsushita Electric Ind Co Ltd チップ型電子部品の製造方法
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
WO2000003823A1 (fr) * 1998-07-15 2000-01-27 Toho Titanium Co., Ltd. Poudre de metal
US6391084B1 (en) * 1998-07-27 2002-05-21 Toho Titanium Co., Ltd. Metal nickel powder
JP4940520B2 (ja) 2001-03-08 2012-05-30 株式会社村田製作所 金属粉末およびその製造方法、導電性ペーストならびに積層セラミック電子部品
JP4427785B2 (ja) * 2004-02-06 2010-03-10 昭栄化学工業株式会社 積層セラミック電子部品の端子電極用導体ペースト
WO2006022060A1 (ja) 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP2011151250A (ja) * 2010-01-22 2011-08-04 Tdk Corp 電子部品および電子部品の製造方法
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
KR101153550B1 (ko) * 2010-12-17 2012-06-11 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품
CN103370755B (zh) * 2011-02-14 2016-05-11 株式会社村田制作所 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
CN103000370B (zh) * 2012-12-28 2016-04-06 白金 一种静电电能储存装置及其制备方法

Also Published As

Publication number Publication date
CN105408974A (zh) 2016-03-16
US9837210B2 (en) 2017-12-05
KR20160025574A (ko) 2016-03-08
TWI530973B (zh) 2016-04-21
JP5939360B2 (ja) 2016-06-22
JPWO2015016309A1 (ja) 2017-03-02
WO2015016309A1 (ja) 2015-02-05
US20160155571A1 (en) 2016-06-02
TW201513149A (zh) 2015-04-01
KR101790127B1 (ko) 2017-10-25

Similar Documents

Publication Publication Date Title
CN105408974B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN104508771B (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
CN106252069B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US10008327B2 (en) Multilayer ceramic capacitor
CN103370755A (zh) 层叠陶瓷电容器及层叠陶瓷电容器的制造方法
CN105793938B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN106252074B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
WO2015040881A1 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant