KR101153550B1 - 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101153550B1
KR101153550B1 KR1020100130319A KR20100130319A KR101153550B1 KR 101153550 B1 KR101153550 B1 KR 101153550B1 KR 1020100130319 A KR1020100130319 A KR 1020100130319A KR 20100130319 A KR20100130319 A KR 20100130319A KR 101153550 B1 KR101153550 B1 KR 101153550B1
Authority
KR
South Korea
Prior art keywords
external electrode
metal
electrode layer
layer
ceramic electronic
Prior art date
Application number
KR1020100130319A
Other languages
English (en)
Inventor
이교광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100130319A priority Critical patent/KR101153550B1/ko
Application granted granted Critical
Publication of KR101153550B1 publication Critical patent/KR101153550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품에 관한 것으로서, 본 발명의 일 실시예에 다른 적층 세라믹 전자부품의 제조방법은 복수개의 세라믹층이 적층된 적층체 및 상기 세라믹층 사이에 형성되며, 상기 세라믹층의 적어도 한 면으로 인출되도록 형성된 내부 전극 패턴을 포함하는 적층 본체를 마련하는 단계; 적층 본체의 내부 전극 패턴이 인출된 면에 형성된 제1 금속으로 구성된 제1 외부 전극층을 형성하는 단계; 제1 외부 전극층 위에 금속 파우더 및 수지를 포함하는 금속-수지층을 형성하는 단계; 및 금속 수지층을 건식 연마하여 소정의 두께를 갖는 제2 외부 전극층을 형성하는 단계;를 포함한다.

Description

적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품{FABRICATING METHOD FOR MULTI LAYER CERAMIC ELECTRONIC DEVICE AND MULTI LAYER CERAMIC ELECTRONIC DEVICE USING THEREOF}
본 발명은 적층 세라믹 전자부품 제조방법에 관한 것으로, 보다 구체적으로는 외부 전극의 불량을 해소할 수 있는 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품에 관한 것이다.
일반적으로 적층 세라믹 전자부품은 복수의 세라믹 유전체 시트와 이 복수의 세라믹 유전체 시트 사이에 삽입된 내부 전극을 포함한다. 이러한 다층 세라믹 캐패시터는 크기가 소형이면서도, 높은 정전 용량을 구현할 수 있고 기판 상에 용이하게 실장될 수 있어 다양한 전자 장치의 용량성 부품으로 널리 사용되고 있다.
최근 전자제품이 소형화되고 다기능화됨에 따라 칩 부품도 소형화 및 고기능화되는 추세이므로, 적층 세라믹 전자부품도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다. 따라서, 근래에는 유전체층의 두께가 20㎛이하 이면서 적층수가 500층 이상인 적층 세라믹 전자부품이 제조되고 있다.
이러한 세라믹 전자부품의 측단면 중 내부 전극이 노출되어 있는 측단면에 외부 전극이 설치되는데, 일반적으로 외부 전극 형성을 위해 사용되는 종래의 도전성 페이스트는 통상적인 구리 분말을 함유하며, 이 분말에 유리 프리트(frit), 베이스 수지 및 유기 비이클(vehicle) 등이 혼합된다.
적층 세라믹 전자부품의 측단면에 외부 전극 페이스트를 도포하고 외부 전극 페이스트가 도포된 세라믹 캐패시터를 소성하여 외부 전극 페이스트 내의 금속 분말을 소결시킴으로써 외부 전극 형성한다.
최근 적층 세라믹 전자부품의 기계적 강도를 강화하기 위하여 세라믹 전자부품에 소성 타입 또는 경화 타입 외부 전극을 사용하는 경우가 증가하고 있다.
소성 타입의 외부 전극을 적용하는 경우, 외부 전극을 도포하고 소성한 후에 세라믹 소체 및 외부 전극층에 불소 코팅 및 실리콘 함침 과정에서 도금액이 세라믹 소체나 외부 전극으로 침투하여 제품의 신뢰성이 저하되는 문제점이 있었다.
경화 타입 외부 전극을 적용하는 경우 외부 전극을 도포하고 경화시키기 때문에 불소 코팅 및 실리콘 함침 과정을 거치지 않기 되고 그에 따라 도금액이 침투하는 문제점이 발생하지 않는다.
그러나, 경화 타입 외부 전극의 경우 표면 연마를 적용하지 않아 외부 전극이 지나치게 두꺼워질 우려가 있고, 표면 처리가 제대로 이루어지지 않아 도금층의 끊김 현상이 발생하는 문제점이 있었다.
본 발명의 목적은 경화 타입 외부 전극을 적용함에 있어, 건식 연마 공정을 도입하여 외부 전극 표면처리를 통하여 도금층의 끊김 현상을 개선하면서, 기계적 강도가 높은 외부 전극을 형성할 수 있는 적층 세라믹 콘덴서 제조방법 및 그 제조방법에 의한 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 일 실시예에 다른 적층 세라믹 전자부품의 제조방법은 복수개의 세라믹층이 적층된 적층체 및 상기 복수개의 세라믹층 사이에 형성되며 상기 적층체의 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 복수개의 제2 내부 전극 패턴을 포함하는 적층 본체를 마련하는 단계; 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출된 면에 제1 금속을 포함하는 제1 외부 전극층을 형성하는 단계; 제1 외부 전극층 위에 금속 파우더 및 수지를 포함하는 금속-수지층을 형성하는 단계; 및 금속 수지층을 건식 연마하여 소정의 두께를 갖는 제2 외부 전극층을 형성하는 단계;를 포함한다.
상기 제2 외부 전극층 위에 도금 방식으로 니켈을 포함하는 제3 외부 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 제3 외부 전극층 위에 도금 방식으로 주석을 포함하는 제4 외부 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 금속은 구리일 수 있다.
상기 금속-수지층은 Ag-에폭시층일 수 있다.
상기 건식 연마는 실리콘카바이트(SiC) 볼 또는 산화지르코늄(ZrO2) 볼을 연마볼로 사용하여 수행될 수 있다.
상기 제2 외부 전극층의 두께는 연마볼의 종류, 연마볼의 크기, 배럴의 회전 속도 및 회전 시간을 제어하여 조절될 수 있다.
상기 건식 연마는 연마볼과 금속-수지층이 형성된 적층 본체가 담겨지는 배럴(barrel)을 40 내지 60Hz의 회전 속도로 회전시켜 수행될 수 있다.
상기 건식 연마는 연마볼과 금속-수지층이 형성된 적층 본체가 담겨지는 배럴(barrel)을 40 내지 60분 동안 회전시켜 수행될 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 전자부품은 복수개의 세라믹층이 적층된 적층체 및 상기 복수개의 세라믹층 사이에 형성되며, 상기 적층체의 서로 다른 면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 포함하는 적층 본체; 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출되는 면에 형성된 제1 금속을 포함하는 제1 외부 전극층; 및 제1 외부 전극층 위에 금속 파우더 및 수지를 포함하는 금속-수지층이 건식 연마되어 형성된 제2 외부 전극층;을 포함한다.
상기 제2 외부 전극층의 두께는 1 내지 100㎛일 수 있다.
상기 제2 외부 전극층 위에 도금 방식으로 니켈을 포함하는 제3 외부 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 제3 외부 전극층 위에 도금 방식으로 주석을 포함하는 제4 외부 전극층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 금속은 구리일 수 있다.
상기 금속-수지층은 Ag-에폭시층일 수 있다.
본 발명의 일 실시예에 따르면 경화 타입 외부 전극을 적용하기 때문에 기계적 강도가 높은 외부 전극을 형성할 수 있다. 그에 따라 적층 세라믹 전자부품의 내구성이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따르면 종래 경화 타입 외부 전극 적용시 발생하였던 도금층 끊김이나, 외부 전극의 두께에 관한 문제를 해소할 수 있어 신뢰성 높은 적층 세라믹 전자부품을 제조할 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 외부 전극 형성 단계를 나타내는 공정 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 외부 전극의 건식 연마 공정을 나타내는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다라고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때는 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 전자부품 및 그 제조방법에 대하여 알아보자.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)의 단면도이고, 도 2는 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 외부 전극 형성 단계를 나타내는 공정 흐름도이며, 도 3은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 외부 전극의 건식 연마 공정을 나타내는 개략도이다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품(100)을 나타내는 도 1을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품은 복수개의 세라믹층이 적층된 적층체 및 상기 복수개의 세라믹층 사이에 형성되며, 상기 적층체의 서로 다른 면으로 인출되도록 형성된 제1 내부 전극 패턴(12, 14, 16) 및 제2 내부 전극 패턴(11, 13, 15)을 포함하는 적층 본체(10); 상기 제1 내부 전극 패턴(12, 14, 16) 또는 제2 내부 전극 패턴(11, 13, 15)이 인출되는 면에 형성되고 제1 금속을 포함하는 제1 외부 전극층(21); 및 제1 외부 전극층(21) 위에 금속-수지층(22)이 건식 연마되어 형성된 제2 외부 전극층(23);을 포함한다.
상기 제2 외부 전극층(23) 위에는 도금 방식으로 형성된 니켈을 포함하는 제3 외부 전극층(25) 및 주석을 포함하는 제4 외부 전극층(27)이 형성될 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 외부 전극층(21), 제2 외부 전극층(23), 제3 외부 전극층(25) 및 제4 외부 전극층(27)은 제1 내부 전극 패턴(12, 14, 16) 또는 제2 내부 전극 패턴(11, 13, 15)이 인출되는 면에 형성될 수 있다. 그리고 각각 제1 내부 전극 패턴(12, 14, 16) 또는 제2 내부 전극 패턴(11, 13, 15)에 연결되는 제1 외부 전극(20a) 또는 제2 외부 전극(20b)을 형성할 수 있다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 경우 금속-수지로 구성된 제2 외부 전극층(23)을 포함한다. 제2 외부 전극층(23)은 금속-수지층(22)이 연마되어 형성된 것으로, 상기 금속-수지층(22)은 금속 파우더와 수지를 포함하는 금속-수지 페이스트를 제1 외부 전극층 위에 도포하여 형성될 수 있다.
고온 소성이 필요한 금속 페이스트와 달리 금속-수지 페이스트는 저온에서 경화될 수 있다. 또한, 금속-수지 페이스트는 수지를 포함하기 때문에 외부 전극에 기계적 강도를 보강할 수 있다.
따라서, 경화성 외부 전극 물질인 금속-수지 페이스트르 적용함으로써 외부 전극 형성시 적층 세라믹 전자부품에 가해지는 열적 스트레스를 최소화하면서도 외부 전극의 기계적 강도를 높일 수 있다.
또한, 본 발명의 일 실시예에 따르면 제2 외부 전극층(23)은 건식 연마 공정을 통하여 제조되기 때문에 제2 외부 전극층(23)은 매끄러운 표면을 가질 수 있다. 그에 따라 이 후 제3 외부 전극층(25) 및 제4 외부 전극층(27)의 도금공정에 있어서 도금층의 끊김 현상이 일어나는 것을 방지할 수 있다.
그리고, 본 발명의 일 실시예에 따르면 제2 외부 전극층(23)은 건식 연마 공정을 거치기 때문에 수지를 포함하는 제2 외부 전극층(23)이 과도하게 연마되어 모서리가 벗겨지는 현상을 방지할 수 있다.
또한, 그에 따라 제2 외부 전극층(23)을 원하는 두께로 조절할 수 있어 충분한 기계적 강도를 가지면서도 두께가 얇은 외부 전극을 형성할 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 제조방법에 대하여 알아보자.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 도 2를 참조하면, 본 발명의 일 실시예에 다른 적층 세라믹 전자부품의 제조방법은 복수개의 세라믹층이 적층된 적층체 및 상기 세라믹층 사이에 형성되며, 상기 세라믹층의 적어도 한 면으로 인출되도록 형성된 내부 전극 패턴을 포함하는 적층 본체를 마련하는 단계; 적층 본체의 내부 전극 패턴이 인출된 면에 형성된 제1 금속을 포함하는 제1 외부 전극층(21)을 형성하는 단계; 제1 외부 전극층(21) 위에 금속-수지층(22)을 형성하는 단계; 및 금속-수지층(22)을 건식 연마하여 소정의 두께를 갖는 제2 외부 전극층(23)을 형성하는 단계;를 포함한다.
복수개의 세라믹층이 적층된 적층체를 마련한다. 그리고 상기 세라믹층에 내부 전극 패턴을 인쇄한다.
상기 적층체는 세라믹 파우더를 포함하는 세라믹 슬러리가 시트형상으로 성형되어 제조된 것이다. 상기 시트 형상의 세라믹층 위에 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄할 수 있다.
상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 세라믹층은 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴이 서로 다른 면으로 인출되도록 교차 적층될 수 있다.
그에 따라 상기 내부 전극 패턴이 인쇄된 세라믹층은 서로 다른 극성을 갖는 내부 전극 패턴이 서로 다른 방향으로 인출되도록 적층될 수 있다.
본 발명의 일 실시예에 따르면 내부 전극 패턴은 적층 본체(10)의 양쪽 단부로 각각 인출되는 제1 내부 전극 패턴(12, 14, 16) 및 제2 내부 전극 패턴(11, 13, 15)이 번갈아 가며 적층되어 형성될 수 있다.
그리고 상기 제1 내부 전극 패턴(12, 14, 16)과 제2 내부 전극 패턴(11, 13, 15)은 각각 제1 외부 전극(20a) 및 제2 외부 전극(20b)과 연결될 수 있다.
도 1을 참조하면, 서로 다른 방향으로 인출되는 제1 내부 전극 패턴(12, 14, 16)과 제2 내부 전극 패턴(11, 13, 15)이 교차 적층하여 적층 본체를 형성한다. 서로 다른 방향으로 인출된 제1 내부 전극 패턴(12, 14, 16)과 제2 내부 전극 패턴(11, 13, 15)은 서로 다른 극을 갖는 제1 외부 전극(20a) 및 제2 외부 전극(20b)에 연결되며, 1층 이상의 세라믹층을 사이에 두고 서로 마주보도록 형성되어 커패시턴스를 형성할 수 있다.
그리고, 상기 각각의 제1 외부 전극(20a) 및 제2 외부 전극(20b)은 각각 제1 외부 전극층(21), 제2 외부 전극층(23), 제3 외부 전극층(25) 및 제4 외부 전극층(27)으로 구성될 수 있다.
도 2a를 참조하면, 적층 본체의 내부 전극 패턴이 인출된 면에 형성된 제1 금속으로 구성된 제1 외부 전극층(21)을 형성한다.
본 발명의 일 실시예에 따르면, 이에 제한되는 것은 아니나 상기 제1 외부 전극층(21)은 제1 금속을 포함하는 외부 전극 페이스트가 도포되어 형성되거나 도금 방식으로 형성될 수 있다.
상기 제1 외부 전극층(21)은 내부 전극 패턴과 직접적으로 연결되어 외부 소자와 연결하는 역할을 한다. 상기 제1 외부 전극층(21)으로 이에 제한되는 것은 아니나 Ni, Ag, Cu, Pd, Pt 및 이들의 합금이 사용될 수 있으며, 바람직하게는 Cu를 사용하여 제조될 수 있다.
제1 외부 전극층(21)을 형성한 후에 상기 제1 외부 전극층(21) 위에 금속-수지층(22)을 형성한다.
상기 금속-수지층(22)은 제1 외부 전극층(21) 위에 형성되어 외부 전극의 기계적 강도를 확보하는 역할을 하는 것으로서, 이에 제한되는 것은 아니나 Ag-에폭시(epoxy)가 사용될 수 있다.
상기 금속-수지층(22)은 금속 파우더, 수지를 포함하는 금속-수지 페이스트를 제1 외부 전극층(21) 위에 인쇄하여 형성된다. 상기 금속-수지 페이스트는 경화성 물질로서 고온의 소성 공정을 거치는 금속 페이스트와 달리 저온에서 소성될 수 있다.
금속-수지층(22)은 금속 페이스트를 사용하여 소성하는 타입과 달리 외부 전극에 연성을 부여하는 수지를 적용하여 낮은 온도에서 경화시킬 수 있다.
경화 타입 외부 전극은 소성 타입 외부 전극과 달리 고온의 소성 공정이 도입되지 않고 불소 코팅 공정 및 실리콘 함침 공정이 포함되지 않아 도금액이 적층 본체로 침투하는 문제가 발생하지 않게 된다.
한편, 경화 타입 외부 전극의 경우 수지를 사용하는 경우 표면 연마 공정을 도입하면 금속-수지층(22)이 쉽게 깎여 없어질 수 있다. 특히, 모서리 부분이 깎여 나가 내부 전극이 노출될 수 있다.
그러나, 본 발명의 일 실시예에 따르면 건식 연마 방식으로 금속-수지층(22)의 표면을 연마할 수 있다. 건식 연마 방식으로 금속-수지층(22)을 연마하는 경우 원하는 두께를 갖도록 금속-수지층(22)을 연마하여 제2 외부 전극층(23)을 형성할 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따르면 건식 연마를 위하여 건식 연마 장치에 금속-수지층(22)이 형성된 적층 본체(100)를 넣을 수 있다.
본 발명의 일 실시예에 따른 건식 연마 장치는 배럴(250)(barrel), 상기 배럴(250)에 연결되어 상기 배럴(250)을 회전시키는 샤프트(230) 및 연마볼(210)을 포함한다.
본 발명의 일 실시예에 따르면 상기 배럴(250)의 회전수 및 회전 시간을 조절하여 금속-수지층(22)의 연마 정도를 조절할 수 있다. 회전수 및 회전 시간을 조절하여 원하는 두께를 갖는 제2 외부 전극층(23)을 형성할 수 있다.
또한, 본 발명의 일 실시예에 따르면 상기 배럴(250) 내부에서 적층 본체와 함께 회전하는 연마볼(210)의 종류 및 크기를 조절하여 금속-수지층(22)의 연마 정도를 조절할 수 있다.
본 발명의 일 실시시예에 따르면 상기 연마볼은 이에 제한되는 것은 아니며 상기 건식 연마는 실리콘카바이트(SiC) 볼 또는 산화지르코늄(ZrO2) 볼을 사용할 수 있다. 실리콘카바이트 볼을 사용하는 경우 금속-수지층을 깎는 데에 용이하며, 산화지르코늄 볼을 사용하는 경우 표면을 매끄럽게 하는 데에 용이하다. 그리고, 본 발명의 일 실시예에 따르면 상기 연마볼의 직경은 3mm일 수 있다.
본 발명의 바람직한 일 실시예에 따르면 상기 건식 연마는 연마볼과 금속-수지층(22)이 형성된 적층 본체가 담겨진 배럴(barrel)을 40 내지 60Hz의 회전 속도로 회전시켜 수행될 수 있다. 40Hz 미만인 경우 금속-수지층(22)의 표면 연마가 충분히 이루어지지 않아 도금층의 끊김 현상이 발생할 수 있기 때문에 40Hz 이상 회전시켜 연마하는 것이 바람직하고, 60Hz을 초과하는 경우 적층 본체의 모서리부에 형성된 금속-수지층(22)이 벗겨질 수 있기 때문에 60Hz 이하인 것이 바람직하다.
또한, 본 발명의 바람직한 다른 실시예에 따르면 연마볼과 금속-수지층(22)이 형성된 적층 본체가 담겨진 배럴(barrel)을 40 내지 60Hz의 회전 속도로 40 내지 60분 동안 회전시켜 수행될 수 있다. 40분을 미만인 경우 금속-수지층(22)의 표면 연마가 충분히 이루어지지 않아 도금층의 끊김 현상이 발생할 수 있기 때문에 40분 이상 회전시켜 연마하는 것이 바람직하고, 60분을 초과하는 경우 적층 본체의 모서리부에 형성된 금속-수지층(22)이 벗겨질 수 있기 때문에 60분 이하인 것이 바람직하다.
그리고 본 발명의 일 실시예에 따르면 제2 외부 전극층(23)의 두께는 1 내지 100㎛일 수 있다. 1㎛ 이하인 경우 외부 전극의 기계적 강도를 강화할 수 없고, 100㎛를 초과하는 경우 지나치게 외부 전극의 두께가 두꺼워져 내부 전극이 형성되어 용량을 구현하는 유효층을 확보하기 어렵기 때문이다.
상기와 같은 건식 연마 공정을 통하여 표면이 연마되어 표면 조도가 낮은 제2 외부 전극층(23)을 형성할 수 있다. 그에 따라 제2 외부 전극층(23) 위에 도금 방식으로 형성되는 제3 외부 전극층(25) 및 제4 외부 전극층(27)의 끊김 현상을 방지할 수 있다.
본 발명의 일 실시예에 따르면 상기 제2 외부 전극층(23) 위에 도금 방식으로 제3 외부 전극층(25)을 형성하는 단계를 더 포함할 수 있다. 그리고 상기 제3 외부 전극층(25)은 니켈을 포함할 수 있다.
본 발명의 일 실시예에 따르면 상기 제3 외부 전극층(25) 위에 도금 방식으로 제4 외부 전극층(27)을 형성하는 단계를 더 포함할 수 있다. 그리고 상기 제4 외부 전극층(27)은 주석을 포함할 수 있다.
본 발명의 일 실시예에 따르면 복수개의 외부 전극층으로 이루어진 외부 전극을 형성하여 내부 전극 패턴과 외부 소자를 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품 제조방법에 따르면 간단한 방식으로 금속-수지층(22)을 연마하여 제2 외부 전극층(23)을 형성하기 때문에 표면 조도가 균일한 제2 외부 전극층(23)을 형성할 수 있고, 원하는 두께를 갖는 제2 외부 전극층(23)을 형성할 수 있다.
그에 따라, 이후에 도금 방식으로 형성되는 제3 외부 전극층(25) 및 제4 외부 전극층(27)의 끊김을 방지할 수 있어 적층 세라믹 전자부품의 신뢰성이 저하되는 것을 방지할 수 있다.
또한, 금속-수지층(22)을 적용하여 원하는 기계적 강도를 갖는 적층 세라믹 전자부품을 제조하면서도, 저온에서 금속-수지층(22)을 경화시켜 외부전극을 형성하기 때문에 적층 세라믹 전자부품에 가해지는 열적 스트레스를 최소화할 수 있다.
도 1을 참조하면, 상기와 같은 방법으로 제조된 적층 세라믹 전자부품의 경우, 복수개의 세라믹층이 적층된 적층체와 상기 적층체 사이에 형성되어 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 제2 내부 전극패턴을 포함하는 적층 본체를 포함한다.
상기 적층체는 복수개의 세라믹층이 적층 및 압착되어 형성된 것이다. 상기 복수개의 세라믹층 사이에는 내부 전극 패턴이 삽입될 수 있다.
상기 내부 전극 패턴은 복수개의 세라믹층의 서로 다른 면으로 인출될 수 있다. 특히, 서로 다른 극을 갖는 제1 내부 전극 패턴 및 제2 내부 전극 패턴은 서로 다른 면으로 인출되어 각각 제1 내지 제4 외부 전극층으로 구성된 제1 외부 전극 및 제2 외부 전극에 연결될 수 있다.
상기 적층 본체의 제1 또는 제2 내부 전극 패턴이 인출되는 면에 제1 외부 전극층(21)이 형성되며, 상기 제1 외부 전극층(21) 위에는 금속-수지층(22)이 건식 연마 방식으로 연마되어 형성된 제2 외부 전극층(23)이 형성된다.
상기 제1 외부 전극층(21)은 상기 적층 본체의 내부 전극 패턴이 인출된 면에 접하도록 형성되며 제1 금속으로 구성된다. 상기 제1 금속은 이에 제한되는 것은 아니나 Ni, Ag, Cu, Pd, Pt 및 이들의 합금이 사용될 수 있으며, 바람직하게는 Cu가 사용될 수 있다.
본 발명의 일 실시예에 따르면 상기 제1 외부 전극층(21) 위에 금속-수지층(22)을 형성하고 건식 연마하여 제2 외부 전극층(23)을 형성한다.
외부 전극에 금속-수지층의 두께가 두꺼워 질수록 비저항이 높은 수지의 함량이 많아지므로 저항값이 커지게 된다. 그러나, 본 발명의 일 실시예에 따르면 금속-수지층(22)은 건식 연마 공정을 제2 외부 전극층(23)에 포함되는 수지의 함량을 선택할 수 있기 때문에 작은 저항값을 갖게 할 수 있다.
본 발명의 일 실시예에 따르면 상기 제2 외부 전극층(23)은 건식 연마 공정을 거쳤기 때문에 표면 조도가 낮을 수 있고, 제2 외부 전극층(23)의 두께는 1 내지 100㎛ 일 수 있다.
1㎛보다 작은 경우 제2 외부 전극층(23)의 벗겨짐 현상이 발생할 수 있으며, 100㎛보다 큰 경우 용량을 구현하는 유효층의 면적이 작아지고 제품의 크기가 커질 수 있다.
상기 제2 외부 전극층(23) 위에는, 이에 제한되는 것은 아니며 니켈이 도금 방식으로 도포되어 형성된 제3 외부 전극층(25)이 형성될 수 있다.
그리고 상기 제3 외부 전극층(25) 위에는 도금 방식 형성된 주석을 포함하는 제4 외부 전극층(27)이 형성될 수 있다.
본 발명의 일 실시예에 따른 제2 외부 전극층은 표면 조도가 낮기 때문에 도금 방식으로 제3 외부 전극층 및 제4 외부 전극층을 형성하더라도 끊김이 발생하지 않게 된다.
본 발명의 일 실시예에 따르면 경화성 금속-수지층에 연마 공정을 거치더라도 모서리가 벗겨지는 현상을 방지하면서, 적절한 두께를 갖는 제2 외부 전극층을 형성할 수 있다. 그에 따라 낮은 저항값을 가지면서도 기계적 강도가 높은 외부 전극을 형성할 수 있다.

Claims (15)

  1. 복수개의 세라믹층이 적층된 적층체 및 상기 복수개의 세라믹층 사이에 형성되며 상기 적층체의 서로 다른 면으로 인출되는 복수개의 제1 내부 전극 패턴 및 복수개의 제2 내부 전극 패턴을 포함하는 적층 본체를 마련하는 단계;
    상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인출된 면에 제1 금속을 포함하는 제1 외부 전극층을 형성하는 단계;
    상기 제1 외부 전극층 위에 금속 파우더 및 수지를 포함하는 금속-수지층을 형성하는 단계; 및
    상기 금속 수지층을 건식 연마하여 소정의 두께를 갖는 제2 외부 전극층을 형성하는 단계;
    를 포함하며, 상기 건식 연마는 연마볼과 금속-수지층이 형성된 적층 본체가 담겨지는 배럴(barrel)을 40 내지 60 Hz 의 회전 속도로 회전시켜 수행되는 적층 세라믹 전자부품 제조방법.
  2. 제1항에 있어서,
    상기 제2 외부 전극층 위에 도금 방식으로 니켈을 포함하는 제3 외부 전극층을 형성하는 단계를 더 포함하는 적층 세라믹 전자부품 제조방법.
  3. 제2항에 있어서,
    상기 제3 외부 전극층 위에 도금 방식으로 주석을 포함하는 제4 외부 전극층을 형성하는 단계를 더 포함하는 적층 세라믹 전자부품 제조방법.
  4. 제1항에 있어서,
    상기 제1 금속은 구리인 적층 세라믹 전자부품 제조방법.
  5. 제1항에 있어서,
    상기 금속-수지층은 Ag-에폭시층인 적층 세라믹 전자부품 제조방법.
  6. 제1항에 있어서,
    상기 건식 연마는 실리콘카바이트(SiC) 볼 또는 산화지르코늄(ZrO2) 볼을 연마볼로 사용하여 수행되는 적층 세라믹 전자부품 제조방법.
  7. 제6항에 있어서,
    상기 제2 외부 전극층의 두께는 연마볼의 종류, 연마볼의 크기, 배럴의 회전 속도 및 회전 시간을 제어하여 조절되는 적층 세라믹 전자부품 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 건식 연마는 연마볼과 금속-수지층이 형성된 적층 본체가 담겨지는 배럴(barrel)을 40 내지 60분 동안 회전시켜 수행되는 적층 세라믹 전자부품 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020100130319A 2010-12-17 2010-12-17 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품 KR101153550B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100130319A KR101153550B1 (ko) 2010-12-17 2010-12-17 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100130319A KR101153550B1 (ko) 2010-12-17 2010-12-17 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR101153550B1 true KR101153550B1 (ko) 2012-06-11

Family

ID=46607289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100130319A KR101153550B1 (ko) 2010-12-17 2010-12-17 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품

Country Status (1)

Country Link
KR (1) KR101153550B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032212A (ko) * 2012-09-06 2014-03-14 삼성전기주식회사 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101426705B1 (ko) 2012-12-06 2014-08-05 다이요 유덴 가부시키가이샤 세라믹 전자 부품
CN105408974A (zh) * 2013-08-02 2016-03-16 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
US11302480B2 (en) * 2019-07-22 2022-04-12 Tdk Corporation Ceramic electronic device with varying roughness terminal electrode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
KR20050102767A (ko) * 2004-04-22 2005-10-27 삼성전기주식회사 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서
KR20060086576A (ko) * 2005-01-27 2006-08-01 조인셋 주식회사 반도체 세라믹 칩 어레이 제조방법
KR20070089608A (ko) * 2006-02-28 2007-08-31 티디케이가부시기가이샤 전자 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277382B1 (ko) * 1995-08-18 2001-01-15 사토 히로시 다층전자부품
KR20050102767A (ko) * 2004-04-22 2005-10-27 삼성전기주식회사 전도성 Ａｇ-에폭시 수지 조성물 및 이를 이용한 적층세라믹 콘덴서
KR20060086576A (ko) * 2005-01-27 2006-08-01 조인셋 주식회사 반도체 세라믹 칩 어레이 제조방법
KR20070089608A (ko) * 2006-02-28 2007-08-31 티디케이가부시기가이샤 전자 부품

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032212A (ko) * 2012-09-06 2014-03-14 삼성전기주식회사 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101719838B1 (ko) 2012-09-06 2017-03-24 삼성전기주식회사 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101426705B1 (ko) 2012-12-06 2014-08-05 다이요 유덴 가부시키가이샤 세라믹 전자 부품
CN105408974A (zh) * 2013-08-02 2016-03-16 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
US11302480B2 (en) * 2019-07-22 2022-04-12 Tdk Corporation Ceramic electronic device with varying roughness terminal electrode

Similar Documents

Publication Publication Date Title
US10312022B2 (en) Capacitor and method of manufacturing the same
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
CN108364786B (zh) 积层陶瓷电容器及其制造方法
JP5420060B2 (ja) コンデンサ
JP6923118B2 (ja) 積層セラミック電子部品及びその製造方法
US11011307B2 (en) Electronic component
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
US11495407B2 (en) Capacitor component
CN102568822A (zh) 多层陶瓷电容器及其制造方法
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
KR101153550B1 (ko) 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP2011204849A (ja) 積層セラミック電子部品の製造方法
JPH08236393A (ja) 積層セラミックコンデンサーの製造方法
CN109156080B (zh) 陶瓷电子部件
KR101579703B1 (ko) 적층 세라믹 전자 부품
KR102057040B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP6776684B2 (ja) 積層セラミック電子部品の製造方法
JP2019197845A (ja) 積層セラミック電子部品の製造方法
JP2004327739A (ja) 積層型電子部品およびその製法
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
JP4303020B2 (ja) 積層部品の製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
KR20010075728A (ko) 세라믹 전자 부품의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8