KR101426705B1 - 세라믹 전자 부품 - Google Patents

세라믹 전자 부품 Download PDF

Info

Publication number
KR101426705B1
KR101426705B1 KR1020130067504A KR20130067504A KR101426705B1 KR 101426705 B1 KR101426705 B1 KR 101426705B1 KR 1020130067504 A KR1020130067504 A KR 1020130067504A KR 20130067504 A KR20130067504 A KR 20130067504A KR 101426705 B1 KR101426705 B1 KR 101426705B1
Authority
KR
South Korea
Prior art keywords
intersection
intensity
straight line
line
spectrum
Prior art date
Application number
KR1020130067504A
Other languages
English (en)
Other versions
KR20140073391A (ko
Inventor
사토시 코바야시
토모아키 나카무라
타카히사 후쿠다
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20140073391A publication Critical patent/KR20140073391A/ko
Application granted granted Critical
Publication of KR101426705B1 publication Critical patent/KR101426705B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 중간 도전 수지층을 포함하는 다층 구조의 외부 전극에서 상기 중간 도전 수지층과 금속층의 계면에 발생할 수 있는 박리를 최대한 억제할 수 있는 세라믹 전자 부품을 제공한다.
외부 전극(12)이 포함하는 중간 도전 수지층(12c)은 도전성 필러를 포함하는 에폭시 수지로 이루어지고, 상기 중간 도전 수지층(12c)은 B/A
Figure 112013052393819-pat00011
0.47의 조건과 C/A
Figure 112013052393819-pat00012
0.39의 조건의 양방을 만족한다[A, B 및 C는 ATR법에 의해 얻은 중간 도전 수지층(12c)의 파수와 스펙트럼 강도의 관계선에 기초하여 구해진 최대 스펙트럼 강도].

Description

세라믹 전자 부품{CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 콘덴서 등의 세라믹 전자 부품에 관한 것이다.
적층 세라믹 콘덴서 등의 세라믹 전자 부품은 납땜 등을 이용하여 기판의 패드 등에 전기적으로 접합하기 위한 외부 전극을 구비한다. 이 외부 전극은 일반적으로 1개의 하지(下地) 금속층과 적어도 1개의 중간 금속층과 1개의 표면 금속층을 순서대로 포함하는 다층 구조를 갖는다.
상기 세라믹 전자 부품에서는 접합 시나 사용 시의 온도 변화에 기인하여 발생하는 내력(內力) 또는 접합 시나 사용 시에 가해지는 외력(外力)에 의해, 세라믹스를 주체로 한 부품 본체에 크랙이 발생할 우려가 있기 때문에 상기 외부 전극에서의 중간 금속층을 「도전성 필러를 포함하는 합성 수지」로 이루어지는 중간 도전 수지층으로 치환하고, 상기 중간 도전 수지층에 의해 상기 내력 및 외력을 완화하여 상기 우려를 해소하려는 시도가 행해지고 있다(하기 특허문헌 1. 참조).
하지만 상기 외부 전극에서의 중간 금속층을 「도전성 필러를 포함하는 합성 수지」로 이루어지는 중간 도전 수지층으로 치환하면, 상기 내력 및 외력에 의해 상기 중간 도전 수지층과 금속층(하지 금속층, 표면 금속층 또는 별도의 중간 금속층을 가리킨다)의 계면에 박리가 발생할 우려가 있다.
1. 일본 특개 평11-219849호 공보
본 발명의 목적은 중간 도전 수지층을 포함하는 다층 구조의 외부 전극에서 상기 중간 도전 수지층과 금속층의 계면에 발생할 수 있는 박리를 최대한 억제할 수 있는 세라믹 전자 부품을 제공하는 데 있다.
상기 목적을 달성하기 위해서, 본 발명은 도전성 필러를 포함하는 합성 수지로 이루어지는 중간 도전 수지층을 포함하는 다층 구조의 외부 전극을 구비한 세라믹 전자 부품으로서, 상기 중간 도전 수지층은 도전성 필러를 포함하는 에폭시 수지로 이루어지고, ATR법에 의해 얻은 상기 중간 도전 수지층의 파수(波數)와 스펙트럼 강도의 관계선을 2축 그래프로 나타내어, (1) 상기 관계선에서의 파수 1400cm-1의 스펙트럼 강도와 파수 1560cm-1의 스펙트럼 강도를 잇는 기준 직선BLa를 설정하고, 1500±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLa와 상기 관계선의 교점A1과, 상기 검출 직선DLa와 상기 기준 직선BLa의 교점A2의 거리가 최대가 될 때의 (교점A1의 스펙트럼 강도)-(교점A2의 스펙트럼 강도)를 최대 스펙트럼 강도A로 하고, (2) 상기 관계선에서의 파수 1560cm-1의 스펙트럼 강도와 파수 1800cm-1의 스펙트럼 강도를 잇는 기준 직선BLb를 설정하고, 1730±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLb와 상기 관계선의 교점B1과, 상기 검출 직선DLb와 상기 기준 직선BLb의 교점B2의 거리가 최대가 될 때의 (교점B1의 스펙트럼 강도)-(교점B2의 스펙트럼 강도)를 최대 스펙트럼 강도B로 하고, (3) 상기 관계선에서의 파수 3075cm-1의 스펙트럼 강도와 파수 3675cm-1의 스펙트럼 강도를 잇는 기준 직선BLc를 설정하고, 3300±300cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLc와 상기 관계선의 교점C1과, 상기 검출 직선DLc와 상기 기준 직선BLc의 교점C2의 거리가 최대가 될 때의 (교점C1의 스펙트럼 강도)-(교점C2의 스펙트럼 강도)를 최대 스펙트럼 강도C로 하였을 때, 상기 중간 도전 수지층은 B/A
Figure 112013052393819-pat00001
0.47의 조건과 C/A
Figure 112013052393819-pat00002
0.39의 조건의 양방(兩方)을 만족한다.
본 발명에 의하면, 중간 도전 수지층을 포함하는 다층 구조의 외부 전극에서 상기 중간 도전 수지층과 금속층의 계면에 발생할 수 있는 박리를 최대한 억제할 수 있는 세라믹 전자 부품을 제공할 수 있다.
본 발명의 상기 목적 및 다른 목적과, 각 목적에 따른 특징과 효과는 이하의 설명과 첨부 도면에 의해 명백해질 것이다.
도 1의 (A)는 본 발명을 적용한 적층 세라믹 콘덴서의 종단면도, 도 1의 (B)는 도 1의 (A)의 P부 확대도.
도 2는 샘플1∼10 각각의 건조 조건, 경화(硬化) 조건, B/A의 값, C/A의 값 및 내열 불량률의 값을 도시하는 도면.
도 3의 (A) 및 도 3의 (B)는 최대 스펙트럼 강도A, B 및 C의 결정 수법을 설명하기 위한 도면.
《적층 세라믹 콘덴서의 기본 구조》
우선, 도 1의 (A) 및 도 1의 (B)를 인용하여 본 발명을 적용한 적층 세라믹 콘덴서의 기본 구조에 대하여 설명한다.
적층 세라믹 콘덴서(10)는 길이, 폭 및 높이의 기준 치수가 길이>폭=높이의 치수 관계 또는 길이>폭>높이의 치수 관계를 포함하는 대략 직방체 형상이며, 대략 직방체 형상의 부품 본체(11)와, 부품 본체(11)의 길이 방향의 양(兩) 단부(端部)에 1쌍의 외부 전극(12)을 구비한다. 참고로 길이는 도 1의 (A)의 좌우 방향의 치수가 해당되고, 폭은 도 1의 (A)의 앞에서부터 안 쪽에 향하는 방향의 치수가 해당되고, 높이는 도 1의 (A)의 상하 방향의 치수가 해당된다.
부품 본체(11)는 대략 직사각형 형상[矩形狀]의 다수의 내부 전극층(11a)이 유전체층(11b)을 개재하여 적층된 용량 형성부를 포함하는 것과 함께 높이 방향의 양측과 폭 방향의 양측에 내부 전극층(11a)이 존재하지 않는 마진부를 포함한다.
각 내부 전극층(11a)은 예컨대 니켈, 구리, 팔라듐, 백금, 은, 금 또는 이들의 합금으로 이루어지고, 각 내부 전극층(11a)의 윤곽 및 두께는 대략 같다. 각 유전체층(11b) 및 마진부는 예컨대 티탄산 바륨, 티탄산 스트론튬, 티탄산 칼슘, 티탄산 마그네슘, 지르콘산 칼슘, 티탄산 지르콘산 칼슘, 지르콘산 바륨 또는 산화티타늄으로 이루어지고, 각 유전체층(11b)의 두께는 대략 같다.
소형화 및 대용량화의 요구를 만족하는 실제의 적층 세라믹 콘덴서(10)의 내부 전극층(11a)의 총수는 100이상에 달하지만, 도 1의 (A)에는 도시의 편의 상, 내부 전극층(11a)의 총수를 18로 하고, 위로부터 홀수번째의 내부 전극층(11a)의 좌측 단연(端緣)을 좌측의 외부 전극(12)에 전기적으로 접속하고, 또한 위로부터 짝수번째의 내부 전극층(11a)의 우측 단연을 우측의 외부 전극(12)에 전기적으로 접속한 것을 도시한다.
1쌍의 외부 전극(12)은 부품 본체(11)의 길이 방향의 단면(端面)과 4측면(높이 방향의 2면과 폭 방향의 2면)의 일부를 연속해서 피복하도록 각각 설치된다. 각 외부 전극(12)은 부품 본체(11)에 밀착한 하지 금속층(12a)과, 상기 하지 금속층(12a)의 표면에 밀착한 제1 중간 금속층(12b)과, 상기 제1 중간 금속층(12b)의 표면에 밀착한 중간 도전 수지층(12c)과, 상기 중간 도전 수지층(12c)의 표면에 밀착한 제2 중간 금속층(12d)과, 제2 중간 금속층(12d)의 표면에 밀착한 표면 금속층(12e)을 포함하는 5층 구조다.
하지 금속층(12a)은 예컨대 니켈, 구리, 팔라듐, 백금, 은, 금 또는 이들의 합금과 상기 유전체층(11b) 및 마진부와 동질의 공생지(共生地) 성분의 혼성물(混成物), 또는 같은 금속 또는 합금과 실리카 등의 유리 성분의 혼성물로 이루어진다. 제1 중간 금속층(12b)과 제2 중간 금속층(12d)은 예컨대 니켈, 구리, 팔라듐, 백금, 은, 금 또는 이들의 합금으로 이루어진다. 표면 금속층(12e)은 예컨대 주석, 팔라듐, 금, 아연 또는 이들의 합금으로 이루어진다.
중간 도전 수지층(12c)은 예컨대 도전성 필러를 포함하는 에폭시 수지로 이루어지고, 상기 도전성 필러는 예컨대 은, 구리, 니켈 또는 그 합금으로 이루어지는 금속 필러 또는 탄소 필러로 이루어진다. 도전성 필러의 대표적인 형상은 입자 형상[粒狀], 플레이크 형상, 섬유 형상 등이다. 또한 중간 도전 수지층(12c)에서의 에폭시 수지와 도전성 필러의 질량비는 바람직하게는 9:1∼6:4의 범위 내에 있다.
《샘플1∼10의 구체적인 구조 및 그 제조 방법》
다음으로 도 2에 도시한 샘플1∼10(도 2를 참조)의 구체적인 구조 및 제조법에 대하여 설명한다. 참고로 각 샘플1∼10의 기본 구조는 상기 적층 세라믹 콘덴서(10)와 마찬가지이다.
샘플1∼10은 3225사이즈(길이, 폭 및 높이의 기준 치수가 3.2mm, 2.5mm, 2.5mm)이며, 내부 전극층(11a)은 니켈로 이루어지고, 그 수는 200으로 평균 두께는 대략 1.0μm이다. 유전체층(11b)과 마진부는 티탄산 바륨으로 이루어지고, 유전체층(11b)의 평균 두께는 대략 10.0μm이다.
또한 외부 전극(12)의 하지 금속층(12a)은 니켈 및 공생지 성분(티탄산 바륨)의 혼성물로 이루어지고, 그 두께는 대략 10.0μm이다. 제1 중간 금속층(12b)은 구리로 이루어지고, 그 두께는 대략 4.0μm이다. 중간 도전 수지층(12c)은 은 필러를 포함하는 에폭시 수지로 이루어지고, 그 두께는 대략 30.0μm이며, 에폭시 수지와 은 필러의 질량비는 대략 8:2이다. 제2 중간 금속층(12d)은 니켈로 이루어지고, 그 두께는 대략 3.0μm이다. 표면 금속층(12e)은 주석으로 이루어지고, 그 두께는 대략 5.0μm이다.
부품 본체(11)는 티탄산 바륨 분말과 에탄올(용제)과 폴리비닐부틸알(바인더)과 분산제 등의 첨가제를 포함하는 슬러리를 시트 형상으로 도공(塗工)하고 건조한 것과, 이에 니켈 분말과 테르피네올(용제)과 에틸셀룰로오스(바인더)와 분산제 등의 첨가제를 포함하는 페이스트를 대략 직사각형 형상으로 인쇄하고 건조한 것을 적절히 적층하고 압착한 후, 이를 환원성 분위기 하 또는 저산소 분압 분위기 하에서 티탄산 바륨 분말 및 니켈 분말에 적합한 온도 프로파일로 소성(탈바인더 처리와 소성 처리를 포함)하는 방법에 의해 제작된다.
외부 전극(12)의 하지 금속층(12a)은 상기 페이스트에 티탄산 바륨 분말(공생지 성분)을 첨가한 것을 소성 전의 부품 본체(11)의 길이 방향의 양 단부에 도포하고 상기 부품 본체와 함께 소성하는 방법, 또는 상기 페이스트를 소성 후의 부품 본체(11)의 길이 방향의 양 단부에 도포하고 이를 환원성 분위기 하 또는 저산소 분압 분위기 하에서 소부(燒付) 처리를 수행하는 방법에 의해 제작된다. 제1 중간 금속층(12b)은 하지 금속층(12a)을 제작한 후의 부품 본체(11)를 도금조(槽)에 투입하여 전해 도금을 수행하는 방법에 의해 제작된다. 중간 도전 수지층(12c)은 제1 중간 금속층(12b)을 제작한 후에 상기 제1 중간 금속층(12b)의 표면에 경화 전의 「은 필러를 포함하는 에폭시 수지」를 도포하고 건조한 것을 열처리에 의해 경화시키는 방법에 의해 제작된다. 여기서의 건조 조건(분위기, 온도 및 시간)과 경화 조건(분위기, 온도 및 시간)은 도 2의 「건조」 및 「경화」에 도시한 바와 같다. 제2 중간 금속층(12d)은 중간 도전 수지층(12c)을 제작한 후의 부품 본체(11)를 도금조에 투입하여 전해 도금을 수행하는 방법에 의해 제작된다. 표면 금속층(12e)은 제2 중간 금속층(12d)을 제작한 후의 부품 본체(11)를 도금조에 투입하여 전해 도금을 수행하는 방법에 의해 제작된다.
《최대 스펙트럼 강도A, B 및 C의 결정 수법 및 그 근거》
다음으로 도 3의 (A) 및 도 3의 (B)를 인용하여 도 2의 「B/A」 및 「C/A」에 이용되는 최대 스펙트럼 강도A, B 및 C의 결정 수법 및 그 근거에 대하여 설명한다. 참고로 도 3의 (A) 및 도 3의 (B)는 ATR(Attenuated Total Reflection)법에 의해 얻은 도 2의 샘플4의 중간 도전 수지층(12c)의 파수와 스펙트럼 강도의 관계선을 파수 축(횡축)과 스펙트럼 강도 축(종축)을 포함하는 2축 그래프로 도시한 도면이다.
최대 스펙트럼 강도A를 결정할 때에는 도 3의 (A)에 도시한 바와 같이 우선, 관계선에서의 파수 1400cm-1의 스펙트럼 강도와 파수 1560cm-1의 스펙트럼 강도를 잇는 기준 직선BLa를 설정한다. 그리고 1500±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLa와 관계선의 교점A1과, 상기 검출 직선DLa와 기준 직선BLa의 교점A2의 거리가 최대가 될 때의 (교점A1의 스펙트럼 강도)-(교점A2의 스펙트럼 강도)를 최대 스펙트럼 강도A로 한다.
또한 최대 스펙트럼 강도B를 결정할 때에는 도 3의 (A)에 도시한 바와 같이 우선, 관계선에서의 파수 1560cm-1의 스펙트럼 강도와 파수 1800cm-1의 스펙트럼 강도를 잇는 기준 직선BLb를 설정한다. 그리고 1730±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLb와 관계선의 교점B1과, 상기 검출 직선DLb와 기준 직선BLb의 교점A2의 거리가 최대가 될 때의 (교점B1의 스펙트럼 강도)-(교점B2의 스펙트럼 강도)를 최대 스펙트럼 강도B로 한다.
또한 최대 스펙트럼 강도C를 결정할 때에는 도 3의 (B)에 도시한 바와 같이 우선, 관계선에서의 파수 3075cm-1의 스펙트럼 강도와 파수 3675cm-1의 스펙트럼 강도를 잇는 기준 직선BLc를 설정한다. 그리고 3300±300cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLc와 관계선의 교점C1과, 상기 검출 직선DLc와 기준 직선BLc의 교점C2의 거리가 최대가 될 때의 (교점C1의 스펙트럼 강도)-(교점C2의 스펙트럼 강도)를 최대 스펙트럼 강도C로 한다.
앞서 언급했듯이 도 3의 (A) 및 도 3의 (B)는 도 2의 샘플4의 중간 도전 수지층(12c)의 파수와 스펙트럼 강도의 관계선을 도시한 도면이며, 상기 결정 수법에 의해 구해진 최대 스펙트럼 강도A는 0.1, 최대 스펙트럼 강도B는 0.034, 최대 스펙트럼 강도C는 0.048이기 때문에 도 2의 샘플4에 도시한 바와 같이 B/A는 0.34, C/A는 0.48이 된다.
전술한 결정 수법은 하기를 그 근거로 한다. 즉, 중간 도전 수지층(12c)의 주체인 에폭시 수지는 벤젠환(環)을 포함하고, 상기 벤젠환은 1500±25cm-1의 파수 영역 중에서 피크로서 나타난다. 즉, 최대 스펙트럼 강도A는 이 피크를 잡은 것을 말한다. 또한 에폭시 수지가 경화하는 과정에서는 에폭시기(基)의 일부가 분해하여 카르보닐기로 변화되고, 상기 카르보닐기는 1730±25cm-1의 파수 영역 중에서 피크로서 나타난다. 즉, 최대 스펙트럼 강도B는 이 피크를 잡은 것을 말한다. 또한 에폭시 수지가 경화하는 과정에서는 에폭시기가 개환(開環)하여 OH기가 발생하고, 상기 OH기는 3300±300cm-1의 파수 영역 중에서 피크로서 나타난다. 즉, 최대 스펙트럼 강도C는 이 피크를 잡은 것을 말한다.
또한 기준 직선BLa의 설정에 이용한 파수 1400cm-1 및 1560cm-1은 교점A1을 포함하는 연속 기복(起伏)의 최소 파수와 최대 파수에 준하고, 기준 직선BLb의 설정에 이용한 파수 1560cm-1 및 1800cm-1은 교점B1을 포함하는 연속 기복의 최소 파수와 최대 파수에 준하고, 기준 직선BLc의 설정에 이용한 파수 3075cm-1 및 3675cm-1은 교점C1을 포함하는 연속 기복의 최소 파수와 최대 파수에 준한다.
최대 스펙트럼 강도A는 열적으로 안정적인 상기 벤젠환에 기초하고 있으며, 어떠한 경화 조건에서도 거의 변하지 않는다. 한편, 최대 스펙트럼 강도B는 상기 카르보닐기의 증가에 의해 변화하고, 상기 카르보닐기의 증가는 에폭시 수지의 내열성 열화의 원인이 된다고 생각되기 때문에 최대 스펙트럼 강도B/최대 스펙트럼 강도A(도 2의 「B/A」)는 최대한 낮은 값인 것이 바람직하다고 할 수 있겠다. 또한 최대 스펙트럼 강도C는 상기 OH기의 증가에 의해 변화하고, 상기 OH기의 증가는 에폭시 수지의 경화 진행의 기준이 되기 때문에 최대 스펙트럼 강도C/최대 스펙트럼 강도A(도 2의 「C/A」)는 최대한 높은 값인 것이 바람직하다고 할 수 있겠다.
《도 2의 「B/A」 및 「C/A」의 측정 방법》
다음으로 도 2의 「B/A」 및 「C/A」의 측정 방법에 대하여 설명한다.
우선 상기 샘플1∼10을 각각 10개씩 준비하고, 절단 또는 연마에 의해 중간 도전 수지층(12c)의 단면(斷面)을 노출시킨다. 그리고 적외 분광 이미징 시스템(Bruker Optics K.K. 사제, Vertex70)을 이용하여 실온이 대략 25℃로 습도가 대략 50%의 환경 하에서 ATR법에 의해 각 중간 도전 수지층(12c)의 파수와 스펙트럼 강도의 관계선[도 3의 (A) 및 도 3의 (B)를 참조]을 얻는다. 그리고 상기 《최대 스펙트럼 강도A, B 및 C의 결정 수법 및 그 근거》에서 설명한 결정 수법에 준하여 각 중간 도전 수지층(12c)의 최대 스펙트럼 강도A, B 및 C를 구한다. 그리고 각 샘플1∼10마다 최대 스펙트럼 강도B/최대 스펙트럼 강도A의 평균값(도 2의 「B/A」)과 최대 스펙트럼 강도C/최대 스펙트럼 강도A의 평균값(도 2의 「C/A」)을 구한다.
《도 2의 「내열 불량률」의 측정 방법》
다음으로 도 2의 「내열 불량률」의 측정 방법에 대하여 설명한다.
우선 상기 샘플1∼10을 각각 10개씩 준비하고, 이들을 270℃의 납땜조 내에 3초간 침지(浸漬)하고나서 취출(取出)한다. 그리고 절단 또는 연마에 의해 각 외부 전극(12)의 단면을 노출시켜, 전자 현미경을 이용한 단면 관찰에 의해 각 외부 전극(12)에서의 중간 도전 수지층(12c)과, 상기 중간 도전 수지층(12c)과 밀착하는 금속층[제1 중간 금속층(12b)과 제2 중간 금속층(12d)을 가리킨다]의 계면에서의 박리의 발생 유무를 확인한다. 그리고 각 샘플1∼10마다 박리 발생수/10(도 2의 「내열 불량률」)을 구한다.
《샘플1∼10의 평가》
도 2로부터 알 수 있듯이 샘플4∼7의 「내열 불량률」은 모두 0%이며, 상기 샘플4∼7의 「B/A」는 0.47이하로 「C/A」는 0.46이상이다. 상기 《최대 스펙트럼 강도A, B 및 C의 결정 수법 및 그 근거》의 마지막에 설명한 바와 같이 「B/A」는 최대한 낮은 값인 것이 바람직하고, 또한 「C/A」는 최대한 높은 값인 것이 바람직하기 때문에, 중간 도전 수지층(12c)이 B/A
Figure 112013052393819-pat00003
0.47의 조건과 C/A
Figure 112013052393819-pat00004
0.46의 조건의 양방을 만족한다면, 외부 전극(12)에 포함되는 중간 도전 수지층(12c)과 상기 중간 도전 수지층(12c)에 밀착하는 금속층[제1 중간 금속층(12b)과 제2 중간 금속층(12d)을 가리킨다]의 계면에 발생할 수 있는 박리를 확실하게 억제할 수 있다.
또한 도 2로부터 알 수 있듯이 샘플1∼3의 「내열 불량률」은 20%와 10%이지만, 샘플8∼10의 「내열 불량률」보다 현격히 낮은 것은 명백하고, 또한 샘플1∼3의 「B/A」는 샘플4∼7의 「B/A」와 마찬가지로 0.47이하이기 때문에 중간 도전 수지층(12c)이 B/A
Figure 112013052393819-pat00005
0.47의 조건과 C/A
Figure 112013052393819-pat00006
0.39의 조건의 양방을 만족한다면, 외부 전극(12)에 포함되는 중간 도전 수지층(12c)과 상기 중간 도전 수지층(12c)에 밀착하는 금속층[제1 중간 금속층(12b)과 제2 중간 금속층(12d)을 가리킨다]의 계면에 발생할 수 있는 박리를 억제하는 효과를 충분히 얻을 수 있다.
《그 외의 세라믹 전자 부품으로의 적용》
이상의 설명에서는 외부 전극(12)으로서 5층 구조인 것을 예로 들었지만, 상기 외부 전극(12)이 제1 중간 금속층(12b) 및 제2 중간 금속층(12d)을 제외한 3층 구조의 경우나, 제1 중간 금속층(12b) 및 제2 중간 금속층(12d)의 일방(一方)을 제외한 4층 구조의 경우나, 중간 금속층을 증가한 6층 이상의 다층 구조를 가지는 경우나, 중간 도전 수지층(12c) 이외의 금속층의 재료가 전술과 다른 경우에서도 중간 도전 수지층(12c)이 전술의 최대 스펙트럼 강도에 따른 조건을 만족한다면 상기와 마찬가지의 효과를 얻을 수 있다. 또한 중간 도전 수지층(12c)으로서 은 필러를 포함하는 에폭시 수지로 이루어지는 것을 예로 들었지만, 은 필러가 은합금 필러나 탄소 필러 등의 다른 도전성 필러로 이루어지는 경우에서도 중간 도전 수지층(12c)이 전술의 최대 스펙트럼 강도에 따른 조건을 만족한다면 상기와 마찬가지의 효과를 얻을 수 있다.
또한 외부 전극(12)으로서 적층 세라믹 콘덴서에 설치된 것을 예로 들었지만, 적층 세라믹 콘덴서 이외의 세라믹 전자 부품, 예컨대 적층 세라믹 인덕터에 설치된 다층 구조의 외부 전극이 상기와 마찬가지의 중간 도전 수지층(12c)을 포함하는 경우에서도 상기 중간 도전 수지층(12c)이 전술의 최대 스펙트럼 강도에 따른 조건을 만족한다면 상기와 마찬가지의 효과를 얻을 수 있다.
10: 적층 세라믹 콘덴서 11: 부품 본체
12: 외부 전극 12a: 하지 금속층
12b: 제1 중간 금속층 12c: 중간 도전 수지층
12d: 제2 중간 금속층 12e: 표면 금속층.

Claims (4)

  1. 도전성 필러를 포함하는 합성 수지로 이루어지는 중간 도전 수지층을 포함하는 다층 구조의 외부 전극을 구비한 세라믹 전자 부품으로서,
    상기 중간 도전 수지층은 도전성 필러를 포함하는 에폭시 수지로 이루어지고, ATR법에 의해 얻은 상기 중간 도전 수지층의 파수(波數)와 스펙트럼 강도의 관계선을 2축 그래프에 나타내어, (1) 상기 관계선에서의 파수 1400cm-1의 스펙트럼 강도와 파수 1560cm-1의 스펙트럼 강도를 잇는 기준 직선BLa를 설정하고, 1500±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLa와 상기 관계선의 교점A1과, 상기 검출 직선DLa와 상기 기준 직선BLa의 교점A2의 거리가 최대가 될 때의 (교점A1의 스펙트럼 강도)-(교점A2의 스펙트럼 강도)를 최대 스펙트럼 강도A로 하고, (2) 상기 관계선에서의 파수 1560cm-1의 스펙트럼 강도와 파수 1800cm-1의 스펙트럼 강도를 잇는 기준 직선BLb를 설정하고, 1730±25cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLb와 상기 관계선의 교점B1과, 상기 검출 직선DLb와 상기 기준 직선BLb의 교점B2의 거리가 최대가 될 때의 (교점B1의 스펙트럼 강도)-(교점B2의 스펙트럼 강도)를 최대 스펙트럼 강도B로 하고, (3) 상기 관계선에서의 파수 3075cm-1의 스펙트럼 강도와 파수 3675cm-1의 스펙트럼 강도를 잇는 기준 직선BLc를 설정하고, 3300±300cm-1의 파수 영역 중에서 스펙트럼 강도 축과 평행한 검출 직선DLc와 상기 관계선의 교점C1과, 상기 검출 직선DLc와 상기 기준 직선BLc의 교점C2의 거리가 최대가 될 때의 (교점C1의 스펙트럼 강도)-(교점C2의 스펙트럼 강도)를 최대 스펙트럼 강도C로 하였을 때, 상기 중간 도전 수지층은 B/A
    Figure 112013052393819-pat00007
    0.47의 조건과 C/A
    Figure 112013052393819-pat00008
    0.39의 조건의 양방(兩方)을 만족하는 것을 특징으로 하는 세라믹 전자 부품.
  2. 제1항에 있어서, 상기 C/A
    Figure 112013052393819-pat00009
    0.39의 조건이 C/A
    Figure 112013052393819-pat00010
    0.46인 것을 특징으로 하는 세라믹 전자 부품.
  3. 제1항 및 제2항 중 어느 한 항에 있어서, 상기 외부 전극은 니켈을 포함하는 하지(下地) 금속층과, 구리로 이루어지는 제1 중간 금속층과, 상기 중간 도전 수지층과, 니켈로 이루어지는 제2 중간 금속층과, 주석으로 이루어지는 표면 금속층을 순서대로 포함하는 5층 구조인 것을 특징으로 하는 세라믹 전자 부품.
  4. 제1항 및 제2항 중 어느 한 항에 있어서, 상기 도전성 필러는 은 필러인 것을 특징으로 하는 세라믹 전자 부품.
KR1020130067504A 2012-12-06 2013-06-13 세라믹 전자 부품 KR101426705B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012267020A JP5567647B2 (ja) 2012-12-06 2012-12-06 セラミック電子部品
JPJP-P-2012-267020 2012-12-06

Publications (2)

Publication Number Publication Date
KR20140073391A KR20140073391A (ko) 2014-06-16
KR101426705B1 true KR101426705B1 (ko) 2014-08-05

Family

ID=50862388

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130067504A KR101426705B1 (ko) 2012-12-06 2013-06-13 세라믹 전자 부품

Country Status (5)

Country Link
US (1) US9349539B2 (ko)
JP (1) JP5567647B2 (ko)
KR (1) KR101426705B1 (ko)
CN (1) CN103854854B (ko)
TW (1) TWI476795B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
JP6388809B2 (ja) * 2014-09-17 2018-09-12 太陽誘電株式会社 セラミック電子部品及びその製造方法
KR102150557B1 (ko) * 2015-03-13 2020-09-01 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
KR102293032B1 (ko) * 2015-04-21 2021-08-24 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
TWI629696B (zh) * 2015-06-04 2018-07-11 日商村田製作所股份有限公司 Laminated ceramic electronic parts
JP6623574B2 (ja) 2015-06-24 2019-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
US10395827B2 (en) * 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component
JP6631547B2 (ja) * 2016-12-09 2020-01-15 株式会社村田製作所 積層セラミックコンデンサ
JP6926995B2 (ja) * 2017-11-29 2021-08-25 Tdk株式会社 電子部品
JP6602925B2 (ja) * 2018-08-15 2019-11-06 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP7190937B2 (ja) * 2019-02-27 2022-12-16 京セラ株式会社 積層セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20220056535A (ko) * 2020-10-28 2022-05-06 삼성전기주식회사 적층 세라믹 전자부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277382B1 (ko) 1995-08-18 2001-01-15 사토 히로시 다층전자부품
KR101153550B1 (ko) 2010-12-17 2012-06-11 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품
JP4952815B2 (ja) 2010-03-30 2012-06-13 Tdk株式会社 電子部品の製造方法および電子部品の評価方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11162771A (ja) * 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP3363369B2 (ja) 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
JP2003197460A (ja) * 2001-12-26 2003-07-11 Murata Mfg Co Ltd 電子部品の製造方法および電子部品
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP2007281400A (ja) * 2006-04-04 2007-10-25 Taiyo Yuden Co Ltd 表面実装型セラミック電子部品
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100277382B1 (ko) 1995-08-18 2001-01-15 사토 히로시 다층전자부품
JP4952815B2 (ja) 2010-03-30 2012-06-13 Tdk株式会社 電子部品の製造方法および電子部品の評価方法
KR101153550B1 (ko) 2010-12-17 2012-06-11 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품

Also Published As

Publication number Publication date
US9349539B2 (en) 2016-05-24
TWI476795B (zh) 2015-03-11
CN103854854B (zh) 2016-11-02
JP5567647B2 (ja) 2014-08-06
CN103854854A (zh) 2014-06-11
US20140160627A1 (en) 2014-06-12
JP2014116340A (ja) 2014-06-26
TW201423792A (zh) 2014-06-16
KR20140073391A (ko) 2014-06-16

Similar Documents

Publication Publication Date Title
KR101426705B1 (ko) 세라믹 전자 부품
US8553390B2 (en) Ceramic electronic component
US9870866B2 (en) Multilayer electronic component
JP6020503B2 (ja) 積層セラミック電子部品
US9870865B2 (en) Multilayer ceramic capacitor including a perovskite compound
KR101576163B1 (ko) 적층 세라믹 전자부품
JP6854593B2 (ja) 積層セラミックコンデンサ
JP2014146669A (ja) 積層型セラミック電子部品
US9997297B2 (en) Multilayer electronic component
KR101446189B1 (ko) 세라믹 전자부품
JP6812677B2 (ja) 積層電子部品
US11114243B2 (en) Multilayer ceramic capacitor and method for producing the same
JP2021111659A (ja) 積層セラミックコンデンサ
JP2018049885A (ja) 積層セラミック電子部品
JP2021150300A (ja) 積層セラミックコンデンサ
US11908625B2 (en) Multilayer ceramic electronic component
JP6330484B2 (ja) セラミック電子部品
US20220406527A1 (en) Multilayer ceramic electronic component
JP2008112759A (ja) セラミック電子部品及びその製造方法
KR20160071335A (ko) 도전성 페이스트 및 세라믹 전자 부품
JP2021150301A (ja) 積層セラミックコンデンサ
US20220406528A1 (en) Multilayer ceramic electronic component
JP2020068222A (ja) 積層セラミックコンデンサ
JP4779976B2 (ja) 電子部品の製造方法
JP2015043424A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 5