TW201513149A - 積層陶瓷電容器及積層陶瓷電容器之製造方法 - Google Patents

積層陶瓷電容器及積層陶瓷電容器之製造方法 Download PDF

Info

Publication number
TW201513149A
TW201513149A TW103122722A TW103122722A TW201513149A TW 201513149 A TW201513149 A TW 201513149A TW 103122722 A TW103122722 A TW 103122722A TW 103122722 A TW103122722 A TW 103122722A TW 201513149 A TW201513149 A TW 201513149A
Authority
TW
Taiwan
Prior art keywords
ceramic
uncalcined
internal electrode
conductive paste
ceramic capacitor
Prior art date
Application number
TW103122722A
Other languages
English (en)
Other versions
TWI530973B (zh
Inventor
Akitaka Doi
Shinichi Yamaguchi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201513149A publication Critical patent/TW201513149A/zh
Application granted granted Critical
Publication of TWI530973B publication Critical patent/TWI530973B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種具有充分之高溫負載壽命之積層陶瓷電容器、及可確實地製造該積層陶瓷電容器之積層陶瓷電容器之製造方法。 使內部電極(3、4)為Sn固溶於Ni之構成者,並且將內部電極之距與陶瓷介電層對向之表面2nm之深度之區域中的Sn/(Ni+Sn)比(原子數比)之偏差之CV值設為32%以下。 作為內部電極形成用之導電膏,使用包含Ni粉末及藉由BET求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。 又,作為導電膏,使用包含Ni-Sn合金粉末之導電膏。或者,使用包含Ni-Sn合金粉末及比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。

Description

積層陶瓷電容器及積層陶瓷電容器之製造方法
本發明係關於一種具有以隔著介電體陶瓷層相互對向之方式配設內部電極之構造之積層陶瓷電容器及積層陶瓷電容器之製造方法。
隨著近年之電子設備技術之發展,對積層陶瓷電容器要求小型化及大電容化。為滿足該等要求而推進構成積層陶瓷電容器之陶瓷介電層之薄層化。
然而,若使陶瓷介電層薄層化,則施加至每1層之電場強度相對變高。因此,要求提高電壓施加時之耐久性、可靠性。
作為此種積層陶瓷電容器,例如已知有如下之積層陶瓷電容器,即包括:積層體,其具有經積層之複數個陶瓷介電層、及沿陶瓷介電層間之界面形成之複數個內部電極;及複數個外部電極,其形成於積層體之外表面且與內部電極電性連接(參照專利文獻1)。並且,於該專利文獻1之積層陶瓷電容器中,作為內部電極,揭示有將Ni作為主成分而使用者。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平11-283867號公報
然而,於包括將Ni作為主成分而使用之內部電極之上述專利文 獻1之積層陶瓷電容器中,高溫負載壽命未必充分,要求開發高溫負載壽命更長、耐久性優異之積層陶瓷電容器,此為實情。
本發明係為解決上述問題而完成者,其目的在於提供一種即便於陶瓷介電層更薄層化之情形時亦具有充分之高溫負載壽命之耐久性優異之積層陶瓷電容器、及可確實地製造該積層陶瓷電容器之積層陶瓷電容器之製造方法。
為解決上述問題,本發明之積層陶瓷電容器之特徵在於:包括陶瓷積層體、複數個內部電極、及外部電極,該陶瓷積層體係複數個陶瓷介電層積層而成,該複數個內部電極係於上述陶瓷積層體之內部,以隔著上述陶瓷介電層相互對向之方式配設,該外部電極係於上述陶瓷積層體之外表面以與上述內部電極導通之方式配設;且於上述內部電極中,Sn固溶於Ni,並且上述內部電極之距與上述陶瓷介電層對向之表面2nm之深度之區域中的Sn之含量相對於Sn與Ni之合計含量之比(原子數比)即Sn/(Sn+Ni)比之偏差之CV(coefficient of variation,變異係數)值為32%以下。
又,本發明之積層陶瓷電容器之製造方法之特徵在於:其係用以製造上述之本發明之積層陶瓷電容器之方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及 藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且作為上述導電膏,使用包含Ni粉末、及藉由BET(Brunauer-Emmett-Teller,布厄特)法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。
又,本發明之另一積層陶瓷電容器之製造方法之特徵在於:其係用以製造上述之本發明之積層陶瓷電容器之方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且作為上述導電膏,使用包含Ni-Sn合金粉末之導電膏。
又,本發明之又一積層陶瓷電容器之製造方法之特徵在於:其係用以製造上述之本發明之積層陶瓷電容器之方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且 作為上述導電膏,使用包含Ni-Sn合金粉末、及藉由BET法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。
本發明之積層陶瓷電容器係於內部電極中,Sn固溶於Ni,並且內部電極之距與陶瓷介電層對向之表面2nm之深度之區域中的Sn之含量相對於Sn與Ni之合計含量之比(原子數比)即Sn/(Sn+Ni)比之偏差之CV值成為32%以下,故可提供高溫負載壽命較長、耐久性優異之積層陶瓷電容器。
於本發明中,於內部電極中,Sn固溶於Ni,換言之,Ni與Sn形成合金(Ni-Sn合金化),由此使陶瓷介電層與內部電極之界面之狀態(電性障壁高度)發生變化,此情形有助於高溫負載壽命之提高。
即,為獲得更高之可靠性,較理想為,於內部電極中,Ni與Sn形成合金,並且陶瓷介電層與內部電極之界面之Sn/(Sn+Ni)比之偏差較小。
尤其,於陶瓷介電層與內部電極之界面(具體而言為內部電極之距與陶瓷介電層對向之表面2nm之深度之區域),存在Ni-Sn合金,並且,Sn/(Sn+Ni)比之偏差之CV值為32%以下,此情形對高溫負載壽命之提高而言較為重要。
再者,於Sn/(Sn+Ni)比不均一之情形時,存在如下情形:於上述界面之Sn濃度較低之部位,可獲得之效果變小,於Sn濃度較高之部位,會產生因內部電極之球形化所致的局部之元件(陶瓷介電層)之薄層化,從而導致可靠性降低。
又,本發明之積層陶瓷電容器之製造方法包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒內部電極圖案係藉由 塗佈包含Ni成分與Sn成分之導電膏而形成,且沿未煅燒陶瓷介電層間之複數個界面配設;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且,作為導電膏,使用藉由BET法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末調配而成之導電膏,故可高效率地製造上述本發明之積層陶瓷電容器。
即,由於係使用藉由BET法求出之比表面積大至10m2/g以上之微細之氧化錫粉末調配而成之導電膏,故可確實地形成Sn與Ni固溶而經Ni-Sn合金化之內部電極。結果,可高效率地製造如下之高溫負載壽命較長、可靠性較高之積層陶瓷電容器,即,於煅燒後形成之陶瓷介電層與內部電極之界面(具體而言為內部電極之距與陶瓷介電層對向之表面2nm之深度之區域),存在Ni-Sn合金,並且,Sn/(Sn+Ni)比之偏差之CV值為32%以下。
又,僅藉由調整Ni粉末與氧化錫粉末之比率,便可容易地形成期望之Sn/(Sn+Ni)比之內部電極,而可較高地保持製造步驟之自由度。
又,於本發明之積層陶瓷電容器之製造方法中,作為導電膏,亦可使用包含Ni-Sn合金粉末之導電膏以代替使用藉由BET法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末調配而成之導電膏。
於此情形時,需要準備以與構成內部電極之Ni與Sn之比率(目標比率)對應之比率包含Ni與Sn之Ni-Sn合金粉末,而於Ni-Sn合金之情形時,Sn/(Sn+Ni)比穩定,因此可精度較佳地形成如於陶瓷介電層與內部電極之界面存在Ni-Sn合金且Sn/(Sn+Ni)比之偏差之CV值為32%以下的內部電極,從而可確實地製造高溫負載壽命較長、可靠性較高之積層陶瓷電容器。
進而,作為導電膏,亦可使用包含Ni-Sn合金粉末及藉由BET法 求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。
於該情形時,需要準備Ni-Sn合金粉末與氧化錫粉末,例如於欲形成特定之Sn/(Sn+Ni)比之內部電極之情形時,可利用Ni與Sn之比率穩定之Ni-Sn合金粉末,確保上述Sn/(Sn+Ni)比之主要之部分,並藉由氧化錫粉末之添加量而進行Sn/(Sn+Ni)比之微調整,從而可確保生產製程之自由度。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷介電層
3、4‧‧‧內部電極
5‧‧‧陶瓷積層體
6、7‧‧‧外部電極
L‧‧‧長度
T‧‧‧厚度
W‧‧‧寬度
圖1係表示本發明之實施形態之積層陶瓷電容器之構成之前視剖面圖。
圖2係表示針對構成本發明之實施形態之積層陶瓷電容器之內部電極,藉由WDX(wavelength dispersive X-ray spectroscopy,波長色散X射線光譜學)進行Ni與Sn之測繪分析之部位之說明圖。
以下,表示本發明之實施形態,進而詳細說明作為本發明之特徵之處。
[實施形態1] <積層陶瓷電容器之構成>
圖1係表示本發明之一實施形態(實施形態1)之積層陶瓷電容器之構成之前視剖面圖。
該積層陶瓷電容器1包括陶瓷積層體5。陶瓷積層體5包括經積層之複數個陶瓷介電層2、及於其內部以隔著陶瓷介電層2相互對向之方式配設之複數個內部電極3、4。再者,於陶瓷介電層2之內部配設之內部電極3、4被交替地引出至陶瓷積層體5之相反側之端面。
並且,於陶瓷積層體5之相互對向之端面,以與內部電極3、4電性連接之方式配設有外部電極6、7。
於陶瓷積層體5之外表面上之相互對抗之端面形成有外部電極6、7。並且,外部電極6、7分別與被交替地引出至相反側之端面之內部電極3、4連接。
再者,作為構成外部電極6、7之導電材料,例如可使用將Ag或Cu作為主成分者等。
再者,該實施形態1之積層陶瓷電容器1係包括2個外部電極6、7之2端子型者,但本發明亦可應用於包括多個外部電極之多端子型之構成者。
於該積層陶瓷電容器1中,內部電極3、4係將Sn固溶於Ni之Ni-Sn合金作為主要成分之電極。
並且,構成為,內部電極3、4之距與陶瓷介電層2對向之表面2nm之深度之區域(亦稱為界面附近區域)中的Sn之含量相對於Sn與Ni之合計含量之比(原子數比)Sn/(Sn+Ni)之偏差之CV值成為32%以下。
藉由設為此種構成,可獲得高溫負載壽命較長、可靠性較高之積層陶瓷電容器1。
<積層陶瓷電容器之製造>
其次,針對上述之本發明之一實施形態(實施形態1)之積層陶瓷電容器之製造方法進行說明。
(1)首先,作為含有Ti及Ba之鈣鈦礦型化合物之原料,稱量特定量之BaCO3粉末與TiO2粉末。然後,調和已稱量之粉末,藉由球磨機進行混合後,於特定之條件下進行熱處理,藉此獲得成為構成陶瓷介電層之材料之主成分之鈦酸鋇系鈣鈦礦型化合物粉末。
(2)其次,準備作為副成分之Dy2O3、MgO、MnO、SiO2之各粉末,且以相對於上述之主成分之100莫耳份而言Dy2O3為0.75莫耳份、MgO為1莫耳份、MnO為0.2莫耳份、SiO2為1莫耳份之方式進行稱量。將該等粉末與主成分之鈦酸鋇系鈣鈦礦型化合物粉末進行調配, 藉由球磨機混合一定時間並乾燥後,進行乾式粉碎,從而獲得原料粉末。
(3)又,於該原料粉末中添加聚乙烯丁醛系黏合劑及乙醇等有機溶劑,藉由球磨機進行濕式混合,而調整漿料。藉由刮刀法使該陶瓷漿料片材成形,而獲得煅燒後之厚度成為0.8μm之陶瓷生片。再者,該陶瓷生片係於煅燒後成為介電體陶瓷層之陶瓷生片。
(4)又,利用以下之方法製備內部電極形成用之導電膏。
將作為固體成分之金屬粉末(於該實施形態中為Ni粉末)、作為相同材料之陶瓷粉末(於該實施形態中為與構成陶瓷介電層之陶瓷相同組成之陶瓷粉末)、具有特定之比表面積之氧化錫粉末(SnO或SnO2)、分散劑以及溶劑進行混合,藉此獲得第1研磨漿。
作為上述氧化錫(SnO或SnO2),如表1所示,使用於比表面積為3m2/g(試樣編號11)~173m2/g(試樣編號5)之範圍內不同者。
再者,上述氧化錫(SnO或SnO2)之比表面積係藉由以下方法求出之值,即:於試樣管中填充氧化錫(試樣),進行加熱除氣(除脂)處理後,以吸附法進行測定(使用氣體:N2),並以BET1點法算出。
又,關於Ni粉末與氧化錫(SnO或SnO2)之比率,自結果而言,構成所獲得之積層陶瓷電容器之內部電極之與陶瓷介電層之界面附近之Sn/(Sn+Ni)比(原子數比)之平均值如表1所示,於如成為0.058(試樣編號11)~0.169(試樣編號1)之範圍內變化。
然後,將上述第1研磨漿與磨球一併投入至容積1L之樹脂罐中,並使樹脂罐以固定旋轉速度旋轉12小時,藉此進行罐磨機分散處理,從而獲得第1漿料。
其次,藉由於上述樹脂罐中之第1漿料中添加預先混合有乙基纖維素與溶劑之有機媒劑而獲得第2研磨漿。
然後,藉由使樹脂罐以固定旋轉速度旋轉12小時,而進行罐磨 機分散處理,從而獲得第2漿料。
然後,於已將第2漿料加熱之狀態下,使用網眼為1μm之薄膜式過濾器,於壓力未達1.5kg/cm2之條件下進行加壓過濾,從而獲得導電膏。
(5)其次,將該導電膏於以上述方式製作之陶瓷生片上以特定之圖案進行印刷,而形成於煅燒後成為內部電極之導電膏層(內部電極圖案)。導電膏層之厚度係設為如於煅燒後可獲得厚度為0.6μm之內部電極之厚度。
(6)然後,將形成有內部電極圖案之陶瓷生片以內部電極圖案之被引出側交替地成為相反側之方式積層複數片,從而獲得未煅燒之陶瓷積層體。
(7)將該陶瓷積層體進行熱處理而使黏合劑燃燒後,於包含H2-N2-H2O氣體之還原氣氛中進行煅燒,藉此獲得陶瓷燒結體(陶瓷積層體)。
(8)其次,藉由於所獲得之陶瓷積層體之兩端面,塗佈含有玻璃料之Cu膏並進行燒接,而形成與內部電極電性連接之外部電極。藉此,獲得具有如圖1所示之構造之積層陶瓷電容器(表1之試樣編號1~11之試樣)1。
再者,表1之於試樣編號標附*之試樣編號10、11之試樣係不滿足本發明之要件之比較例之試樣,表1之未於試樣編號標附*之試樣編號1~9之試樣係滿足本發明之要件之實施例之試樣。
再者,於該實施形態1中獲得之積層陶瓷電容器之外形尺寸為寬度(W):0.5mm,長度(L):1.0mm,厚度(T):0.3mm,介置於內部電極間之陶瓷介電層之厚度為0.8μm。又,介置於內部電極間之有效陶瓷介電層之總數為100層,每1層之對向電極之面積為3×10-7m2
然後,針對以上述方式製作之積層陶瓷電容器,藉由以下說明 之方法,查明「於內部電極中存在Sn」、「內部電極中所含之Sn與Ni合金化」、及「內部電極之界面附近區域中之Sn/(Sn+Ni)比」。
以下,進行說明。
(1)於內部電極中存在Sn之確認
(1-1)研磨
將各試樣以長度(L)方向沿著垂直方向之姿勢保持,以樹脂固定試樣之周圍,使由試樣之寬度(W)與厚度(T)界定之WT面自樹脂露出。
然後,藉由研磨機而研磨各試樣之WT面,進行研磨直至各試樣之長度(L)方向之1/2左右之深度為止。並且,為消除由研磨所致之內部電極之塌邊,於研磨結束後,藉由離子研磨對研磨表面進行加工。
(1-2)內部電極之測繪分析
然後,如圖2所示,將WT剖面之L方向1/2左右之位置上之積層有內部電極之區域於各試樣之厚度(T)方向分三等分,於中央區域、及靠近上下之外層部(無效部)之區域(即,上部區域及下部區域)之3個區域中,藉由WDX(波長色散X射線光譜法)進行Ni及Sn之測繪分析。
結果確認了,於各試樣(於試樣編號1~11之任一試樣中均調配有Sn成分)中,於內部電極中存在Sn。
(2)內部電極中所含之Sn與Ni合金化之確認
將煅燒後之積層陶瓷電容器(積層體)粉碎,使其成為粉末狀。以XRD(X ray diffraction,X射線繞射)分析該粉末。
結果確認了,Ni之波峰位置移位。據此,可知內部電極中之Sn係以Ni與Sn之合金之形式而存在。
(3)內部電極中之Sn之分佈之確認
於煅燒後之積層陶瓷電容器(積層體)之WT剖面之L方向之1/2左右之位置,將試樣之積層有內部電極之區域於T方向三等分,對中央 區域及靠近上下之外層部(無效部)之區域(即,上部區域及下部區域)之3個區域的W方向上之中央部,使用利用FIB(Focused Ion Beam,聚焦離子束)之微量取樣加工法進行加工,而製作經薄片化之分析用之試樣。
再者,以薄片試樣厚度成為60nm以下之方式進行加工。又,FIB加工時所形成之試樣表面之損壞層係藉由Ar離子研磨而去除。
又,於加工分析試樣時,FIB係使用SMI3050SE(Seiko Instruments公司製造),Ar離子研磨係使用PIPS(Gatan公司製造)。
然後,利用STEM(掃描透過型電子顯微鏡)觀察以上述方式製作之試樣,並自試樣中之各區域選擇4根不同之內部電極。
又,找出5處與薄片化試樣剖面(薄片化試樣之主面)大致垂直之陶瓷元件與內部電極之界面(針對4根上述內部電極分別找出5處)。
然後,針對與該大致垂直之界面接觸之內部電極,對在相對於大致垂直之界面垂直之方向(積層方向)自界面進入內部電極內部2nm之區域(以下記為界面附近區域),實施分析。
再者,與薄片化試樣剖面大致垂直之上述界面係以如下方式找出。首先,藉由STEM觀察顯現於界面之兩側之線、即菲涅耳條紋(Fresnel fringe),找出於使焦距變化時菲涅耳條紋之對比度於兩側大致對稱地變化之界面,將其作為相對於薄片化試樣剖面大致垂直之界面。
又,於STEM分析中,STEM係使用JEM-2200FS(JEOL製造)。加速電壓為200kV。
檢測器係使用JED-2300T且口徑為60mm2之SDD(Silicon Drift Detector,矽漂移檢測器)檢測器,EDX(energy dispersive X-ray spectrometer,能量色散型X射線分析裝置)系統係使用Noran System7(Thermo Fisher Scientific公司製造)。
然後,於界面附近區域之5處×4根內部電極之合計20處,使用EDX(能量色散型X射線分析裝置)實施Ni與Sn之定量分析。將電子束之測定探針直徑設為1nm,測定時間設為30秒。再者,自所獲得之EDX光譜之定量修正係使用薄膜近似法(Cliff-Lorimer method)修正。
然後,自上述20處之Ni與Sn之定量分析之結果,求出內部電極之界面附近區域中的Sn之含量相對於Sn與Ni之合計含量之比(原子數比)即Sn/(Ni+Sn)比之平均值,自該平均值求出標準偏差及Sn/(Ni+Sn)比之偏差之CV值。此處,CV值係藉由下式所求出之值。
CV值(%)=(標準偏差/平均值)×100
再者,將Sn之含有率相對於Sn與Ni之合計含有率之比(Sn/(Ni+Sn)比(原子數比))之平均值及CV值示於表1。
<特性之評價>
針對以上述方式製作之各積層陶瓷電容器(表1之試樣編號1~11之試樣),利用以下說明之方法,進行高溫負載實驗,算出MTTF(Mean Time To Failure,平均失效間隔時間)。
首先,藉由使用自動橋式測定器以AC(alternating current,交流)電壓0.5Vrms、1kHz測定靜電電容而進行良品篩選,從而獲得10個良品樣本。
然後,針對該等樣品,於165℃、6.3V之條件下進行高溫負載試驗,將絕緣電阻成為10KΩ以下之前經過之時間設為故障時間。然後,自該故障時間算出MTTF。將其結果一併示於表1。
如表1所示,於Sn之含量相對於Sn與Ni之合計含量之比(原子數比)即Sn/(Ni+Sn)比之偏差之CV值超過32%的試樣編號10及11之試樣(作為不滿足本發明之要件之比較例之試樣)之情形時,高溫負載試驗中之MTTF為28.4及10.7。
相對於此,確認到,於Sn/(Ni+Sn)比之偏差之CV值為32%以下之試樣編號1~9之試樣(滿足本發明之要件之實施例之試樣)中,高溫負載試驗中之MTTF處於44.8~60.7之範圍,而大幅度提高。其原因雖未必明確,但可認為係由因內部電極之Ni-Sn合金化使陶瓷介電層與內部電極之界面之狀態(電性障壁高度)發生變化所致。
再者,於本發明中,內部電極之距與陶瓷介電層對向之表面2nm之深度之區域(界面附近區域)中之Sn/(Ni+Sn)比較高者對高溫負載壽命之提高而言較為理想,尤其無上限值。
其理由在於,認為於Sn/(Ni+Sn)比較高者之情形時,陶瓷介電層與內部電極之界面之狀態(電性障壁高度)之變化之程度變大。
又,於本發明中,對於Sn/(Ni+Sn)比之下限亦無特別制約,於內部電極係將Ni-Sn合金作為主要成分之情形時,可廣泛應用本發明。但通常較理想為,Sn/(Ni+Sn)比為0.02以上。
再者,確認到,內部電極之距與陶瓷介電層對向之表面2nm之深度之區域中之Sn/(Ni+Sn)比(原子數比)於表1中最大值為0.169,但即便於Sn/(Ni+Sn)比(原子數比)為0.20以上之情形時,亦可藉由將CV設為32.0%以下而獲得使MTTF提高之效果。
由上述之實施形態之結果可知,於本發明之積層陶瓷電容器中,於陶瓷介電層與內部電極之界面(陶瓷元件部與自內部電極之界面向內部電極側進入2nm之區域(界面附近區域))中之Sn/(Ni+Sn)比之偏差較小,此情形就提高MTTF之觀點而言較為理想。
另一方面,若內部電極之界面附近區域之Sn/(Ni+Sn)比之偏差之CV值成為如超過32%之大小,則於界面之Sn濃度較低之部位所獲得之效果變小,於Sn濃度較高之部位,亦會產生如產生因內部電極之球形化所致之局部之元件之薄層化以致可靠性降低之問題,故而不佳。
再者,可知,為了抑制內部電極之界面附近區域之Sn/(Ni+Sn)比偏差(即,形成均一之界面),需要使導電膏中所含之Sn成分均一地分佈,為此,較佳為使用包含Ni粉末與粒徑較小且比表面積較大之氧化錫粉末(SnO或SnO2)之導電膏,就上述實施形態而言,作為氧化錫粉末(SnO或SnO2),較佳為使用比表面積為10m2/g以上者。
又,作為導電膏,使用包含Ni-Sn合金粉末之導電膏亦對抑制內部電極之界面附近區域之Sn/(Ni+Sn)比偏差而形成Sn/(Ni+Sn)比均一之界面有效。
進而,亦可使用將比表面積為10m2/g以上之氧化錫粉末(SnO或SnO2)與Ni-Sn合金組合並調配而成之導電膏。例如,可使用包含Ni與 Sn之比率(Sn/(Ni+Sn)比)與目標Sn/(Ni+Sn)比不同之Ni-Sn合金、及比表面積為10m2/g以上之氧化錫粉末(SnO或SnO2)之導電膏,形成如界面之Sn/(Ni+Sn)比具有期望之值且CV值為32%以下之內部電極。
再者,如上所述,確認到,於使用包含Ni-Sn合金粉末之導電膏之情形、及使用將比表面積為10m2/g以上之比表面積較大之氧化錫粉末(SnO或SnO2)與Ni-Sn合金組合並調配而成之導電膏之情形時,亦可使界面附近區域中之Sn/(Ni+Sn)比之偏差較小,而使MTTF提高。
又,於本發明之積層陶瓷電容器中,亦可於陶瓷介電層與內部電極之界面,存在除Ni與Sn以外之包含於陶瓷介電層或內部電極中之元素。
又,亦可於陶瓷介電層與內部電極之界面之一部分,存在由除Ni與Sn以外之元素構成之異相。
進而,調配成導電膏之相同材料可為與構成陶瓷介電層之陶瓷材料粉末同一組成,亦可為不包含一部分構成元素者,亦可為一部分構成元素不同,又,亦可為調配比率不同。
又,於本發明中,作為導電膏,亦可使用不包含相同材料者。
又,構成陶瓷介電層之陶瓷材料及構成相同材料之陶瓷材料較理想為以鈣鈦礦型氧化物為主成分者。於上述實施形態中,作為陶瓷材料,使用作為鈣鈦礦型氧化物之BaTiO3,但亦可為,構成BaTiO3之Ba之一部分由Ca或Sr取代,或構成BaTiO3之Ti之一部分由Zr取代。又,亦可使用CaZrO3等其他鈣鈦礦型化合物。
本發明進而於其他方面亦不限定於上述實施形態,關於構成陶瓷積層體之陶瓷介電層或內部電極之層數等,可於發明之範圍內添加各種應用、變化。
1‧‧‧積層陶瓷電容器
2‧‧‧陶瓷介電層
3、4‧‧‧內部電極
5‧‧‧陶瓷積層體
6、7‧‧‧外部電極
L‧‧‧長度
T‧‧‧厚度

Claims (4)

  1. 一種積層陶瓷電容器,其特徵在於:包括陶瓷積層體、複數個內部電極、及外部電極,該陶瓷積層體係複數個陶瓷介電層積層而成,該複數個內部電極係於上述陶瓷積層體之內部,以隔著上述陶瓷介電層相互對向之方式配設,該外部電極係於上述陶瓷積層體之外表面以與上述內部電極導通之方式配設;且於上述內部電極中,Sn固溶於Ni,並且上述內部電極之距與上述陶瓷介電層對向之表面2nm之深度之區域中的Sn之含量相對於Sn與Ni之合計含量之比(原子數比)即Sn/(Sn+Ni)比之偏差之CV值為32%以下。
  2. 一種積層陶瓷電容器之製造方法,其特徵在於:其係如請求項1之積層陶瓷電容器之製造方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且作為上述導電膏,使用包含Ni粉末、及藉由BET法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。
  3. 一種積層陶瓷電容器之製造方法,其特徵在於: 其係如請求項1之積層陶瓷電容器之製造方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且作為上述導電膏,使用包含Ni-Sn合金粉末之導電膏。
  4. 一種積層陶瓷電容器之製造方法,其特徵在於:其係如請求項1之積層陶瓷電容器之製造方法;且包括:形成未煅燒陶瓷積層體之步驟,該未煅燒陶瓷積層體包含複數個未煅燒陶瓷介電層及複數個未煅燒內部電極圖案,該複數個未煅燒陶瓷介電層被積層且於煅燒後成為上述陶瓷介電層,該複數個未煅燒內部電極圖案係藉由塗佈包含Ni成分與Sn成分之導電膏而形成,且沿上述未煅燒陶瓷介電層間之複數個界面配設,於煅燒後成為上述內部電極;及藉由煅燒上述未煅燒陶瓷積層體而獲得上述陶瓷積層體之步驟;並且作為上述導電膏,使用包含Ni-Sn合金粉末、及藉由BET法求出之比表面積為10m2/g以上之以SnO或SnO2表示之氧化錫粉末之導電膏。
TW103122722A 2013-08-02 2014-07-01 Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method TWI530973B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013161136 2013-08-02

Publications (2)

Publication Number Publication Date
TW201513149A true TW201513149A (zh) 2015-04-01
TWI530973B TWI530973B (zh) 2016-04-21

Family

ID=52431836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122722A TWI530973B (zh) 2013-08-02 2014-07-01 Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method

Country Status (6)

Country Link
US (1) US9837210B2 (zh)
JP (1) JP5939360B2 (zh)
KR (1) KR101790127B1 (zh)
CN (1) CN105408974B (zh)
TW (1) TWI530973B (zh)
WO (1) WO2015016309A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833298B (zh) * 2021-11-18 2024-02-21 日商京瓷股份有限公司 積層陶瓷電容器及其安裝構造體

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
WO2017217071A1 (ja) * 2016-06-17 2017-12-21 国立大学法人東北大学 セレノプロテインp活性阻害作用を有する成分を含有する、肺高血圧症の予防又は治療剤
US10770227B2 (en) * 2017-11-22 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Capacitor and board having the same
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
JP7348890B2 (ja) 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066522A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220101911A (ko) * 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
KR20220121024A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
JP2022143334A (ja) 2021-03-17 2022-10-03 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7528830B2 (ja) * 2021-03-17 2024-08-06 株式会社村田製作所 積層セラミックコンデンサ
JP2022157148A (ja) * 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20240106561A (ko) * 2022-12-29 2024-07-08 삼성전기주식회사 적층형 전자 부품

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69022668T2 (de) 1989-06-16 1996-05-23 Matsushita Electric Ind Co Ltd Elektronische Verbindungen, Verfahren zur Bildung von Endverbindern dafür und Paste zur Ausbildung derselben.
JP2658509B2 (ja) * 1989-06-16 1997-09-30 松下電器産業株式会社 電子部品と電極ペーストおよび端子電極の形成方法
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Niペースト組成物
JPH10321455A (ja) * 1997-05-15 1998-12-04 Matsushita Electric Ind Co Ltd チップ型電子部品の製造方法
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
EP1025937A4 (en) * 1998-07-15 2004-11-03 Toho Titanium Co Ltd METAL POWDER
US6391084B1 (en) * 1998-07-27 2002-05-21 Toho Titanium Co., Ltd. Metal nickel powder
JP4940520B2 (ja) 2001-03-08 2012-05-30 株式会社村田製作所 金属粉末およびその製造方法、導電性ペーストならびに積層セラミック電子部品
JP4427785B2 (ja) * 2004-02-06 2010-03-10 昭栄化学工業株式会社 積層セラミック電子部品の端子電極用導体ペースト
WO2006022060A1 (ja) 2004-08-27 2006-03-02 Murata Manufacturing Co., Ltd. 積層セラミックコンデンサおよびその等価直列抵抗調整方法
JP2011151250A (ja) * 2010-01-22 2011-08-04 Tdk Corp 電子部品および電子部品の製造方法
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
KR101153550B1 (ko) * 2010-12-17 2012-06-11 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품
KR101581925B1 (ko) * 2011-02-14 2015-12-31 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
CN103000370B (zh) * 2012-12-28 2016-04-06 白金 一种静电电能储存装置及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833298B (zh) * 2021-11-18 2024-02-21 日商京瓷股份有限公司 積層陶瓷電容器及其安裝構造體

Also Published As

Publication number Publication date
WO2015016309A1 (ja) 2015-02-05
KR101790127B1 (ko) 2017-10-25
CN105408974A (zh) 2016-03-16
US9837210B2 (en) 2017-12-05
JP5939360B2 (ja) 2016-06-22
KR20160025574A (ko) 2016-03-08
TWI530973B (zh) 2016-04-21
US20160155571A1 (en) 2016-06-02
JPWO2015016309A1 (ja) 2017-03-02
CN105408974B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
TWI530973B (zh) Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
TWI470659B (zh) Laminated ceramic capacitor and laminated ceramic capacitor manufacturing method
JP6558083B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US9818536B2 (en) Multilayer ceramic capacitor and method of manufacturing multilayer ceramic capacitor
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2017028254A (ja) 積層セラミックコンデンサ
KR101815445B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
WO2013039045A1 (ja) 積層セラミックコンデンサ
US9799450B2 (en) Ceramic green sheet, method for manufacturing multilayer ceramic capacitor, and multilayer ceramic capacitor