KR101815445B1 - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 - Google Patents

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 Download PDF

Info

Publication number
KR101815445B1
KR101815445B1 KR1020160062581A KR20160062581A KR101815445B1 KR 101815445 B1 KR101815445 B1 KR 101815445B1 KR 1020160062581 A KR1020160062581 A KR 1020160062581A KR 20160062581 A KR20160062581 A KR 20160062581A KR 101815445 B1 KR101815445 B1 KR 101815445B1
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
ceramic capacitor
ratio
metal
Prior art date
Application number
KR1020160062581A
Other languages
English (en)
Other versions
KR20160143516A (ko
Inventor
아키타카 도이
신이치 야마구치
쇼이치로 스즈키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160143516A publication Critical patent/KR20160143516A/ko
Application granted granted Critical
Publication of KR101815445B1 publication Critical patent/KR101815445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

충분한 고온 부하 수명을 가지는 적층 세라믹 콘덴서 및 이런 적층 세라믹 콘덴서를 확실히 제조하는 것이 가능한 적층 세라믹 콘덴서의 제조방법을 제공한다.
내부전극을 Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A가 Ni에 고용된 구성으로 하고, 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 A와 Ni의 합계량에 대한 A의 비율을 1.4원자% 이상이라고 하면서, 계면 근방 영역에서의 A의 비율을 나타내는 원자%의 값 X와, 내부전극의 두께방향 중앙 영역에서의 A의 비율을 나타내는 원자%의 값 Y의 관계가 하기의 식(1):
X-Y≥1.0 …… (1)
의 요건을 충족하도록 한다.
세라믹 적층체를 소정의 조건으로 아닐함으로써, 내부전극의 계면 근방 영역에 존재하는 금속 A의 비율을 상승시킨다.

Description

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법{MULTILAYER CERAMIC CAPACITOR AND METHOD FOR PRODUCING THE SAME}
본 발명은 유전체 세라믹층을 통해서 서로 대향하도록 내부전극이 배치된 구조를 가지는 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법에 관한 것이다.
최근 일렉트로닉스 기술의 진전에 따라, 적층 세라믹 콘덴서에는 소형화 및 대용량화가 요구되고 있다. 이들의 요구를 충족하기 위해서, 적층 세라믹 콘덴서를 구성하는 세라믹 유전체층의 박층화가 진척되고 있다.
그러나 세라믹 유전체층을 박층화하면, 1층당에 가해지는 전계강도가 상대적으로 높아진다. 따라서 전압인가 시에서의 내구성, 신뢰성의 향상이 요구된다.
이러한 적층 세라믹 콘덴서로서, 예를 들면, 적층되어 있는 복수의 세라믹 유전체층과, 세라믹 유전체층간의 계면을 따라 형성되어 있는 복수의 내부전극을 가지는 적층체와, 적층체의 외표면에 형성되어, 내부전극과 전기적으로 접속되어 있는 복수의 외부전극을 포함한 적층 세라믹 콘덴서가 알려져 있다(특허문헌 1 참조). 그리고 이 특허문헌 1의 적층 세라믹 콘덴서에 있어서는, 내부전극으로서, Ni를 주성분으로서 이용한 것이 개시되어 있다.
일본국 공개특허공보 평11-283867호
그러나 Ni를 주성분으로서 이용한 내부전극을 포함하는 상기 특허문헌 1의 적층 세라믹 콘덴서에 있어서는, 고온 부하 수명이 반드시 충분하지 않고, 더 고온 부하 수명이 긴, 내구성이 뛰어난 적층 세라믹 콘덴서의 개발이 요구되고 있는 것이 실정이다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것이며, 세라믹 유전체층이 보다 박층화한 경우에도 충분한 고온 부하 수명을 가지는 적층 세라믹 콘덴서 및 이런 적층 세라믹 콘덴서를 확실하게 제조하는 것이 가능한 적층 세라믹 콘덴서의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 적층 세라믹 콘덴서는,
복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해서 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통하도록 배치된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
상기 내부전극에 있어서, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A가 Ni에 고용(固溶; solid solution)되어 있음과 함께,
상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 A와 Ni의 합계량에 대한 A의 비율이 1.4원자% 이상이면서,
상기 계면 근방 영역에서의 A의 비율을 나타내는 원자%의 값 X와, 상기 내부전극의 두께방향 중앙 영역에서의 A의 비율을 나타내는 원자%의 값 Y의 관계가 하기의 식(1):
X-Y≥1.0 …… (1)
의 요건을 충족하는 것을 특징으로 하고 있다.
또한, 본 발명의 적층 세라믹 콘덴서에 있어서는, 상기 두께방향 중앙 영역이, 상기 내부전극의 두께를 T로 한 경우에, 상기 내부전극의 한쪽측 및 다른 쪽측의 표면으로부터 0.2T 이상 두께방향 내측에 들어간 영역인 것이 바람직하다.
두께방향 중앙 영역을 상기의 영역으로 한 경우에 있어서, 상술한 본원발명의 요건: X-Y≥1.0을 충족함으로써, 세라믹 유전체층이 보다 박층화한 경우에도, 충분한 고온 부하 수명을 가지는 내구성이 뛰어난 적층 세라믹 콘덴서를 확실히 제공할 수 있게 된다.
한편, 상기 영역(내부전극의 한쪽측 및 다른 쪽측의 표면으로부터 0.2T 이상 두께방향 내측에 들어간 영역)의 범위는, 본 발명을 보다 구체적으로 규정한 것이지만, 두께방향 중앙 영역을 더 넓게 파악하도록 하는 것도 가능하다. 왜냐하면, 본 발명이 내부전극의 계면 근방 영역에서의 금속 A의 비율이 고온 부하 수명의 향상에는 기여하는 한편, 내부전극의 내부(계면 영역보다도 내측 영역)는 고온 부하 수명의 향상에는 기여하지 않기 때문이다.
또한, 본 발명의 적층 세라믹 콘덴서의 제조방법은, 상기 본 발명의 적층 세라믹 콘덴서의 제조방법으로서,
적층되어, 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되고, 상기 미소성 세라믹 유전체층간의 복수의 계면을 따라 배치된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써 소성 완료한 상기 세라믹 적층체를 얻는 공정과,
상기 세라믹 적층체를 소정의 조건으로 아닐(anneal)함으로써, 상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 금속 A의 비율을 상승시키는 공정을 포함하는 것을 특징으로 하고 있다.
본 발명의 적층 세라믹 콘덴서는 내부전극에 있어서, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속(원소) A가 Ni에 고용되어 있음과 함께, 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역(계면 근방 영역)에 존재하는 A와 Ni의 합계량에 대한 A의 비율이 1.4원자% 이상이면서, 상기 계면 근방 영역에서의 A의 비율을 나타내는 원자%의 값 X와, 내부전극의 두께방향 중앙 영역에서의 A의 비율을 나타내는 원자%의 값 Y의 관계가, X-Y≥1.0의 요건을 충족하도록 하고 있으므로, 세라믹 유전체층이 보다 박층화한 경우에도, 충분한 고온 부하 수명을 가지는 내구성이 뛰어난 적층 세라믹 콘덴서를 제공할 수 있다.
한편, "A의 비율을 나타내는 원자%의 값"인 X 및 Y는 금속(원소) A의 원자 수의, A의 원자 수와 Ni의 원자 수의 합계 수에 대한 비율을 백분율로 나타낸 값이다.
즉, X 또는 Y는 하기의 식(2):
{A의 원자 수/(A의 원자 수+Ni의 원자 수)}×100 …… (2)
으로부터 구해지는 값이다.
한편, Ni와 A의 비율이 질량%의 값으로서 주어진 경우, 질량%의 각 값을 원자량으로 나누고, (Ni의 질량%의 값/Ni의 원자량)의 값과, (A의 질량%의 값/A의 원자량)의 값을 구하고, 그리고 A의 비율(원자%의 값)을 구하는 것도 가능하다.
더 설명하면, 본 발명의 적층 세라믹 콘덴서에 있어서는,
(a) 내부전극이 Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A가 고용된 전극구조를 가지고 있는 것,
(b) 또한, 본 발명의 적층 세라믹 콘덴서에 있어서, 내부전극은 Ni와, 금속 A(Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종)의 합금으로 이루어지는 것인 것,
(c) 그리고 본 발명의 적층 세라믹 콘덴서를 구성하는 내부전극에 있어서는, Fe, V, Y 및 Cu의 적어도 1종의 금속 A가, 내부전극의 두께방향 중앙 영역(이하, "내부 영역"이라고도 함)보다도, 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역(계면 근방 영역)에, 보다 고농도로 존재하고 있음과 함께, 어떤 비율(농도) 이상의 비율로 존재하고 있는 것을 특징적인 구성으로서 포함하고 있다.
그리고 상술한 바와 같은 구성을 포함한 본 발명의 적층 세라믹 콘덴서에 있어서는, 내부전극이 Ni-Fe, Ni-V, Ni-Y, Ni-Cu 등과 같이 합금화하면서, 다른 영역보다도 계면 근방 영역에 높은 비율로 존재함과 함께, 내부전극의 세라믹 유전체층과의 계면 근방의 상태(전기적인 장벽 높이)가 변화하고, 고온 부하 수명의 향상에 기여한다.
즉, 특히 내부전극의 계면 근방 영역에 Ni-Fe, Ni-V, Ni-Y, Ni-Cu 등의 합금이 높은 비율로 존재하는 것이, 고온 부하 수명의 향상에 있어서 중요한 역할을 담당하고 있다.
한편, 내부전극의 내부(계면영역보다도 내측의 영역)는 고온 부하 수명의 향상에는 기여하지 않기 때문에, 반드시 Ni-Fe, Ni-V, Ni-Y, Ni-Cu 등의 합금이 존재하고 있을 필요는 없다.
또한, 상기 (a) 및 (b)의 내부전극에 Fe, V, Y 및 Cu가 고용된 전극구조를 포함하고 있는 것 및 내부전극이 Ni-Fe, Ni-V, Ni-Y, Ni-Cu 등의 합금으로부터 구성되어 있는 것에 대해서는, XRD(X선 회절법), WDX(파장 분산형 X선 분석법)에 의해 확인하는 것이 가능하다.
또한, 상기 (c)의 Fe, V, Y 및 Cu의 적어도 1종의 금속 A가 내부전극의 내부영역(두께방향 중앙 영역)보다도, 내부전극의 계면 근방 영역에 의해 고농도로 존재하고 있음과 함께, 어느 비율(농도) 이상의 비율로 존재하고 있는 것은, TEM-EDX(에너지 분산형 X선 분광법)에 의해 확인하는 것이 가능하다.
또한, 본 발명의 적층 세라믹 콘덴서의 제조방법은 상술한 바와 같이, 소성완료한 세라믹 적층체를, 소정의 조건으로 아닐함으로써, 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 금속 A의 비율을 상승시키는 공정을 포함하고 있으므로, 상술한 요건을 포함한 본 발명에 따른 적층 세라믹 콘덴서를 확실하면서, 효율적으로 제조할 수 있다.
도 1은 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
도 2는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 내부전극에 대해서, WDX에 의한 Ni와 금속 A의 매핑 분석을 실시한 부분을 나타내는 설명도이다.
이하에 본 발명의 실시형태를 나타내고, 본 발명의 특징으로 하는 곳을 더 자세하게 설명한다.
[실시형태 1]
<적층 세라믹 콘덴서의 구성>
도 1은 본 발명의 한 실시형태(실시형태 1)에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
이 적층 세라믹 콘덴서(1)는 세라믹 적층체(5)를 포함하고 있다. 세라믹 적층체(5)는 적층된 복수의 세라믹 유전체층(2)과, 그 내부에 세라믹 유전체층(2)을 통해서 서로 대향하도록 배치된 복수의 내부전극(3, 4)을 포함하고 있다. 또한, 세라믹 유전체층(2)의 내부에 배치된 내부전극(3, 4)은 교대로 세라믹 적층체(5)의 반대측의 단면(端面)에 인출되어 있다.
그리고 세라믹 적층체(5)의 서로 대향하는 단면에는, 내부전극(3, 4)과 전기적으로 접속하도록 외부전극(6, 7)이 배치되어 있다.
한편, 외부전극(6, 7)을 구성하는 도전재료로서는, 예를 들면, Ag 또는 Cu를 주성분으로 하는 것 등을 이용할 수 있다.
한편, 이 실시형태 1의 적층 세라믹 콘덴서(1)는 2개의 외부전극(6, 7)을 포함하는 2단자형인 것이지만, 본 발명은 다수의 외부전극을 포함하는 다(多)단자형의 구성인 것에도 적용할 수 있다.
이 적층 세라믹 콘덴서(1)에 있어서, 내부전극(3, 4)은 Fe, V, Y 및 Cu 중 어느 하나의 금속(원소) A가 Ni에 고용된 합금(Ni-A 합금)을 주된 성분으로 하는 전극이다.
그리고 내부전극(3, 4)의 세라믹 유전체층(2)과 대향하는 표면으로부터 2㎚의 깊이의 영역(계면 근방 영역)에서의, 상술한 금속 A와 Ni의 합계량에 대한 A의 비율이 1.4원자% 이상이면서, 상기 계면 근방 영역에서의 A의 비율을 나타내는 원자%의 값 X로부터, 내부전극의 두께방향 중앙 영역에서의 A의 비율을 나타내는 원자%의 값 Y의 관계가, 하기의 식(1):
X-Y≥1.0 …… (1)
의 요건을 충족하도록 구성되어 있다.
이러한 구성으로 함으로써, 고온 부하 수명이 긴 신뢰성이 높은 적층 세라믹 콘덴서(1)를 얻는 것이 가능해진다.
<적층 세라믹 콘덴서의 제조>
다음으로, 상술한 본 발명의 한 실시형태(실시형태 1)에 따른 적층 세라믹 콘덴서(1)의 제조방법에 대해서 설명한다.
(1) 우선, Ti와 Ba를 포함하는 페로브스카이트형 화합물의 원료로서, BaCO3 분말과, TiO2 분말을 소정량 칭량(秤量)했다. 그리고 칭량한 분말을 합쳐서, 보올 밀에 의해 혼합한 후, 소정의 조건으로 열처리를 실시함으로써, 세라믹 유전체층을 구성하는 재료의 주성분이 되는 티탄산 바륨계 페로브스카이트형 화합물 분말을 얻었다.
(2) 다음으로, 부성분인 Dy2O3, MgO, MnO, SiO2의 각 분말을 준비하고, 상술한 주성분 100몰부에 대하여 Dy2O3가 0.75몰부, MgO가 1몰부, MnO가 0.2몰부, SiO2가 1몰부가 되도록 칭량했다. 이들의 분말을 주성분의 티탄산 바륨계 페로브스카이트형 화합물 분말과 배합하고, 보올 밀에 의해 일정 시간 혼합하고, 건조한 후, 건식 분쇄하여, 원료 분말을 얻었다.
(3) 그리고 이 원료 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기용제를 첨가하고, 보올 밀에 의해 습식 혼합하여, 슬러리를 조정했다. 이 세라믹스 랠리를 닥터 블레이드법에 의해 시트 형성하고, 두께가 2.8㎛의 세라믹 그린시트를 얻었다. 한편, 이 세라믹 그린시트는 소성 후에 유전체 세라믹층이 되는 세라믹 그린시트이다.
(4) 또한, 이하의 방법으로 내부전극 형성용의 도전성 페이스트를 조제했다.
도전성 분말로서, Ni와 상술한 금속 A(Fe, V, Y 및 Cu로부터 선택되는 적어도 1종)와의 합금의 분말(Ni-A 합금 분말)을 준비했다. 이 실시형태 1에서는, Ni-A 합금 분말은 표 1에 나타내는 바와 같이, Ni와 금속 A의 합계량에 대한 금속 A의 비율이 1질량%가 되도록 미리 제작하고, 분말화한 것을 입수해서 이용했다.
단, Ni-A 합금 분말을 미리 제작해서 이용하는 대신에, 열처리 공정으로 Ni-A 합금을 생성하는 각종 금속 분말을 소정의 비율로 배합해서 이용하는 것도 가능하다.
그리고 상기의 도전성 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기용제를 첨가하고, 보올 밀에 의해 습식 혼합하여, 도전성 페이스트를 제작했다.
(5) 다음으로, 이 도전성 페이스트를, 상술한 바와 같이 해서 제작한 세라믹그린시트상에 소정의 패턴이 되도록 인쇄하고, 소성 후에 내부전극이 되는 도전성 페이스트층(내부전극 패턴)을 형성했다.
(6) 그리고 내부전극 패턴이 형성된 세라믹 그린시트를, 내부전극 패턴이 인출되어 있는 측이 교대로 반대측이 되도록 복수 장 적층하고, 미소성의 세라믹 적층체를 얻었다.
(7) 다음으로, 이 세라믹 적층체를 N2 분위기 중, 350℃로 가열하고, 바인더를 연소시킨 후, 산소분압 10-10~10-12㎫의 H2-N2-H2O 가스로 이루어지는 환원 분위기 중에 있어서, 20℃/min의 속도로 승온하고, 1200℃에서 20분간의 소성을 실시했다.
(8) 그 후, 산소분압 10-12~10-15㎫, 800~1000℃의 온도 및 분위기의 하에서, 1~4시간의 아닐 처리를 실시했다. 한편, 이 실시형태 1에서는, 아닐 처리의 조건에 의해, 내부전극의 세라믹 유전체와의 계면 근방에 농화(濃化)하는 금속 A의 양을 조정했다.
구체적으로는, 이 실시형태 1과 같은 내부전극을 포함한 적층 세라믹 콘덴서에 있어서는, 아닐 온도를 높게 함으로써, 내부전극의 계면 근방 영역에 존재하는 금속 A의 양이 많아진다.
(9) 다음으로, 얻어진 세라믹 적층체의 양단면에 B2O3-SiO2-BaO계 유리 프릿을 함유하는 Ag 페이스트를 도포하고, N2 분위기 중에 있어서 600℃의 온도로 베이킹함으로써, 내부전극과 전기적으로 접속된 외부전극을 형성했다.
이에 의해 도 1에 나타내는 바와 같은 구조를 가지는 적층 세라믹 콘덴서(표 1의 시료 번호 1~13의 시료)(1)를 얻었다.
이렇게 하여 제작한 적층 세라믹 콘덴서의 외형 치수는 폭 1.2㎜, 길이 2.0㎜, 두께가 1.1㎜이며, 내부전극간에 개재하는 세라믹 유전체층의 두께는 2.2㎛이었다. 또한, 유효 유전체 세라믹층의 총수는 300층이며, 1층당 대향전극의 면적은 1.6×10-6㎡이었다.
표 1의 시료 번호에 *을 붙인 시료 번호 1, 4, 7, 10, 13의 시료는 본 발명의 요건을 충족하지 않는 비교예로서의 시료이며, 시료 번호에 *을 붙이지 않은 시료 번호 2, 3, 5, 6, 8, 9, 11, 12의 시료는, 본 발명의 요건을 충족하는 시료이다.
한편, 표 1의 시료 번호 1의 시료는 내부전극이 상기 금속 A(Fe, V, Y 및 Cu로부터 선택되는 적어도 1종)를 포함하지 않는 시료, 시료 번호 4, 7, 10, 13의 시료는 내부전극의 계면 근방 영역의 금속 A의 비율이 1.4원자% 미만으로 본 발명의 요건을 충족하지 않는 시료이다.
<특성의 평가>
(1) MTTF(평균 고장 시간)
제작한 각 시료를 각각 10개 샘플링하고, 165℃, 7.5V의 조건으로 고온 부하 시험을 실시하고, 절연저항이 10KΩ 이하가 된 시간을 고장 시간으로 했다. 이 고장 시간으로부터 MTTF를 산출하고, 비교를 실시했다. 그 결과를 표 1에 나타낸다.
(2) 내부전극 중에 금속 A가 존재하는 것의 확인
또한, 상술한 바와 같이 하여 제작한 표 1의 각 시료(적층 세라믹 콘덴서)에 대해서, 이하에 설명하는 방법에 의해, 내부전극 중에 금속 A가 존재하는 것을 확인했다.
(2-1) 연마
각 시료를 길이(L)방향이 수직방향을 따른 자세로 유지하고, 시료의 주변을 수지로 굳혀서 시료의 폭(W)과, 두께(T)에 의해 규정되는 WT면을 수지로부터 노출시켰다.
그리고 연마기에 의해, 각 시료의 WT면을 연마하고, 각 시료의 길이(L)방향의 1/2 정도의 깊이까지 연마를 실시했다. 그리고 연마에 의한 내부전극의 처짐을 없애기 위해서, 연마 종료 후에 이온 밀링에 의해 연마 표면을 가공했다.
(2-2) 내부전극의 매핑 분석
그리고 도 2에 나타내는 바와 같이, WT 단면(斷面)의 L방향 1/2 정도의 위치에서의, 내부전극이 적층되어 있는 영역의 두께(T)방향 중앙 영역과, 상하의 외층부(무효부)에 가까운 영역(상부 영역 및 하부 영역)의 3개의 영역에 있어서, WDX(파장 분산 X선 분광법)에 의해 Ni 및 금속 A의 매핑 분석을 실시했다.
그 결과, 금속 A를 포함하는 도전성 페이스트를 이용해서 내부전극을 형성한 각 시료(시료 번호 2~13의 시료)에 있어서는, 내부전극 중에 금속 A가 존재하고 있는 것이 확인되었다.
(3) 내부전극에 포함되는 금속 A가 Ni와 합금화하고 있는 것의 확인
소성 후의 적층 세라믹 콘덴서(적층체)를 분쇄하고, 분말상으로 했다. 그 분말을 XRD로 분석했다.
그 결과, Ni의 피크 위치가 시프트하고 있는 것이 확인되었다. 이것으로부터, 내부전극 중의 금속 A는, Ni와 합금한 형태로 존재하고 있는 것을 알 수 있다.
(4) 내부전극 중의 금속 A의 분포의 확인
(4-1) 금속 A의 분포 확인용의 시료의 제작
소성 후의 적층 세라믹 콘덴서(적층체)의 WT단면의 L방향의 1/2 정도의 위치에 있어서, 시료의 내부전극이 적층되어 있는 영역의, 두께(T)방향 중앙 영역과, 상하의 외층부(무효부)에 가까운 영역(상부 영역 및 하부 영역)의 3개의 영역의, W방향에서의 중앙부를, FIB에 의한 마이크로 샘플링 가공법을 이용해서 가공하고, 박편화된 분석용의 시료를 제작했다.
한편, 박편 시료 두께는 60㎚ 이하가 되도록 가공했다. 또한, FIB 가공 시에 형성된 시료 표면의 손상층은 Ar 이온 밀링에 의해 제거했다.
또한, 분석 시료의 가공에는, FIB은 SMI3050SE(세이코 인스트루사 제품)을, Ar 이온 밀링은 PIPS(Gatan사 제품)을 이용했다.
(4-2) 분석
그리고 상술한 바와 같이 하여 제작한 시료를 STEM(주사 투과형 전자현미경)으로 관찰하고, 시료 중의 각 영역에서 다른 내부전극을 4개 선택했다.
또한, 박편화 시료 단면(박편화 시료의 주면)에 대략 수직으로 되어 있는 세라믹 소자와 내부전극의 계면을 5군데 찾았다(상기 내부전극 4개의 각각에 대해서 5군데 찾음).
그리고 그 대략 수직으로 되어 있는 계면에 접하고 있는 내부전극에 대해서, 대략 수직으로 되어 있는 계면에 대하여 수직인 방향(적층방향)에, 계면으로부터 2㎚ 내부전극 내부에 들어간 영역(계면 근방 영역)과, 두께방향 중앙 영역에 대해서 분석을 실시했다. 계면 근방 영역과 두께방향 중앙 영역에 관한 분석은 동일한 내부전극에 대해서 실시했다.
한편, 박편화 시료 단면에 대략 수직으로 되어 있는 상기 계면은 다음과 같이 하여 찾았다. 우선, STEM에 의해 계면의 양측에 나타나는 선, 즉, 프레넬 프린지를 관찰하고, 포커스를 변화시켰을 때에, 프레넬 프린지의 콘트라스트가 양측에서 거의 대칭으로 변화되는 계면을 찾고, 이것을 박편화 시료 단면에 대하여 대략 수직으로 되어 있는 계면으로 했다.
또한, STEM분석에 있어서, STEM은 JEM-2200FS(JEOL 제품)를 이용했다. 가속 전압은 200㎸로 했다.
검출기는 JED-2300T로 60㎟ 구경의 SDD 검출기를 이용하고, EDX 시스템은 Noran System7(서모피셔 사이엔티픽사 제품)을 이용했다.
그리고 계면 근방 영역 및 두께방향 중앙 영역의 각각에 대하여, 상기의 상부 영역, 중앙 영역 및 하부 영역의 3개의 영역에서, 5군데×내부전극 4개의 합계60포인트에 있어서, EDX(에너지 분산형 X선 분석장치)를 이용해서 Ni와 금속 A의 정량 분석을 실시했다. 전자선의 측정 프로브 지름은 약 1㎚으로 하고, 측정 시간은 30초로 했다. 한편, 얻어진 EDX 스펙트럼으로부터의 정량 보정은 클리프 로리머 보정을 이용했다. 매핑 시간은 3시간으로 했다.
그리고 상기 60군데에서의 Ni와 금속 A의 정량 분석의 결과로부터, 내부전극의 계면 근방 영역에서의 금속 A의 비율 X(원자%)와, 두께방향 중앙 영역에서의 금속 A의 비율 Y(원자%)를 조사했다. 그 결과를 표 1에 맞춰서 나타낸다.
또한, 상술한 바와 같이 조사한 X와 Y의 값으로부터 X-Y를 구했다. 그 결과를 표 1에 맞춰서 나타낸다.
시료
번호		 금속 A의
종류		 A의 비율
(질량%)		 X
(원자%)		 Y
(원자%)		 X-Y MTTF
(hr)
1* - - - - - 101
2 Fe 1 4.1 0.3 3.8 267
3 Fe 1 2.5 0.4 2.1 178
4* Fe 1 0.5 0.3 0.2 103
5 V 1 3.8 0.3 3.5 248
6 V 1 2.2 0.3 1.9 156
7* V 1 0.7 0.3 0.4 100
8 Y 1 3.2 0.4 2.8 233
9 Y 1 2.4 0.3 2.1 162
10* Y 1 0.6 0.3 0.3 99
11 Cu 1 2.8 0.4 2.4 215
12 Cu 1 1.4 0.4 1.0 141
13* Cu 1 0.4 0.3 0.1 102
표 1에 나타내는 바와 같이, 본 발명의 요건을 충족하지 않는, 시료 번호 1, 4, 7, 10, 13의 시료(비교예로서의 시료)의 경우, MTTF의 값이 작고, 신뢰성이 낮은 것이 확인되었다.
내부전극이 금속 A를 포함하지 않는, 시료 번호 1의 시료(비교예로서의 시료)는 MTTF의 값이 작고, 신뢰성이 낮은 것이 확인되었다.
이에 대해, 본 발명의 요건(즉, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A가 Ni에 고용되고, 내부전극의, 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 계면 근방 영역에 존재하는 A와 Ni의 합계량에 대한 A의 비율이 1.4원자% 이상으로, 계면 근방 영역에서의 A의 원자%의 값 X와, 내부전극의 두께방향 중앙 영역에서의 A의 원자%의 값 Y의 관계가, X-Y≥1.0의 관계를 충족시킨다는 요건)을 포함한 적층 세라믹 콘덴서(시료 번호 2, 3, 5, 6, 8, 9, 11, 12의 시료)의 경우, MTTF의 값이 크고, 신뢰성이 향상하는 것이 확인되었다.
이것은 내부전극의 계면 근방 영역의 Ni-A 합금화에 의해, 세라믹 유전체층과 내부전극의 계면의 상태가 변화한 것에 의한 것이라고 생각된다.
한편, 내부전극의 세라믹 유전체층과의 계면에는 Ni와 금속 A 이외의, 세라믹 유전체층이나 내부전극에 포함되는 원소가 존재하고 있어도 된다.
또한, 세라믹 유전체층과 내부전극의 계면의 일부에, Ni와 금속 A 이외의 원소로 구성되는 이상(異相)이 존재하고 있어도 된다.
또한, 내부전극은 세라믹 유전체층을 구성하는 세라믹과 특성이 유사한 세라믹을 공재로서 포함하고 있어도 된다. 공재로서는, 구체적으로는 세라믹 유전체층을 구성하는 세라믹과 동일한 조성의 세라믹, 일부의 구성 원소가 존재하지 않는 세라믹, 일부의 구성 원소가 다른 세라믹, 구성 원소가 동일하고, 배합 비율이 다른 세라믹 등을 이용하는 것이 가능하다.
본 발명은 또한, 그 밖의 점에 있어서도 상기 실시형태에 한정되는 것이 아닌, 세라믹 적층체를 구성하는 세라믹 유전체층이나 내부전극의 층수 등에 관하여, 발명의 범위 내에 있어서 다양한 응용, 변형을 더하는 것이 가능하다.
1: 적층 세라믹 콘덴서
2: 세라믹 유전체층
3, 4: 내부전극
5: 세라믹 적층체
6, 7: 외부전극
L: 길이
T: 두께
W: 폭

Claims (3)

  1. 복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에, 상기 세라믹 유전체층을 통해서 서로 대향하도록 배치된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통하도록 배치된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극에 있어서, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A가 Ni에 고용(固溶; solid solution)되어 있음과 함께,
    상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 A와 Ni의 합계량에 대한 A의 비율이 1.4원자% 이상이면서,
    상기 계면 근방 영역에서의 A의 비율을 나타내는 원자%의 값 X와, 상기 내부전극의 두께방향 중앙 영역에서의 A의 비율을 나타내는 원자%의 값 Y의 관계가 하기의 식(1):
    X-Y≥1.0 …… (1)
    의 요건을 충족하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 두께방향 중앙 영역이, 상기 내부전극의 두께를 T로 한 경우에, 상기 내부전극의 한쪽측 및 다른 쪽측의 표면으로부터 0.2T 이상 두께방향 내측에 들어간 영역인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 기재된 적층 세라믹 콘덴서의 제조방법으로서,
    적층되어, 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과, Fe, V, Y 및 Cu로 이루어지는 군으로부터 선택되는 적어도 1종의 금속 A 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되고, 상기 미소성 세라믹 유전체층간의 복수의 계면을 따라 배치된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 가지는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써 소성 완료한 상기 세라믹 적층체를 얻는 공정과,
    상기 세라믹 적층체를 소정의 조건으로 아닐(anneal)함으로써, 상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚의 깊이의 영역인 계면 근방 영역에 존재하는 금속 A의 비율을 상승시키는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조방법.
KR1020160062581A 2015-06-05 2016-05-23 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 KR101815445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-114877 2015-06-05
JP2015114877A JP6558084B2 (ja) 2015-06-05 2015-06-05 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
KR20160143516A KR20160143516A (ko) 2016-12-14
KR101815445B1 true KR101815445B1 (ko) 2018-01-05

Family

ID=57450989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160062581A KR101815445B1 (ko) 2015-06-05 2016-05-23 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법

Country Status (4)

Country Link
US (1) US10312023B2 (ko)
JP (1) JP6558084B2 (ko)
KR (1) KR101815445B1 (ko)
CN (1) CN106252074B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6933326B2 (ja) * 2017-03-08 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US11715602B2 (en) 2019-08-02 2023-08-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20220068568A (ko) 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품
KR20220101911A (ko) 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283667A (ja) 1998-03-30 1999-10-15 Sanyo Electric Co Ltd リチウムイオン電池
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
CA2359347A1 (en) 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP3772726B2 (ja) * 2001-10-25 2006-05-10 株式会社村田製作所 ニッケル粉末の製造方法、ニッケル粉末、ニッケルペースト、積層セラミック電子部品
JP2004158834A (ja) * 2002-10-15 2004-06-03 Matsushita Electric Ind Co Ltd セラミック積層体及びその製造方法
JP4776913B2 (ja) 2004-01-08 2011-09-21 Ｔｄｋ株式会社 積層型セラミックコンデンサ及びその製造方法
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Ｔｄｋ株式会社 電子部品およびその製造方法
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN101182201B (zh) 2007-11-27 2010-06-02 清华大学 纳米掺杂制备贱金属内电极多层陶瓷片式电容器介质材料
JP4957709B2 (ja) * 2008-11-26 2012-06-20 株式会社村田製作所 積層コンデンサ
WO2010087221A1 (ja) * 2009-01-28 2010-08-05 株式会社 村田製作所 積層型電子部品
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
CN103794363A (zh) 2011-04-01 2014-05-14 徐孝华 一种电子零件、积层陶瓷电容器及其制造方法
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP6197879B2 (ja) * 2013-12-10 2017-09-20 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098312A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20160143516A (ko) 2016-12-14
JP2017005021A (ja) 2017-01-05
JP6558084B2 (ja) 2019-08-14
US20160358712A1 (en) 2016-12-08
CN106252074A (zh) 2016-12-21
US10312023B2 (en) 2019-06-04
CN106252074B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
KR101815444B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101607536B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP5939360B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101771019B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP2018164101A (ja) 積層セラミックコンデンサ
KR101815445B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
WO2014024592A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2015053502A (ja) 積層セラミックコンデンサ
JP7283440B2 (ja) 積層型電子部品および積層型電子部品の製造方法
KR102572425B1 (ko) 적층 세라믹 전자부품
JP6075457B2 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ
JP2021034631A (ja) 積層型電子部品および積層型電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right