KR101790127B1 - 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 Download PDF

Info

Publication number
KR101790127B1
KR101790127B1 KR1020167002085A KR20167002085A KR101790127B1 KR 101790127 B1 KR101790127 B1 KR 101790127B1 KR 1020167002085 A KR1020167002085 A KR 1020167002085A KR 20167002085 A KR20167002085 A KR 20167002085A KR 101790127 B1 KR101790127 B1 KR 101790127B1
Authority
KR
South Korea
Prior art keywords
ceramic
conductive paste
internal electrode
unfired
ceramic dielectric
Prior art date
Application number
KR1020167002085A
Other languages
English (en)
Other versions
KR20160025574A (ko
Inventor
아키타카 도이
신이치 야마구치
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160025574A publication Critical patent/KR20160025574A/ko
Application granted granted Critical
Publication of KR101790127B1 publication Critical patent/KR101790127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil

Abstract

충분한 고온 부하 수명을 갖는 적층 세라믹 콘덴서 및 관계된 적층 세라믹 콘덴서를 확실하게 제조하는 것이 가능한 적층 세라믹 콘덴서의 제조 방법을 제공한다.
내부전극(3, 4)을 Sn이 Ni에 고용된 구성된 것으로 함과 함께, 내부전극의, 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역에서의 Sn/(Ni+Sn)비(원자수 비)의 편차의 CV값을 32% 이하로 한다. 내부전극 형성용의 도전성 페이스트로서 Ni 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용한다. 또한 도전성 페이스트로서 Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용한다. 또는 Ni-Sn 합금 분말과, 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용한다.

Description

적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법{LAMINATED CERAMIC CAPACITOR AND LAMINATED CERAMIC CAPACITOR PRODUCTION METHOD}
본 발명은 유전체 세라믹층을 통해 서로 대향하도록 내부전극이 배설(配設)된 구조를 갖는 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법에 관한 것이다.
최근의 일렉트로닉스 기술 진전에 따라, 적층 세라믹 콘덴서에는 소형화 및 대용량화가 요구되고 있다. 이들 요구를 만족시키기 위해, 적층 세라믹 콘덴서를 구성하는 세라믹 유전체층의 박층화가 진행되고 있다.
그러나 세라믹 유전체층을 박층화하면, 1층당 가해지는 전계 강도가 상대적으로 높아진다. 따라서 전압 인가 시에서의 내구성, 신뢰성 향상이 요구된다.
이러한 적층 세라믹 콘덴서로서, 예를 들면 적층되어 있는 복수의 세라믹 유전체층과, 세라믹 유전체층 간의 계면을 따라 형성되어 있는 복수의 내부전극을 갖는 적층체와, 적층체의 외표면에 형성되어 내부전극과 전기적으로 접속되어 있는 복수의 외부전극을 포함한 적층 세라믹 콘덴서가 알려져 있다(특허문헌 1 참조). 그리고 이 특허문헌 1의 적층 세라믹 콘덴서에서는, 내부전극으로서 Ni를 주성분으로서 이용한 것이 개시되어 있다.
일본국 공개특허공보 평11-283867호
그러나 Ni를 주성분으로서 이용한 내부전극을 포함하는 상기 특허문헌 1의 적층 세라믹 콘덴서에서는, 고온 부하 수명이 반드시 충분한 것은 아니며 또한 고온 부하 수명이 길고 내구성이 뛰어난 적층 세라믹 콘덴서의 개발이 요구되고 있는 것이 실정이다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 세라믹 유전체층이 보다 박층화한 경우에도 충분한 고온 부하 수명을 갖는 내구성이 뛰어난 적층 세라믹 콘덴서 및 관계된 적층 세라믹 콘덴서를 확실하게 제조하는 것이 가능한 적층 세라믹 콘덴서의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명의 적층 세라믹 콘덴서는,
복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에 상기 세라믹 유전체층을 통해 서로 대향하도록 배설된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통(導通)하도록 배설된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
상기 내부전극에서 Sn이 Ni에 고용(固溶)되어 있음과 함께,
상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역에서의, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)를 Sn/(Ni+Sn)비로 한 경우에,
[{Sn/(Ni+Sn)비의 표준편차}/{Sn/(Ni+Sn)비의 평균값}]×100으로 표시되는 Sn/(Ni+Sn)비의 CV값(Coefficient of Variation)이 32% 이하인 것을 특징으로 하고 있다.
또한 본 발명의 적층 세라믹 콘덴서의 제조 방법은, 상술한 본 발명의 적층 세라믹 콘덴서를 제조하기 위한 방법으로서,
적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미(未)소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
상기 도전성 페이스트로서 Ni 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하고 있다.
또한 본 발명의 다른 적층 세라믹 콘덴서의 제조 방법은, 상술한 본 발명의 적층 세라믹 콘덴서를 제조하기 위한 방법으로서,
적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
상기 도전성 페이스트로서 Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하고 있다.
또한 본 발명의 또 다른 적층 세라믹 콘덴서의 제조 방법은, 상술한 본 발명의 적층 세라믹 콘덴서를 제조하기 위한 방법으로서,
적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
상기 도전성 페이스트로서 Ni-Sn 합금 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하고 있다.
본 발명의 적층 세라믹 콘덴서는, 내부전극에서 Sn이 Ni에 고용되어 있으면서 내부전극의, 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역에서의, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)인 Sn/(Ni+Sn)비의 CV값이 32% 이하가 되도록 하고 있으므로, 고온 부하 수명이 길고 내구성이 뛰어난 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
본 발명에서는, 내부전극에서 Sn이 Ni에 고용되는 것, 환언하면, Ni와 Sn이 합금을 형성함(Ni-Sn 합금화함)으로써 세라믹 유전체층과 내부전극 계면의 상태(전기적인 장벽 높이)가 변화되고, 이것이 고온 부하 수명의 향상에 기여한다.
즉, 보다 높은 신뢰성을 얻기 위해서는, 내부전극에서 Ni와 Sn이 합금을 형성하고 있음과 함께, 세라믹 유전체층과 내부전극의 계면에서의 Sn/(Ni+Sn)비의 편차가 작은 것이 바람직하다.
특히, 세라믹 유전체층과 내부전극의 계면(구체적으로는, 내부전극의, 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역)에 Ni-Sn 합금이 존재하면서 Sn/(Ni+Sn)비의 CV값이 32% 이하인 것이 고온 부하 수명의 향상 면에서 중요하다.
또한 Sn/(Ni+Sn)비가 불균일한 경우에는, 상기 계면의 Sn 농도가 낮은 부분에서는 얻을 수 있는 효과 작아지며, Sn 농도가 높은 부분에서는 내부전극의 구형(ball shape)화에 의한 국소적인 소자(세라믹 유전체층)의 박층화가 발생하여 신뢰성이 저하되는 경우가 있다.
또한 본 발명의 적층 세라믹 콘덴서의 제조 방법은, 복수의 미소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과, 미소성 세라믹 적층체를 소성함으로써 세라믹 적층체를 얻는 공정을 포함함과 함께, 도전성 페이스트로서 BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말이 배합된 도전성 페이스트를 이용하도록 하고 있으므로, 상기 본 발명의 적층 세라믹 콘덴서를 효율적으로 제조할 수 있다.
즉, BET법에 의해 구한 비표면적이 10㎡/g 이상으로 큰, 미세한 산화 주석 분말이 배합된 도전성 페이스트를 이용하도록 하고 있으므로, Sn과 Ni가 고용되어 Ni-Sn 합금화된 내부전극을 확실하게 형성하는 것이 가능해진다. 그 결과, 소성 후에 형성되는 세라믹 유전체층과 내부전극의 계면(구체적으로는, 내부전극의, 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역)에 Ni-Sn 합금이 존재하면서 Sn/(Ni+Sn)비의 CV값이 32% 이하인 것과 같은 고온 부하 수명이 길어져, 신뢰성이 높은 적층 세라믹 콘덴서를 효율적으로 제조하는 것이 가능해진다.
또한 Ni 분말과, 산화 주석 분말의 비율을 조정하는 것만으로, 용이하게 의도하는 Sn/(Ni+Sn)비의 내부전극을 형성하는 것이 가능해져 제조 공정의 자유도를 높게 유지할 수 있다.
또한 본 발명의 적층 세라믹 콘덴서의 제조 방법으로는, 도전성 페이스트로서 BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말이 배합된 도전성 페이스트를 이용하는 대신에, Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용하는 것도 가능하다.
이러한 경우, 내부전극을 구성하는 Ni와 Sn의 비율(목표로 하는 비율)에 대응한 비율로 Ni와 Sn을 포함하는 Ni-Sn 합금 분말의 준비가 필요해지는데, Ni-Sn 합금의 경우, Sn/(Ni+Sn)비는 안정되어 있으므로 세라믹 유전체층과 내부전극의 계면, Ni-Sn 합금이 존재하면서 Sn/(Ni+Sn)비의 CV값이 32% 이하인 것과 같은 내부전극을 정밀도 좋게 형성하는 것이 가능해지고 고온 부하 수명이 길어져, 신뢰성이 높은 적층 세라믹 콘덴서를 확실하게 제조할 수 있다.
또한 도전성 페이스트로서 Ni-Sn 합금 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용하는 것도 가능하다.
이러한 경우, Ni-Sn 합금 분말과 산화 주석 분말의 준비가 필요해지는데, 예를 들면 소정의 Sn/(Ni+Sn)비의 내부전극을 형성하려고 한 경우, Ni와 Sn의 비율이 안정된 Ni-Sn 합금 분말에서 상기 Sn/(Ni+Sn)비의 주요한 부분을 확보하여, 산화 주석 분말의 첨가량에 의해 Sn/(Ni+Sn)비의 미조정을 실시하는 것과 같은 것이 가능해져 생산 프로세스의 자유도를 확보할 수 있다.
도 1은 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
도 2는 본 발명의 실시형태에 따른 적층 세라믹 콘덴서를 구성하는 내부전극에 대해, WDX에 의한 Ni와 Sn의 매핑 분석을 실시한 곳을 나타내는 설명도이다.
이하에 본 발명의 실시형태를 나타내어 본 발명의 특징으로 하는 부분을 더욱 상세하게 설명한다.
[실시형태 1]
<적층 세라믹 콘덴서의 구성>
도 1은 본 발명의 한 실시형태(실시형태 1)에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면 단면도이다.
이 적층 세라믹 콘덴서(1)는 세라믹 적층체(5)를 포함하고 있다. 세라믹 적층체(5)는 적층된 복수의 세라믹 유전체층(2)과, 그 내부에 세라믹 유전체층(2)을 통해 서로 대향하도록 배설된 복수의 내부전극(3, 4)을 포함하고 있다. 또한 세라믹 유전체층(2)의 내부에 배설된 내부전극(3, 4)은, 교대로 세라믹 적층체(5)의 반대측 단면에 인출되어 있다.
그리고 서로 대향하는 세라믹 적층체(5)의 단면에는, 내부전극(3, 4)과 전기적으로 접속하도록 외부전극(6, 7)이 배설되어 있다.
서로 대향하는 세라믹 적층체(5)의 외표면 상의 단면에는 외부전극(6, 7)이 형성되어 있다. 그리고 외부전극(6, 7)은 각각, 교대로 반대측 단면에 인출된 내부전극(3, 4)과 접속되어 있다.
또한 외부전극(6, 7)을 구성하는 도전 재료로는, 예를 들면 Ag 또는 Cu를 주성분으로 하는 것 등을 이용할 수 있다.
또한 이 실시형태 1의 적층 세라믹 콘덴서(1)는 2개의 외부전극(6, 7)을 포함하는 2단자형의 것이지만, 본 발명은 다수의 외부전극을 포함하는 다단자형의 구성인 것에도 적용할 수 있다.
이 적층 세라믹 콘덴서(1)에서 내부전극(3, 4)은, Sn이 Ni에 고용된 Ni-Sn 합금을 주된 성분으로 하는 전극이다.
그리고 내부전극(3, 4)의, 세라믹 유전체층(2)과 대향하는 표면으로부터 2㎚ 깊이의 영역(계면 근방 영역이라고도 함)에서의, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)인 Sn/(Ni+Sn)비의 CV값이 32% 이하가 되도록 구성되어 있다.
이러한 구성으로 함으로써, 고온 부하 수명이 길고 신뢰성이 높은 적층 세라믹 콘덴서(1)를 얻는 것이 가능해진다.
<적층 세라믹 콘덴서의 제조>
다음으로, 상술한 본 발명의 한 실시형태(실시형태 1)에 따른 적층 세라믹 콘덴서(1)의 제조 방법에 대해 설명한다.
(1) 처음에, Ti와 Ba를 포함하는 페로브스카이트형(perovskite-type) 화합물의 원료로서 BaCO3 분말과, TiO2 분말을 소정량 칭량했다. 이어서, 칭량한 분말을 합하여 볼 밀(ball 밀)에 의해 혼합한 후, 소정의 조건에서 열처리를 실시함으로써, 세라믹 유전체층을 구성하는 재료의 주성분이 되는 티탄산 바륨계 페로브스카이트형 화합물 분말을 얻었다.
(2) 다음으로, 부성분인 Dy2O3, MgO, MnO, SiO2의 각 분말을 준비하고, 상술한 주성분 100몰부에 대하여 Dy2O3이 0.75몰부, MgO가 1몰부, MnO가 0.2몰부, SiO2가 1몰부가 되도록 칭량했다. 이들 분말을 주성분인 티탄산 바륨계 페로브스카이트형 화합물 분말과 배합하여 볼 밀에 의해 일정 시간 혼합하고 건조한 후, 건식 분쇄하여 원료 분말을 얻었다.
(3) 또한 이 원료 분말에 폴리비닐부티랄계 바인더 및 에탄올 등의 유기 용제를 첨가하고 볼 밀에 의해 습식 혼합하여 슬러리를 조정했다. 이 세라믹 슬러리를 닥터 블레이드법(doctor blade method)에 의해 시트 형성하여 소성 후의 두께가 0.8㎛가 되는 것과 같은 세라믹 그린 시트를 얻었다. 또한 이 세라믹 그린 시트는 소성 후에 유전체 세라믹층이 되는 세라믹 그린 시트이다.
(4) 또한 이하의 방법으로 내부전극 형성용의 도전성 페이스트를 조제했다. 고형 성분으로서 금속 분말(이 실시형태에서는 Ni 분말), 공재(共材)로서의 세라믹 분말(이 실시형태에서는, 세라믹 유전체층을 구성하는 세라믹과 동일한 조성의 세라믹 분말), 소정의 비표면적을 갖는 산화 주석 분말(SnO 또는 SnO2), 분산제 및 용제를 혼합함으로써 제1 밀 베이스(mill base)를 얻었다.
상기 산화 주석(SnO 또는 SnO2)으로는, 표 1에 나타내는 바와 같이 비표면적이 3㎡/g(시료 번호 11)~173㎡/g(시료 번호 5)의 범위에서 다른 것을 이용했다.
또한 상기 산화 주석(SnO 또는 SnO2)의 비표면적은, 샘플 셀에 산화 주석(시료)을 충전하고 가열 탈기(탈지) 처리를 실시한 후에, 흡착법으로 측정(사용 가스: N2)하고 BET 1점법으로 산출함으로써 구해지는 값이다.
또한 Ni 분말과 산화 주석(SnO 또는 SnO2)의 비율은 결과적으로, 얻어지는 적층 세라믹 콘덴서를 구성하는 내부전극의, 세라믹 유전체층과의 계면 근방의 Sn/(Ni+Sn)비(원자수 비)의 평균값이, 표 1에 나타내는 바와 같이 0.058(시료 번호 11)~0.169(시료 번호1)가 되는 것과 같은 범위에서 변화시켰다.
그리고 이를 볼(ball)과 함께 용적 1L의 수지 포트에 투입하고, 수지 포트를 일정 회전 속도로 12시간 회전시킴으로써 포트 밀 분산 처리를 실시하여 제1 슬러리를 얻었다.
다음으로, 상기 수지 포트 중의 제1 슬러리에, 에틸셀룰로오스와 용제를 미리 혼합해 둔 유기 비히클(vehicle)을 첨가함으로써 제2 밀 베이스를 얻었다.
이어서, 수지 포트를 일정 속도로 12시간 회전시킴으로써 포트 밀 분산 처리를 실시하여 제2 슬러리를 얻었다.
그리고 제2 슬러리를 가온(加溫)한 상태에서, 조리개가 1㎛인 멤브레인식(membrane-type) 필터를 이용하여 압력 1.5kg/㎠ 미만의 조건에서 가압 여과를 실시하여 도전성 페이스트를 얻었다.
(5) 다음으로, 이 도전성 페이스트를 상술한 바와 같이 하여 제작한 세라믹 그린 시트 상에 소정의 패턴으로 인쇄하고, 소성 후에 내부전극이 되는 도전성 페이스트층(내부전극 패턴)을 형성했다. 도전성 페이스트층의 두께는, 소성 후에 두께가 0.6㎛인 내부전극을 얻을 수 있는 것과 같은 두께로 했다.
(6) 이어서, 내부전극 패턴이 형성된 세라믹 그린 시트를, 내부전극 패턴이 인출되어 있는 측이 교대로 반대측이 되도록 여러 장 적층하여 미소성의 세라믹 적층체를 얻었다.
(7) 이 세라믹 적층체를 열처리하여 바인더를 연소시킨 후, H2-N2-H2O 가스로 이루어지는 환원 분위기 중에서 소성함으로써 세라믹 소결체(세라믹 적층체)를 얻었다.
(8) 다음으로, 얻어진 세라믹 적층체의 양 단면에, 유리 프릿(glass frit)을 함유하는 Cu 페이스트를 도포하여 베이킹함으로써 내부전극과 전기적으로 접속된 외부전극을 형성했다. 이로써 도 1에 나타내는 바와 같은 구조를 갖는 적층 세라믹 콘덴서(표 1의 시료 번호 1~11의 시료)(1)를 얻었다.
또한 표 1의 시료 번호에 *를 붙인 시료 번호 10, 11의 시료는 본 발명의 요건을 만족시키지 못한 비교예의 시료이며, 표 1의 시료 번호에 *를 붙이지 않은 시료 번호 1~9의 시료는 본 발명의 요건을 만족시키는 실시예에 따른 시료이다.
또한 이 실시형태 1에서 얻은 적층 세라믹 콘덴서의 외형 치수는 폭(W): 0.5㎜, 길이(L): 1.0㎜, 두께(T): 0.3㎜이며, 내부전극 간에 끼여 있는 세라믹 유전체층의 두께가 0.8㎛였다. 또한 내부전극 간에 끼여 있는 유효 세라믹 유전체층의 총수는 100층이며, 1층당 대향전극의 면적은 3×10-7㎡였다.
이어서, 상술한 바와 같이 하여 제작한 적층 세라믹 콘덴서에 대해, 이하에 설명하는 방법에 의해 '내부전극 중에 Sn이 존재하는 것', '내부전극에 포함되는 Sn이 Ni와 합금화되어 있는 것' 및 '내부전극의 계면 근방 영역에서의 Sn/(Ni+Sn)비'를 조사했다.
이하, 설명을 실시한다.
(1) 내부전극 중에 Sn이 존재하는 점의 확인
(1-1) 연마
각 시료를 길이(L)방향이 수직방향을 따르는 자세로 유지하고, 시료 주변을 수지로 경화시켜 시료의 폭(W)과 두께(T)에 의해 규정되는 WT면을 수지로부터 노출시켰다.
이어서, 연마기에 의해 각 시료의 WT면을 연마하고, 각 시료의 길이(L)방향의 1/2 정도의 깊이까지 연마를 실시했다. 그리고 연마에 의한 내부전극의 전단 처짐(shear drop)을 없애기 위해, 연마 종료 후에 이온 밀링에 의해 연마 표면을 가공했다.
(1-2) 내부전극의 매핑 분석
이어서, 도 2에 나타내는 바와 같이 WT단면의 L방향 1/2 정도 위치에서의, 내부전극이 적층되어 있는 영역을 각 시료의 두께(T)방향으로 3등분하고, 중앙 영역 및 상하의 외층부(무효부)에 가까운 영역(즉, 상부 영역 및 하부 영역)인 3개의 영역에서, WDX(파장 분산 X선 분광법)에 의해 Ni 및 Sn의 매핑 분석을 했다.
그 결과, 각 시료(시료 번호 1~11의 모든 시료에 Sn 성분이 배합되어 있음)에서, 내부전극 중에 Sn이 존재하고 있는 점이 확인되었다.
(2) 내부전극에 포함되는 Sn이 Ni와 합금화되어 있는 점의 확인
소성 후의 적층 세라믹 콘덴서(적층체)를 분쇄하여 분말 형상으로 했다. 그 분말을 XRD로 분석했다.
그 결과, Ni의 피크 위치가 시프트되어 있는 점이 확인되었다. 이것을 이유로, 내부전극 중의 Sn은 Ni와 Sn의 합금의 형태로 존재하고 있는 점을 알 수 있다.
(3) 내부전극 중의 Sn 분포의 확인
소성 후의 적층 세라믹 콘덴서(적층체)의 WT단면의 L방향 1/2 정도의 위치에서 시료의 내부전극이 적층되어 있는 영역을 T방향으로 3등분하고, 중앙 영역 및 상하의 외층부(무효부)에 가까운 영역(즉, 상부 영역 및 하부 영역)인 3개의 영역의, W방향에서의 중앙부를 FIB에 의한 마이크로 샘플링 가공법을 이용하여 가공하고 박편화된 분석용 시료를 제작했다.
또한 박편 시료 두께는 60㎚ 이하가 되도록 가공했다. 또한 FIB 가공 시에 형성된 시료 표면의 대미지(damage)층은, Ar 이온 밀링에 의해 제거했다.
또한 분석 시료의 가공에는, FIB는 SMI3050SE(세이코 인스트루먼츠사 제품)을 이용하고 Ar 이온 밀링은 PIPS(Gatan사 제품)를 이용했다.
이어서, 상술한 바와 같이 하여 제작한 시료를 STEM(주사 투과형 전자현미경)으로 관찰하고, 시료 중의 각 영역으로부터 다른 내부전극을 4개 선택했다.
또한 박편화 시료 단면(박편화 시료의 주면)에 대략 수직으로 되어 있는 세라믹 소자와 내부전극의 계면을 5곳 찾았다(상기 내부전극 4개의 각각에 대해 5곳 찾았다).
그리고 이 대략 수직으로 되어 있는 계면에 접해 있는 내부전극을, 대략 수직으로 되어 있는 계면에 대하여 수직 방향(적층 방향)으로, 계면으로부터 2㎚ 내부전극 내부에 들어간 영역(이하, 계면 근방 영역이라고 기재함)에 대해 분석을 실시했다.
또한 박편화 시료 단면에 대략 수직으로 되어 있는 상기 계면은 다음과 같이 하여 찾았다. 먼저, STEM에 의해 계면 양측에 나타나는 선, 즉 프레넬 프린지(fresnel fringes)를 관찰하고, 포커스를 변화시켰을 때에 프레넬 프린지의 콘트라스트(contrast)가 양측에서 거의 대칭으로 변화되는 계면을 찾아서, 이를 박편화 시료 단면에 대하여 대략 수직으로 되어 있는 계면으로 했다.
또한 STEM 분석에서, STEM은 JEM-2200FS(JEOL 제품)를 이용했다. 가속 전압은 200㎸이다.
검출기는 JED-2300T로 60㎟ 구경의 SDD 검출기를 이용하고, EDX 시스템은 Noran System7(써모 피셔 사이언티픽사 제품)을 이용했다.
그리고 계면 근방 영역의 5곳×내부전극 4개의 합계 20곳에서, EDX(에너지 분산형 X선 분석 장치)를 이용하여 Ni와 Sn의 정량 분석을 실시했다. 전자선의 측정 프로브(probe) 직경은 약 1㎚로 하고 측정 시간은 30초로 했다. 또한 얻어진 EDX 스펙트럼으로부터의 정량 보정은 클리프 로리머(Cliff Lorimer) 보정을 이용했다.
그리고 상기 20곳에서의 Ni와 Sn의 정량 분석의 결과로부터, 내부전극의 계면 근방 영역에서의, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)인 Sn/(Ni+Sn)비의 평균값을 구하고, 상기 평균값으로부터 표준편차 및 Sn/(Ni+Sn)비의 CV값을 구했다. 여기서, CV값은 하기의 식에 의해 구해지는 값이다.
CV값(%)=(표준편차/평균값)×100
또한 Sn과 Ni의 합계 함유율에 대한 Sn의 함유율의 비(Sn/(Ni+Sn)비(원자수 비))의 평균값 및 CV값(%)을 표 1에 나타낸다.
<특성의 평가>
상술한 바와 같이 하여 제작한 각 적층 세라믹 콘덴서(표 1의 시료 번호 1~11의 시료)에 대해, 이하에 설명하는 방법으로 고온 부하 시험을 실시하여 MTTF를 산출했다.
먼저, 자동 브리지식(bridge-type) 측정기를 이용하여 정전용량을 AC 전압 0.5Vrms, 1㎑에서 측정함으로써 양품(良品) 선별을 실시하여 10개의 양품 샘플을 얻었다.
이어서, 이들 샘플에 대해 165℃, 6.3V의 조건에서 고온 부하 시험을 실시하여, 절연 저항이 10㏀ 이하가 될 때까지 경과한 시간을 고장 시간으로 했다. 그리고 이 고장 시간으로부터 MTTF를 산출했다. 그 결과를 표 1에 함께 나타낸다.
Figure 112016007897440-pct00001
표 1에 나타내는 바와 같이, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)인 Sn/(Ni+Sn)비의 CV값이 32%를 초과하는 시료 번호 10 및 11의 시료(본 발명의 요건을 만족시키지 못한 비교예로서의 시료)의 경우, 고온 부하 시험에서의 MTTF는 28.4 및 10.7이었다.
이에 반해, Sn/(Ni+Sn)비의 CV값이 32% 이하인 시료 번호 1~9의 시료(본 발명의 요건을 만족시키는 실시예에 따른 시료)에서는, 고온 부하 시험에서의 MTTF가 44.8~60.7의 범위에 있고 대폭 향상되어 있는 점이 확인되었다. 그 이유는 반드시 명확한 것은 아니지만, 내부전극의 Ni-Sn 합금화에 의해 세라믹 유전체층과 내부전극 계면의 상태(전기적인 장벽 높이)가 변화된 것에 의한다고 생각된다.
또한 본 발명에서, 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역(계면 근방 영역)에서의 Sn/(Ni+Sn)비는, 높은 쪽이 고온 부하 수명의 향상 면에서 바람직하며 특별히 상한값은 없다.
이것은, Sn/(Ni+Sn)비가 높은 쪽이 세라믹 유전체층과 내부전극 계면의 상태(전기적인 장벽 높이) 변화의 정도가 커진다고 생각되기 때문이다.
또한 본 발명에서는, Sn/(Ni+Sn)비의 하한에 대해서도 특별히 제약은 없고, 내부전극이 Ni-Sn 합금을 주된 성분으로 하는 것인 경우에는 널리 본 발명을 적용하는 것이 가능하다. 단, 통상은 Sn/(Ni+Sn)비가 0.02 이상인 것이 바람직하다.
또한 내부전극의 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역에서의 Sn/(Ni+Sn)비(원자수 비)는, 표 1에서는 최대값이 0.169이지만, Sn/(Ni+Sn)비(원자수)가 0.20 이상인 경우에도 CV값을 32.0% 이하로 함으로써 MTTF를 향상시키는 효과를 얻을 수 있는 것을 확인했다.
상술한 실시형태의 결과로부터, 본 발명의 적층 세라믹 콘덴서에서는, 세라믹 유전체층과 내부전극의 계면(세라믹 소자부와 내부전극의 계면으로부터 내부전극측으로 2㎚ 들어간 영역(계면 근방 영역))에서의 Sn/(Ni+Sn)비의 편차가 작은 것이, MTTF의 향상의 관점으로부터 바람직한 것을 알 수 있다.
한편, 내부전극의 계면 근방 영역의 Sn/(Ni+Sn)비의 CV값이 32%를 초과하는 것과 같은 크기가 되면, 계면의 Sn 농도가 낮은 곳에서는 얻을 수 있는 효과 작아지고, Sn 농도가 높은 곳에서는 내부전극의 구형화에 의한 국소적인 소자의 박층화가 발생하여 신뢰성이 저하된다는 것과 같은 문제도 발생하여 바람직하지 못하다.
또한 내부전극의 계면 근방 영역의 Sn/(Ni+Sn)비 편차를 억제하기(즉, 균일한 계면을 형성하기) 위해서는, 도전성 페이스트 중에 포함되는 Sn 성분이 균일하게 분포되어 있을 필요가 있으며, 이를 위해서는 Ni 분말과 입경이 작고 비표면적이 큰 산화 주석 분말(SnO 또는 SnO2)을 포함하는 도전성 페이스트를 이용하는 것이 바람직하며, 상기 실시형태로부터는, 산화 주석 분말(SnO 또는 SnO2)로서 비표면적이 10㎡/g 이상인 것을 이용하는 것이 바람직한 것을 알 수 있다.
또한 도전성 페이스트로서 Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용하는 것도, 내부전극의 계면 근방 영역의 Sn/(Ni+Sn)비 편차를 억제하여 Sn/(Ni+Sn)비가 균일한 계면을 형성하기 위해 유용하다.
또한 비표면적이 10㎡/g 이상인 산화 주석 분말(SnO 또는 SnO2)과, Ni-Sn 합금을 조합하여 배합한 도전성 페이스트 이용하는 것도 가능하다. 예를 들면, Ni와 Sn의 비율(Sn/(Ni+Sn)비)이, 목표로 하는 Sn/(Ni+Sn)비와는 다른 Ni-Sn 합금과 비표면적이 10㎡/g 이상인 산화 주석 분말(SnO 또는 SnO2)을 포함하는 도전성 페이스트를 이용하여 계면의 Sn/(Ni+Sn)비가 의도하는 바와 같은 값을 가져, CV값이 32% 이하인 것과 같은 내부전극을 형성할 수 있다.
또한 상술한 바와 같이, Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용한 경우 및, 비표면적이 10㎡/g 이상인 비표면적이 큰 산화 주석 분말(SnO 또는 SnO2)과 Ni-Sn 합금을 조합하여 배합한 도전성 페이스트 이용한 경우에도, 계면 근방 영역에서의 Sn/(Ni+Sn)비의 편차를 작게 하는 것이 가능하여 MTTF를 향상시킬 수 있는 점이 확인되었다..
또한 본 발명의 적층 세라믹 콘덴서에서는, 세라믹 유전체층과 내부전극의 계면에, Ni와 Sn 이외의 세라믹 유전체층이나 내부전극에 포함되는 원소가 존재하고 있어도 된다.
또한 세라믹 유전체층과 내부전극의 계면 중 일부에, Ni와 Sn 이외로 구성되는 이상(異相; different phase)이 존재하고 있어도 된다.
또한 도전성 페이스트에 배합한 공재는, 세라믹 유전체층을 구성하는 세라믹 재료 분말과 동일 조성이어도 되고, 일부의 구성 원소를 포함하지 않는 것이어도 되며, 일부의 구성 원소가 달라도 되고 또한 배합 비율이 달라도 된다.
또한 본 발명에서는, 도전성 페이스트로서 공재를 포함하지 않는 것을 이용하는 것도 가능하다.
또한 세라믹 유전체층을 구성하는 세라믹 재료 및 공재를 구성하는 세라믹 재료는, 페로브스카이트형 산화물을 주성분으로 하는 것이 바람직하다. 상기 실시형태에서는 세라믹 재료로서 페로브스카이트형 산화물인 BaTiO3을 이용했지만, BaTiO3을 구성하는 Ba의 일부가 Ca나 Sr로 치환되어 있거나, BaTiO3을 구성하는 Ti의 일부가 Zr로 치환되어 있어도 된다. 또한 CaZrO3 등의 다른 페로브스카이트형 화합물을 이용하는 것도 가능하다.
본 발명은 또한 그 밖의 점에서도 상기 실시형태에 한정되는 것이 아니라, 세라믹 적층체를 구성하는 세라믹 유전체층이나 내부전극의 층수 등에 관하여 발명의 범위 내에서 다양한 응용, 변형을 추가하는 것이 가능하다.
1: 적층 세라믹 콘덴서
2: 세라믹 유전체층
3, 4: 내부전극
5: 세라믹 적층체
6, 7: 외부전극
L: 길이
T: 두께
W: 폭

Claims (4)

  1. 복수의 세라믹 유전체층이 적층된 세라믹 적층체와, 상기 세라믹 적층체의 내부에 상기 세라믹 유전체층을 통해 서로 대향하도록 배설(配設)된 복수의 내부전극과, 상기 세라믹 적층체의 외표면에 상기 내부전극과 도통(導通)하도록 배설된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극에서 Sn이 Ni에 고용(固溶)되어 있음과 함께,
    상기 내부전극의, 상기 세라믹 유전체층과 대향하는 표면으로부터 2㎚ 깊이의 영역에서의, Sn과 Ni의 합계 함유량에 대한 Sn의 함유량의 비(원자수 비)를 Sn/(Ni+Sn)비로 한 경우에,
    [{Sn/(Ni+Sn)비의 표준편차}/{Sn/(Ni+Sn)비의 평균값}]×100으로 표시되는 Sn/(Ni+Sn)비의 CV값(Coefficient of Variation)이 32% 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 기재된 적층 세라믹 콘덴서의 제조 방법으로서,
    적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미(未)소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
    상기 도전성 페이스트로서 Ni 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  3. 제1항에 기재된 적층 세라믹 콘덴서의 제조 방법으로서,
    적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
    상기 도전성 페이스트로서 Ni-Sn 합금 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
  4. 제1항에 기재된 적층 세라믹 콘덴서의 제조 방법으로서,
    적층되고 소성 후에 상기 세라믹 유전체층이 되는 복수의 미소성 세라믹 유전체층과, Ni 성분과 Sn 성분을 포함하는 도전성 페이스트를 도포함으로써 형성되어, 상기 미소성 세라믹 유전체층 간의 복수의 계면을 따라 배설된, 소성 후에 상기 내부전극이 되는 복수의 미소성 내부전극 패턴을 갖는 미소성 세라믹 적층체를 형성하는 공정과,
    상기 미소성 세라믹 적층체를 소성함으로써 상기 세라믹 적층체를 얻는 공정을 포함함과 함께,
    상기 도전성 페이스트로서 Ni-Sn 합금 분말과, BET법에 의해 구한 비표면적이 10㎡/g 이상인, SnO 또는 SnO2로 표시되는 산화 주석 분말을 포함하는 도전성 페이스트를 이용하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법.
KR1020167002085A 2013-08-02 2014-07-31 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 KR101790127B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013161136 2013-08-02
JPJP-P-2013-161136 2013-08-02
PCT/JP2014/070205 WO2015016309A1 (ja) 2013-08-02 2014-07-31 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Publications (2)

Publication Number Publication Date
KR20160025574A KR20160025574A (ko) 2016-03-08
KR101790127B1 true KR101790127B1 (ko) 2017-10-25

Family

ID=52431836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167002085A KR101790127B1 (ko) 2013-08-02 2014-07-31 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법

Country Status (6)

Country Link
US (1) US9837210B2 (ko)
JP (1) JP5939360B2 (ko)
KR (1) KR101790127B1 (ko)
CN (1) CN105408974B (ko)
TW (1) TWI530973B (ko)
WO (1) WO2015016309A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
US10624883B2 (en) * 2016-06-17 2020-04-21 Tohoku University Pulmonary hypertension preventative or therapeutic agent containing component exhibiting selenoprotein P activity-inhibiting effect
US10770227B2 (en) * 2017-11-22 2020-09-08 Samsung Electro-Mechanics Co., Ltd. Capacitor and board having the same
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
JP7348890B2 (ja) * 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20220066757A (ko) 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
KR20220066506A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 내부 전극용 도전성 분말, 전자 부품 및 그 제조 방법
KR20220101911A (ko) * 2021-01-12 2022-07-19 삼성전기주식회사 적층형 전자 부품
KR20220121024A (ko) * 2021-02-24 2022-08-31 삼성전기주식회사 적층 세라믹 전자부품
JP2022143334A (ja) 2021-03-17 2022-10-03 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022143403A (ja) * 2021-03-17 2022-10-03 株式会社村田製作所 積層セラミックコンデンサ
JP2022157148A (ja) * 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002332509A (ja) 2001-03-08 2002-11-22 Murata Mfg Co Ltd 金属粉末およびその製造方法、導電性ペーストならびに積層セラミック電子部品
JP2005222831A (ja) 2004-02-06 2005-08-18 Shoei Chem Ind Co 積層セラミック電子部品の端子電極用導体ペースト
KR100884205B1 (ko) 2004-08-27 2009-02-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
WO2012111592A1 (ja) 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69022668T2 (de) 1989-06-16 1996-05-23 Matsushita Electric Ind Co Ltd Elektronische Verbindungen, Verfahren zur Bildung von Endverbindern dafür und Paste zur Ausbildung derselben.
JP2658509B2 (ja) * 1989-06-16 1997-09-30 松下電器産業株式会社 電子部品と電極ペーストおよび端子電極の形成方法
JPH05290622A (ja) * 1992-04-09 1993-11-05 Sumitomo Metal Mining Co Ltd Ｎｉペースト組成物
JPH10321455A (ja) * 1997-05-15 1998-12-04 Matsushita Electric Ind Co Ltd チップ型電子部品の製造方法
JPH11283867A (ja) 1998-03-31 1999-10-15 Tdk Corp 電子部品およびその製造方法
WO2000003823A1 (fr) * 1998-07-15 2000-01-27 Toho Titanium Co., Ltd. Poudre de metal
US6391084B1 (en) * 1998-07-27 2002-05-21 Toho Titanium Co., Ltd. Metal nickel powder
JP2011151250A (ja) * 2010-01-22 2011-08-04 Tdk Corp 電子部品および電子部品の製造方法
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
KR101153550B1 (ko) * 2010-12-17 2012-06-11 삼성전기주식회사 적층 세라믹 전자부품 제조방법 및 적층 세라믹 전자부품
US8644000B2 (en) * 2011-09-13 2014-02-04 Fatih Dogan Nanostructured dielectric materials for high energy density multilayer ceramic capacitors
US9490055B2 (en) * 2011-10-31 2016-11-08 Murata Manufacturing Co., Ltd. Ceramic electronic component and manufacturing method thereof
CN103000370B (zh) * 2012-12-28 2016-04-06 白金 一种静电电能储存装置及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002332509A (ja) 2001-03-08 2002-11-22 Murata Mfg Co Ltd 金属粉末およびその製造方法、導電性ペーストならびに積層セラミック電子部品
JP2005222831A (ja) 2004-02-06 2005-08-18 Shoei Chem Ind Co 積層セラミック電子部品の端子電極用導体ペースト
KR100884205B1 (ko) 2004-08-27 2009-02-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
WO2012111592A1 (ja) 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
US9837210B2 (en) 2017-12-05
CN105408974A (zh) 2016-03-16
TWI530973B (zh) 2016-04-21
JP5939360B2 (ja) 2016-06-22
JPWO2015016309A1 (ja) 2017-03-02
US20160155571A1 (en) 2016-06-02
CN105408974B (zh) 2018-01-30
TW201513149A (zh) 2015-04-01
KR20160025574A (ko) 2016-03-08
WO2015016309A1 (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
KR101790127B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
US10121591B2 (en) Laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor
KR101581925B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101815444B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP6274267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR101771019B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
KR101835391B1 (ko) 적층 세라믹 콘덴서
JP6558084B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
WO2015040881A1 (ja) セラミックグリーンシート、積層セラミックコンデンサの製造方法、および積層セラミックコンデンサ
JP2015153916A (ja) コンデンサ
CN117153559A (zh) 电介质组合物和层叠陶瓷电子部件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant