KR20180105078A - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR20180105078A KR20180105078A KR1020180028543A KR20180028543A KR20180105078A KR 20180105078 A KR20180105078 A KR 20180105078A KR 1020180028543 A KR1020180028543 A KR 1020180028543A KR 20180028543 A KR20180028543 A KR 20180028543A KR 20180105078 A KR20180105078 A KR 20180105078A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- internal electrode
- dimension
- electrode layer
- less
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 139
- 239000011521 glass Substances 0.000 claims description 48
- 238000005204 segregation Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 35
- 229910018663 Mn O Inorganic materials 0.000 claims description 34
- 229910003176 Mn-O Inorganic materials 0.000 claims description 34
- 229910018100 Ni-Sn Inorganic materials 0.000 claims description 25
- 229910018532 Ni—Sn Inorganic materials 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000003475 lamination Methods 0.000 claims description 8
- 238000009751 slip forming Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 52
- 238000012360 testing method Methods 0.000 description 38
- 239000000919 ceramic Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 23
- 230000002950 deficient Effects 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000009736 wetting Methods 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052788 barium Inorganic materials 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000002940 repellent Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
수분의 침입 경로를 감소시킴으로써 실제 사용 환경하에서의 내습신뢰성이 개선되면서, 초기 쇼트 불량이 억제된 적층 세라믹 콘덴서를 제공한다.
복수의 유전체층(40)과, 복수의 제1의 내부전극층(50a)과, 복수의 제2의 내부전극층(50b)이 적층됨으로써 직방체 형상으로 형성된 적층체(20)와, 복수의 제1의 내부전극층(50a)에 접속되는 제1의 외부전극(60a)과, 복수의 제2의 내부전극층(50a)에 접속되는 제2의 외부전극(60b)을 포함하고, 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)은, W 방향의 중앙부에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, W 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하인 것을 특징으로 한다.
복수의 유전체층(40)과, 복수의 제1의 내부전극층(50a)과, 복수의 제2의 내부전극층(50b)이 적층됨으로써 직방체 형상으로 형성된 적층체(20)와, 복수의 제1의 내부전극층(50a)에 접속되는 제1의 외부전극(60a)과, 복수의 제2의 내부전극층(50a)에 접속되는 제2의 외부전극(60b)을 포함하고, 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)은, W 방향의 중앙부에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, W 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하인 것을 특징으로 한다.
Description
본 발명은, 적층 세라믹 콘덴서에 관한 것이다.
전자기기의 소형화가 한층 진전되고 있다. 이에 따라, 전자기기에 탑재되는 적층 세라믹 콘덴서에도 소형화가 더 요구되고 있다. 적층 세라믹 콘덴서의 기본구조가, 예를 들면, 일본 공개특허공보 2011-57511호(이하, ‘특허문헌’이라고 한다.)에 개시되어 있다. 특허문헌 1의 적층 세라믹 콘덴서는, 유전체층과 내부전극층이 교대로 적층된 구성의 콘덴서 소자 본체를 가진다. 내부전극층은, 각 단면(端面)이 콘덴서 소자 본체가 대향하는 2개의 단부(端部)의 표면에 교대로 노출되도록 적층되어 있다. 한 쌍의 외부전극은, 콘덴서 소자 본체의 양 단부에 형성되고, 교대로 배치된 내부전극층의 노출 단면에 접속되어 콘덴서 회로를 구성한다.
적층 세라믹 콘덴서는, 상기한 바와 같이 소형화가 요구되고 있지만, 동시에 고용량화도 요구되고 있어, 이에 따라 내부전극층의 극대화가 진행되고 있다. 내부전극층이 극대화된 경우, 내부전극층과 외부와의 거리가 짧아진다. 이로써, 적층 세라믹 콘덴서의 내습신뢰성이 저하되어 버린다는 문제가 있었다. 또한, 내부전극층끼리의 폭 방향의 어긋남량에 의해, 초기 쇼트 불량이 발생되어 버린다는 문제도 생기고 있었다.
그러므로, 본 발명의 목적은, 수분의 침입 경로를 감소시킴으로써 실제 사용 환경하에서의 내습신뢰성이 개선되면서, 초기 쇼트 불량이 억제된 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명에 따르는 세라믹 콘덴서는, 복수의 유전체층과, 복수의 제1의 내부전극층과, 복수의 제2의 내부전극층이 교대로 적층됨으로써 직방체 형상으로 형성되고, 적층 방향에서 마주 보는 제1의 주면(主面) 및 제2의 주면과, 적층 방향에 직교하는 폭 방향에서 마주 보는 제1의 측면 및 제2의 측면과, 적층 방향 및 폭 방향에 직교하는 길이 방향에서 마주 보는 제1의 단면 및 제2의 단면을 포함하는 적층체와, 제1의 단면에 형성됨으로써 복수의 제1의 내부전극층에 전기적으로 접속되는 제1의 외부전극과, 제2의 단면에 형성됨으로써 복수의 제2의 내부전극층에 전기적으로 접속되는 제2의 외부전극을 포함하는 적층 세라믹 콘덴서로서, 제1의 내부전극층 또는 제2의 내부전극층은, 폭 방향의 중앙부에서의 커버리지가 폭 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, 폭 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하인 것을 특징으로 한다.
바람직하게는, 제1의 내부전극층은 제1의 외부전극에 접속되지 않은 측의 길이 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 폭 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, 제2의 내부전극층은 제2의 외부전극에 접속되지 않은 측의 길이 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 폭 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮은 것을 특징으로 한다.
바람직하게는, 복수의 제1의 내부전극층 및 복수의 제2의 내부전극층 각각은 Ni를 포함하고, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 Ni-Sn반응층이 형성되며, Ni-Sn반응층은, 제1의 내부전극층 및 제2의 내부전극층 각각의 폭 치수의 50.0% 이상 100.0% 이하의 길이로 직선 형상으로 연속해서 형성되면서, 두께가 5㎚ 이상 20㎚ 이하인 것을 특징으로 한다.
바람직하게는, 복수의 제1의 내부전극층 및 복수의 제2의 내부전극층 각각의 유전체층에 인접하는 부분에는 Mg가 편석(偏析)되어 있는 것을 특징으로 한다.
바람직하게는, 가장 외층 측에 위치하는 제1의 내부전극층 또는 제2의 내부전극층 각각의 Mg편석량이, 원소 비율 Mg/Ni로 0.05 이하인 것을 특징으로 한다.
바람직하게는, 제1의 내부전극층 및 제2의 내부전극층 각각의 폭 방향의 단부에는, Ni-Mg-Mn-O계 유리가 편석되어 있는 것을 특징으로 한다.
바람직하게는, Ni-Mg-Mn-O계 유리의 편석되어 있는 영역의 폭 방향을 따른 치수가 1.000㎛ 이하인 것을 특징으로 한다.
바람직하게는, 제1의 외부전극이 제1의 단면으로부터 제1의 주면 및 제2의 주면 각각의 일부까지 연장되도록 형성되는 베이킹층을 포함하며, 제2의 외부전극이 제2의 단면으로부터 제1의 주면 및 제2의 주면 각각의 일부까지 연장되도록 형성되는 베이킹층을 포함하고, 제1의 외부전극의 베이킹층 및 제2의 외부전극의 베이킹층의 각각이 적어도 제2의 주면 측에 형성된 부분에 적층 방향으로 돌출되도록 형성된 돌출부를 가지며, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관하여, 제2의 단면 측의 선단부와 돌출부의 정점을 잇는 제1의 직선을 정의했을 때, 제1의 직선에 직교하도록 제1의 직선으로부터 제2의 주면 측에 형성된 부분의 표면까지 그은 수선(垂線)이 가장 길어지는 제2의 주면 측에 형성된 부분의 표면 상의 점 및 돌출부의 정점 간의 적층 방향을 따른 치수가 0.5㎛ 이상 35㎛ 이하이고, 제2의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 제1의 단면 측의 선단부와 돌출부의 정점을 잇는 제2의 직선을 정의했을 때, 제2의 직선에 직교하도록 제2의 직선으로부터 제2의 주면 측에 형성된 부분의 표면까지 그은 수선이 가장 길어지는 제2의 주면 측에 형성된 부분의 표면 상의 점 및 돌출부의 정점 간의 적층 방향을 따른 치수가 0.5㎛ 이상 35㎛ 이하이면서, 적층 세라믹 콘덴서의 적층 방향을 따른 치수가 0.18㎜ 이상 0.70㎜ 이하인 것을 특징으로 한다.
바람직하게는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분의 표면에 관해서, 제2의 단면 측의 선단부로부터 제1의 단면까지의 제1의 외부전극의 표면을 따른 치수를 d1로 하고, 제2의 단면 측의 선단부로부터 제1의 단면까지의 길이 방향을 따른 치수를 e1로 했을 때, d1/e1이 1.0045 이상 1.4 이하이고, 제2의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분의 표면에 관해서, 제1의 단면 측의 선단부로부터 제2의 단면까지의 제2의 외부전극의 표면을 따른 치수를 d2로 하고, 제1의 단면 측의 선단부로부터 제2의 단면까지의 길이 방향을 따른 치수를 e2로 했을 때, d2/e2가 1.0045 이상 1.4 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.300㎜ ±0.090㎜이고, 폭 방향의 치수가 0.300㎜ ±0.090㎜이며, 길이 방향의 치수가 0.600㎜ ±0.090㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.200㎜ ±0.050㎜이고, 폭 방향의 치수가 0.200㎜ ±0.050㎜이며, 길이 방향의 치수가 0.400㎜ ±0.050㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 50매 이상 300매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.300㎜ ±0.050㎜이고, 폭 방향의 치수가 0.200㎜ ±0.050㎜이며, 길이 방향의 치수가 0.400㎜ ±0.050㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.300㎜ ±0.050㎜이고, 폭 방향의 치수가 0.300㎜ ±0.050㎜이며, 길이 방향의 치수가 0.400㎜ ±0.050㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.250㎜ ±0.025㎜이고, 폭 방향의 치수가 0.250㎜ ±0.025㎜이며, 길이 방향의 치수가 0.500㎜ ±0.025㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.500㎜ ±0.050㎜이고, 폭 방향의 치수가 0.500㎜ ±0.050㎜이며, 길이 방향의 치수가 0.800㎜ ±0.050㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.600㎜ ±0.050㎜이고, 폭 방향의 치수가 0.450㎜ ±0.050㎜이며, 길이 방향의 치수가 0.750㎜ ±0.050㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 한다.
바람직하게는, 적층 방향의 치수가 0.500㎜ ±0.200㎜이고, 폭 방향의 치수가 0.500㎜ ±0.200㎜이며, 길이 방향의 치수가 1.000㎜ ±0.200㎜이고, 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 한다.
본 발명에 의하면, 수분의 침입 경로를 감소시킴으로써, 실제 사용 환경하에서의 내습신뢰성이 개선되면서, 초기 쇼트 불량이 억제된 적층 세라믹 콘덴서를 제공할 수 있다.
본 발명의 상술의 목적, 그 외의 목적, 특징 및 이점은, 도면을 참조해서 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 분명해질 것이다.
도 1은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 외관사시도이다.
도 2는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 길이 방향을 따른 단면도이다.
도 3은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 적층 방향에서의 중앙부에서의 폭 방향과 길이 방향이 교차하는 평면을 따른 단면도이다.
도 4는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 폭 방향을 따른 단면도이다.
도 5(A)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 t1을 설명하기 위한 확대 단면도이다. 도 5(B)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 d1/e1을 설명하기 위한 확대 단면도이다.
도 6은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트의 사시도이다.
도 7은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트를 적층하는 모양을 나타내는 사시도이다.
도 8은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 그린(green) 적층 칩의 사시도이다.
도 9는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조를 나타내는 외관사시도이다.
도 10은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조에서의 바람직한 솔더(solder)의 젖은 양태를 나타내는 확대 단면도이다.
도 11은 솔더의 젖음각(wetting angle)이 90°이상이 되는 바람직하지 않은 솔더의 젖은 양태를 나타내는 확대 단면도이다.
도 2는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 길이 방향을 따른 단면도이다.
도 3은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 적층 방향에서의 중앙부에서의 폭 방향과 길이 방향이 교차하는 평면을 따른 단면도이다.
도 4는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 폭 방향을 따른 단면도이다.
도 5(A)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 t1을 설명하기 위한 확대 단면도이다. 도 5(B)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 d1/e1을 설명하기 위한 확대 단면도이다.
도 6은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트의 사시도이다.
도 7은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트를 적층하는 모양을 나타내는 사시도이다.
도 8은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 그린(green) 적층 칩의 사시도이다.
도 9는 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조를 나타내는 외관사시도이다.
도 10은 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조에서의 바람직한 솔더(solder)의 젖은 양태를 나타내는 확대 단면도이다.
도 11은 솔더의 젖음각(wetting angle)이 90°이상이 되는 바람직하지 않은 솔더의 젖은 양태를 나타내는 확대 단면도이다.
1. 적층 세라믹 콘덴서
이하, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서에 대해, 도 1~5에 기초해서 설명한다. 도 1은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 외관사시도이다. 도 2는, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 길이 방향을 따른 단면도이다. 도 3은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 적층 방향에서의 중앙부에서의 폭 방향과 길이 방향이 교차하는 평면을 따른 단면도이다. 도 4는, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 폭 방향을 따른 단면도이다. 도 5(A)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 t1을 설명하기 위한 확대 단면도이다. 도 5(B)는, 본 발명의 일 실시형태에 따르는 제1의 외부전극의 d1/e1을 설명하기 위한 확대 단면도이다.
이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 직방체 형상으로 형성된 적층체(20)와, 적층체(20)의 표면에 형성된 제1의 외부전극(60a) 및 제2의 외부전극(60b)을 포함한다. 적층 세라믹 콘덴서(10)의 T 방향을 따른 치수(후술하는 T 치수)는 0.18㎜ 이상 0.70㎜ 이하인 것이 바람직하다.
(적층체(20))
적층체(20)는, 복수의 유전체층(40)과, 복수의 제1의 내부전극층(50a)과, 복수의 제2의 내부전극층(50b)이 교대로 적층됨으로써 직방체 형상으로 형성된다. 그리고, 적층체(20)는, 적층 방향(도 1 등에 나타내는 T 방향)에서 마주 보는 제1의 주면(22a) 및 제2의 주면(22b)과, T 방향에 직교하는 폭 방향(도 1 등에 나타내는 W 방향)에서 마주 보는 제1의 측면(24a) 및 제2의 측면(24b)과, T 방향 및 W 방향에 직교하는 길이 방향(도 1 등에 나타내는 L 방향)에서 마주 보는 제1의 단면(26a) 및 제2의 단면(26b)을 포함한다. 적층체(20)는, 그 모서리부 및 능선부에 라운드형이 형성되어 있는 것이 바람직하다. 여기서, 적층체(20)의 모서리부란, 상기한 적층체(20)의 주면, 측면 및 단면 중의 ３면이 교차하는 부분이다. 또한, 적층체(20)의 능선부란, 상기한 적층체(20)의 주면 및 측면 중의 2면이 교차하는 부분이다.
(유전체층((40))
유전체층(40)은, 제1의 내부전극층(50a)과 제2의 내부전극층(50b)의 사이에 끼워 적층된다. 유전체층(40)의 1층당 두께는, 0.2㎛ 이상 1.0㎛ 이하인 것이 바람직하고, 0.4㎛ 이상 0.8㎛ 이하인 것이 보다 바람직하다. 유전체층(40)은, Ba, Ti, Dy, Mn, Si, V, Al, Zr 및 Ca를 포함한다.
유전체층(40)에는, Ti 100몰부에 대하여 Dy가 0.2몰부 이상 0.5몰부 이하 포함되는 것이 바람직하다. Ti 100몰부에 대하여 Dy가 0.2몰부 미만인 경우 및 0.5몰부보다도 많은 경우, 적층 세라믹 콘덴서(10)의 내습신뢰성이 불충분해진다. 또한, 여기서 말하는 내습신뢰성은, 적층 세라믹 콘덴서(10)에 온도 85℃, 습도 85%의 환경하에서 정격 전압의 2배에 상당하는 전압을 12시간 인가(印加)하고, 저항값의 열화(저항값이 초기값에 대하여 급격하게 저하되는 열화)의 발생 여부를 판정할 수 있다. 구체적으로는, 저항값이 초기값의 1/10 이하로 저하된 경우 및 적층 세라믹 콘덴서(10)가 동작하지 않은 경우, 내습신뢰성이 불충분하다고 판정한다.
유전체층(40)에는, Ti 100몰부에 대하여 V가 0.288몰부 이상 0.35몰부 이하 포함되는 것이 바람직하다. Ti 100몰부에 대하여 V가 0.288몰부 미만인 경우 및 0.35몰부보다도 많은 경우, 적층 세라믹 콘덴서(10)의 온도특성이 불량해진다. 또한, 온도특성은 X5R을 만족시키는지 여부를 판정했다.
유전체층(40)에는, Ti 100몰부에 대하여 Zr이 0.04몰부 이하 포함되는 것이 바람직하다.
상기한 각 원소의 함유 몰부는, 용제를 이용해서 용해 처리된 적층체(20)에 대하여 ICP 분석을 실시함으로써 구할 수 있다. 따라서, 원소가 적층체(20) 내의 어디에 존재할지에 대해서는 의존하지 않는다. 즉, 본 발명에 따르는 적층 세라믹 콘덴서(10)의 다른 양태로서는, 적층체(20)의 조성이 상기한 유전체층(40)의 조성과 동일하게 정해져 있는 것을 들 수 있다. 또한, 본 발명에 따르는 적층 세라믹 콘덴서(10)의 또 다른 양태로서는, 각 원소의 함유 몰부가, 용제를 이용해서 적층체(20)를 용액화했을 때의 함유 몰부로서, 상기한 유전체층(40)에 포함되는 각 원소의 함유 몰부와 동일하게 정해져 있는 것을 들 수 있다. 적층체(20)를 용액화하는 방법으로서는, 예를 들면, 알칼리 용융법을 이용할 수 있다.
복수의 유전체층(40)은, 제1의 주면(22a) 측에 위치하는 외층부와, 제2의 주면(22b) 측에 위치하는 외층부와, 이들의 외층부에 T 방향에서 끼워진 영역에 위치하는 내층부를 포함한다. 구체적으로는, 제1의 주면(22a) 측에 위치하는 외층부란, 제1의 주면(22a)과 제1의 주면(22a)에 가장 가까운 내부전극층(제1의 내부전극층(50a) 또는 제2의 내부전극층(50b))의 사이에 위치하는 유전체층(40)이고, 제2의 주면(22b) 측에 위치하는 외층부란, 제2의 주면(22b)과 제2의 주면(22b)에 가장 가까운 내부전극층의 사이에 위치하는 유전체층(40)이며, 내층부란, 제1의 주면(22a)에 가장 가까운 내부전극층과 제2의 주면(22b)에 가장 가까운 내부전극층의 사이에 위치하는 유전체층(40)이다. 제1의 주면(22a) 측 및 제2의 주면(22b) 측 각각의 외층부의 T 방향을 따른 두께는, 10㎛ 이상인 것이 바람직하다.
(제1의 내부전극층(50a) 및 제2의 내부전극층(50b))
제1의 내부전극층(50a)은, 유전체층(40)의 계면을 평판 형상으로 연장하고, 그 단부가 적층체(20)의 제1의 단면(26a)에 노출된다. 한편, 제2의 내부전극층(50b)은, 유전체층(40)을 통해 제1의 내부전극층(50a)과 대향하도록 유전체층(40)의 계면을 평판 형상으로 연장하고, 그 단부가 적층체(20)의 제2의 단면(26b)에 노출된다. 따라서, 제1의 내부전극층(50a)은, 유전체층(40)을 통해 제2의 내부전극층(50b)에 대향하는 대향전극부와, 해당 대향전극부의 제1의 단면(26a) 측의 단부로부터 제1의 단면(26a)까지의 인출전극부와, 제1의 단면(26a)로부터 노출된 노출부를 가진다. 마찬가지로, 제2의 내부전극층(50b)은, 유전체층(40)을 통해 제1의 내부전극층(50a)에 대향하는 대향전극부와, 해당 대향전극부의 제2의 단면(26b) 측의 단부로부터 제2의 단면(26b)까지의 인출전극부와, 제2의 단면(26b)으로부터 노출된 노출부를 가진다. 제1의 내부전극층(50a)의 대향전극부와, 제2의 내부전극층(50b)의 대향전극부가 유전체층(40)을 통해 서로 대향함으로써 정전(靜電) 용량이 발생한다. 그 결과, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 콘덴서로서 기능한다.
여기서, 적층체(20)의 W 갭 및 L 갭에 대해서 설명한다. 적층체(20)는, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 대향전극부와 제1의 측면(24a)의 사이에 위치하는 제1의 측부(34a)(W 갭)와, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 대향전극부와 제2의 측면(24b)의 사이에 위치하는 제2의 측부(34b)(상기와 동일, 즉 W 갭)를 포함한다. 또한, 제1의 측부(34a) 및 제2의 측부(34b) 각각의 W 방향을 따른 치수는, 10㎛ 이상 40㎛ 이하인 것이 바람직하다. 또한, 적층체(20)는, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 대향전극부와 제1의 단면(26a)의 사이에 위치하는 제1의 단부(36a)(L 갭)와, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 대향전극부와 제2의 단면(26b)의 사이에 위치하는 제2의 단부(36b)(상기와 동일, 즉 L 갭)를 포함한다. 또한, 제1의 단부(36a) 및 제2의 단부(36b) 각각의 L 방향을 따른 치수는, 30㎛ 이상 50㎛ 이하인 것이 바람직하다.
제1의 내부전극층(50a) 및 제2의 내부전극층(50b)은, 예를 들면, Ni, Sn, Cu, Ag, Pd, Ag-Pd합금, Au 등의 금속을 함유하고 있다. 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)은, 유전체층(40)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 더 함유하고 있어도 된다. 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 1층당 두께는, 0.3㎛ 이상 0.7㎛ 이하인 것이 바람직하다. 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각은, LW 절단면을 T 방향에서 보았을 때, 유전체층(40)을 60% 이상 80% 이하의 비율로 덮고 있는 것이 바람직하다. 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)의 매수는, 150매 이상 400매 이하인 것이 바람직하다.
제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각은, W 방향의 중앙부에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, W 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하이다.
또한, 여기서 말하는 커버리지는, 아래와 같이 규정한다. 먼저, 제1의 측부(34a) 및 제2의 측부(34b)(즉, 양측의 W 갭) 그리고 제1의 단부(36a) 또는 제2의 단부(36b)(즉, 한 쪽의 L 갭)을 연마에 의해 제거한다. 다음으로, 용액을 이용해서 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)과 유전체층(40)을 전해 박리하고, T 방향의 중앙부에 위치하고 있던 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)을 노출시킨다. 노출시킨 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)에 대해, 광학현미경으로 관찰 개소 화상을 취득한다. 그리고, 취득된 관찰 개소 화상에서의 관찰하는 부분에 대해, 현미경 배율을 1000배로 하고, 그 1개의 시야 전체의 면적에 대하여 실제로 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)이 존재하는 면적의 비율을 검출 영역 비율로서 산출한다. 관찰하는 시야는, 칩 수 5개에 대해, T 방향의 중앙부에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)에 대해 4면에 대하여 실시하고, 각 면에 대하여 5시야 선택하여, 합계 100시야가 선택되고, 관찰된다. 그리고, 각 시야에 대해 검출 영역 비율을 산출하고, 그 100시야의 평균값을 커버리지로서 규정한다.
바람직하게는, 제1의 내부전극층(50a)은 제1의 외부전극(60a)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, 제2의 내부전극층(50b)은 제2의 외부전극(60b)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮다.
여기서 말하는 커버리지의 규정 방법은, 상기한 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)의 W 방향의 중앙부에서의 커버리지, 및 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지의 규정 방법과 동일하기 때문에, 그 설명을 반복하지 않는다.
바람직하게는, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)과 유전체층(40)의 계면에 Ni-Sn반응층이 형성되고, Ni-Sn반응층은, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 치수의 50.0% 이상 100.0% 이하의 길이로 직선 형상으로 연속해서 형성되면서, 두께가 5㎚ 이상 20㎚ 이하이다. 그 결과, Ni-Sn반응층이 화학적인 포텐셜 장벽이 되기 때문에, 적층 세라믹 콘덴서(10)의 고온 부하 수명이 개선된다. 또한, Ni-Sn반응층의 연속성이 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 치수의 50.0%보다도 낮은 경우 및 두께가 5㎚보다도 얇은 경우, 원하는 포텐셜 장벽이 얻어지지 않기 때문에, 고온 부하 수명의 개선이 불충분해진다. 또한, Ni-Sn반응층의 연속성이 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 치수의 100%보다도 높은 경우 및 두께가 20㎚보다도 두꺼운 경우, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)의 Ni가 구슬화되어 신뢰성이 저하되어버린다.
여기서, Ni-Sn반응층의 연속성 및 두께를 정량화하는 방법에 대해 설명한다. 먼저, 적층 세라믹 콘덴서(10)를 제1의 단면(26a) 또는 제2의 단면(26b)으로부터 L 치수의 중앙부까지 연마하고, WT 절단면을 노출시킨다. 다음으로, 노출시킨 WT 절단면을 이온 빔 가공(FIB)에 의해 박편화(薄片化)시킨다. 또한, 박편화시킨 WT 절단면의 T 방향의 중앙부에서, 주사 투과형 전자현미경-에너지 분산형 X선 분광기(STEM-EDS)를 이용하여, W 방향을 따라 랜덤으로 20점의 시야를 선택하고, 선택한 시야 각각에 대해 원소 분포 매핑 관찰을 실시한다. 이와 같이 하여, Ni-Sn반응층의 연속성 및 두께를 정량화한다.
바람직하게는, 복수의 제1의 내부전극층(50a) 및 복수의 제2의 내부전극층(50b) 각각의 유전체층(40)에 인접하는 부분에는 Mg가 편석되어 있다. 또한, 가장 외층 측에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b) 각각의 Mg편석량은, 원소 비율 Mg/Ni로 0.05 이하이다. 이와 같이, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 복수의 내부전극층(50a) 및 복수의 내부전극층(50b) 각각의 유전체층(40)에 인접하는 부분에 편석되는 Mg의 함유량을 제어함으로써, 고온신뢰성이 향상되어, 초기 쇼트의 발생을 억제할 수 있다. 또한, 가장 외층 측에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b) 각각의 Mg편석량을 원소 비율 Mg/Ni로 0.05 이하로 함으로써, 내습신뢰성이 개선된다.
여기서, Mg편석의 확인 방법 및 원소 비율 Mg/Ni의 확인 방법에 대해 설명한다. 먼저, 제1의 단면(26a) 또는 제2의 단면(26b)으로부터 L 방향 1/2의 위치까지 연마하고, WT 절단면을 노출시킨다. 다음으로, 복수의 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 Mg의 편석을 확인하기 위해, 노출시킨 WT 절단면의 해당 내부전극층에서 랜덤으로 100점의 시야를 선택한다. 그리고, 주사형 전자현미경을 이용해서 선택한 100점의 시야를 관찰한다. 각 시야에 대해, 주사형 전자현미경을 이용하여, 스펙트럼을 취득하고 원소 비율 Mg/Ni를 산출한다. 원소 비율 Mg/Ni는, 각 시야에서의 원소 비율의 100점의 평균값으로 한다. 이와 같이 하여, 원소 비율 Mg/Ni를 확인할 수 있다.
바람직하게는, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 방향의 단부에는, Ni-Mg-Mn-O계 유리가 편석되어 있다. 그 결과, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 또한, 적층체의 측부에 포함되는 Mg의 함유량을 제어하고, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 방향의 단부에 Ni-Mg-Mn-O계 유리를 편석시킴으로써, 보다 확실하게 고온신뢰성을 가진다.
바람직하게는, Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수가 1.000㎛ 이하이다. 그 결과, 이 실시형태에 따른 적층 세라믹 콘덴서(10)는, Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수를 1.000㎛ 이하가 되도록, W 갭에 포함되는 Si의 함유량을 제어함으로써 고온신뢰성을 가지며, 초기 쇼트율이 더 개선될 수 있다.
여기서, Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 확인 방법 및 그 W 방향을 따른 치수의 측정 방법에 대해 설명한다. 먼저, 적층 세라믹 콘덴서(10)를 제1의 단면(26a) 또는 제2의 단면(26b)으로부터 L 치수의 중앙부까지 연마하고, WT 절단면을 노출시킨다. 다음으로, 주사형 전자현미경(FE-WDX)을 이용하여, 노출시킨 WT 절단면의 중앙부 부근에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)의 스펙트럼을 취득하고, Ni-Mg-Mn-O계 유리가 편석되어 있는 영역을 동정(同定)한다. 그리고, 매핑 분석에 의해 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수를 정량화한다. 해당 치수는, 예를 들면, 노출시킨 WT 절단면에서 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)의 W 방향의 단부를 랜덤으로 100점 선택하고, 선택한 100점에서 측정된 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수의 평균값을 구함으로써 산출할 수 있다. 또한, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)의 W 방향의 단부란, 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)의 W 방향의 단부로부터 30.000㎛ 이내를 가리킨다.
(제1의 외부전극(60a) 및 제2의 외부전극(60b))
제1의 외부전극(60a)은, 제1의 단면(26a)에 형성됨으로써, 제1의 내부전극층(50a)과 전기적으로 접속된다. 또한, 제1의 외부전극(60a)은, 제1의 단면(26a)에 형성된 부분으로부터 연장되어, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부까지 이르도록 형성된다. 또한, 제1의 외부전극(60a)은, 제1의 단면(26a)에만 형성되어도 된다. 한편, 제2의 외부전극(60b)은, 제2의 단면(26b)에 형성됨으로써 제2의 내부전극층(50b)과 전기적으로 접속된다. 또한, 제2의 외부전극(60b)은, 제2의 단면(26b)에 형성된 부분으로부터 연장되어, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부까지 이르도록 형성된다. 또한, 제2의 외부전극(60b)은, 제2의 단면(26b)에만 형성되어도 된다.
제1의 외부전극(60a)은, 적층체(20)의 표면에 형성되는 제1의 하부전극층과, 제1의 하부전극층의 표면에 형성되는 제1의 도금층을 포함한다. 마찬가지로, 제2의 외부전극(60b)은, 적층체(20)의 표면에 형성되는 제2의 하부전극층과, 제2의 하부전극층의 표면에 형성되는 제2의 도금층을 포함한다.
제1의 하부전극층 및 제2의 하부전극층 각각은, 베이킹층, 수지층 및 박막층 등으로부터 선택되는 적어도 1개를 포함한다.
바람직하게는, 제1의 하부전극층은 제1의 단면(26a)에 형성된 부분으로부터 연장되고, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부까지 이르도록 형성되는 베이킹층을 포함하며, 제2의 하부전극층은 제2의 단면(26b)에 형성된 부분으로부터 연장되어, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부까지 이르도록 형성되는 베이킹층을 포함한다. 베이킹층은, 유리 및 금속을 포함한다. 베이킹층의 유리로서는, 예를 들면, Cu,Ni, Ag, Pd, Ag-Pd합금 및 Au 등으로부터 선택되는 적어도 1개를 포함한다. 베이킹층은, 유리 및 금속을 포함하는 도전성 페이스트를 적층체(20)에 도포해서 베이킹함으로써 형성된다. 이 때, 베이킹층은, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)과 동시 소성함으로써 형성되어도 되고, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)을 소성한 후에 베이킹함으로써 형성되어도 된다. 베이킹층은 복수층이어도 된다. 베이킹층의 가장 두꺼운 부분의 두께는, 10㎛ 이상 30㎛ 이하인 것이 바람직하다.
수지층은 베이킹층의 표면에 형성되어도 되고, 베이킹층을 형성하지 않고 적층체(20)의 표면에 직접 형성되어도 된다. 수지층은, 도전성 입자 및 열경화성 수지를 포함해도 된다. 수지층은 복수층이어도 된다. 수지층은, 제1의 단면(26a) 및 제2의 단면(26b)에만 형성되어도 되고, 거기서부터 연장되어 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부까지 이르도록 형성되어도 된다. 또한, 수지층 중, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각에 대한 연장량은, 베이킹층의 그것보다도 작다. 따라서, 수지층이 형성되는 경우이더라도, 제1의 주면(22a), 제2의 주면(22b), 제1의 측면(24a) 및 제2의 측면(24b) 각각의 일부에 형성된 베이킹층의 단부는, 제1의 도금층 또는 제2의 도금층에 직접 덮인다.
제1의 도금층은, 제1의 하부전극층을 덮도록 형성된다. 또한, 제2의 도금층은, 제2의 하부전극층을 덮도록 형성된다. 제1의 도금층은, 제1의 외부전극(60a)의 베이킹층의 일부인 후술하는 돌출부(70)가 돌출된 형상에 영향을 주지 않도록, 제1의 하부전극층의 표면에 균일한 두께로 형성되는 것이 바람직하다. 마찬가지로, 제2의 도금층은, 제2의 외부전극(60b)의 베이킹층의 일부인 후술하는 돌출부(70)가 돌출된 형상에 영향을 주지 않도록, 제2의 하부전극층의 표면에 균일한 두께로 형성되는 것이 바람직하다. 제1의 도금층 및 제2의 도금층 각각은, 예를 들면, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi 및 Zn 등으로부터 선택되는 적어도 1종의 금속 또는 해당 금속을 포함하는 합금에 의해 형성되는 것이 바람직하다. 제1의 도금층 및 제2의 도금층 각각의 단위면적당의 금속 비율은 99% 이상인 것이 바람직하다. 또한, 제1의 도금층 및 제2의 도금층 각각은, 유리를 포함하지 않는 것이 바람직하다.
제1의 도금층 및 제2의 도금층 각각은 복수층이어도 된다. 제1의 도금층은, 제1의 하부전극층의 표면에 형성되는 하층 도금과, 하층 도금의 표면에 형성되는 상층 도금을 포함하는 것이 바람직하다. 마찬가지로, 제2의 도금층은, 제2의 하부전극층의 표면에 형성되는 하층 도금과, 하층 도금의 표면에 형성되는 상층 도금을 포함하는 것이 바람직하다. 예를 들면, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)각각이 Ni를 이용해서 형성되는 경우, 제1의 도금층 및 제2의 도금층 각각의 하층 도금은, 해당 Ni와 접합성이 좋은 Cu를 이용해서 형성되는 것이 바람직하다. 또한, 상층 도금은, 솔더 젖음성(wettability)이 양호한 Sn이나 Au를 이용하는 것이 바람직하다. 또한, 상층 도금은 필요에 따라 형성하면 되고, 제1의 도금층 및 제2의 도금층 각각은 하층 도금만으로 구성되어도 된다. 또한, 상층 도금을 최외층으로 해도 되고, 상층 도금의 표면에 또 다른 도금층을 형성해도 된다.
제1의 도금층 및 제2의 도금층 각각은, Ni도금층과, Ni 도금층의 표면에 형성된 Sn 도금층으로 이루어지는 2층 구조인 것이 바람직하다. 제1의 하부전극층의 표면에 Ni도금층을 형성함으로써, 제1의 하부전극층이 솔더에 침식되는 것을 방지할 수 있다. 또한, Ni도금층의 표면에 Sn도금층을 형성함으로써 솔더의 젖음성이 향상되기 때문에, 실장작업이 용이해진다. 또한, 제2의 하부전극층의 표면에 형성되는 Ni도금층, 및 해당 Ni도금층의 표면에 형성되는 Sn도금층에 대해서도 동일한 효과를 발휘하기 때문에, 여기서는 그 설명을 반복하지 않는다. 제1의 도금층 및 제2의 도금층 각각의 1층당 두께는, 2㎛ 이상 6㎛ 이하인 것이 바람직하다.
제1의 외부전극(60a)의 베이킹층은, 제2의 주면(22b) 측에 형성된 부분에 T 방향으로 돌출되도록 형성된 돌출부(70)를 가진다. 해당 돌출부(70)의 정점(72)은, 특히 L 방향에서 제2의 주면(22b)과 제1의 단면(26a)이 교차하는 능선부의 근방에 위치하면서, W 방향을 따라 제1의 측면(24a)보다도 W 방향의 약간 외측의 위치로부터 제2의 측면(24b)보다도 W 방향의 약간 외측의 위치까지 연장된다. 제1의 외부전극(60a)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분에 관해서, 제2의 단면(26b) 측의 선단부(62)와 돌출부(70)의 정점(72)을 잇는 제1의 직선(x1)을 정의했을 때, 제1의 직선(x1)에 직교하도록 제1의 직선(x1)으로부터 제2의 주면(22b) 측에 형성된 부분의 표면까지 그은 수선이 가장 길어지는 제2의 주면(22b) 측에 형성된 부분의 표면 상의 점(64) 및 돌출부(70)의 정점(72) 간의 T 방향을 따른 치수(t1)가 0.5㎛ 이상 35㎛ 이하인 것이 바람직하다.
제2의 외부전극(60b)의 베이킹층은, 제2의 주면(22b) 측에 형성된 부분에 T 방향으로 돌출되도록 형성된 돌출부(70)를 가진다. 해당 돌출부(70)의 정점(72)은, 특히 L 방향에서 제2의 주면(22b)과 제2의 단면(26b)이 교차하는 능선부의 근방에 위치하면서, W 방향을 따라 제1의 측면(24a)보다도 W 방향의 약간 외측의 위치로부터 제2의 측면(24b)보다도 W 방향의 약간 외측의 위치까지 연장된다. 제2의 외부전극(60b)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분에 관해서, 제1의 단면(26a) 측의 선단부(62)와 돌출부(70)의 정점(72)을 잇는 제2의 직선(x2)을 정의했을 때, 제2의 직선(x2)에 직교하도록 제2의 직선(x2)으로부터 제2의 주면(22b) 측에 형성된 부분의 표면까지 그은 수선이 가장 길어지는 제2의 주면(22b) 측에 형성된 부분의 표면 상의 점(64) 및 돌출부(70)의 정점(72) 간의 T 방향을 따른 치수(t2)가 0.5㎛ 이상 35㎛ 이하이다. 또한, 해당 부분의 도시는, 제1의 외부전극(60a)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분과 동일하기 때문에, 여기서는 반복하지 않는다.
이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 상기한 바와 같이, 제1의 외부전극(60a)의 제2의 주면(22b) 측에 형성된 부분, 및 제2의 외부전극(60b)의 제2의 주면(22b) 측에 형성된 부분의 각각 T 방향으로 돌출되도록 형성된 돌출부(70)를 포함한다. 또한, 상기한 베이킹층의 표면 상의 점(64) 및 돌출부(70)의 정점(72) 간의 T 방향을 따른 치수(t1)가 0.5㎛ 이상 35㎛ 이하인 것이 바람직하다. 또한, 적층 세라믹 콘덴서(10)의 T 방향을 따른 치수(후술하는 T 치수)는, 0.18㎜ 이상 0.70㎜ 이하인 것이 바람직하다. 이로써, 돌출부(70)는, 앵커로서 유효하게 작용하고, 적층 세라믹 콘덴서(10)와 기판과의 고착력(固着力)을 향상시킨다. 그 결과, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 기판과의 실장성이 개선된다.
바람직하게는, 제1의 외부전극(60a)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분의 표면에 관해서, 제2의 단면(26b) 측의 선단부(62)로부터 제1의 단면(26a)까지의 제1의 외부전극(60a)의 표면을 따른 치수를 d1로 하고, 제2의 단면(26b) 측의 선단부(62)로부터 제1의 단면(26a)까지의 L 방향을 따른 치수를 e1로 했을 때, d1/e1이 1.0045 이상 1.4 이하이다.
바람직하게는, 제2의 외부전극(60b)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분의 표면에 관해서, 제1의 단면(26a) 측의 선단부(62)로부터 제2의 단면(26b)까지의 제2의 외부전극(60b)의 표면을 따른 치수를 d2로 하고, 제1의 단면(26a) 측의 선단부(62)로부터 제2의 단면(26b)까지의 L 방향을 따른 치수를 e2로 했을 때, d2/e2가 1.0045 이상 1.4 이하이다. 또한, 해당 부분의 도시는, 제1의 외부전극(60a)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분과 동일하기 때문에, 여기서는 반복하지 않는다.
이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 제2의 주면(22b) 측에 형성된 부분 및 제2의 외부전극(60b)의 제2의 주면(22b) 측에 형성된 부분의 각각이 상기한 것과 같은 형상을 가짐으로써, 기판과의 실장성이 한층 개선된다.
또한, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 베이킹층의 제1의 주면(22a) 측에 형성된 부분에도 동일한 돌출부(70)를 가지면서, 제2의 외부전극(60b)의 베이킹층의 제1의 주면(22a) 측에 형성된 부분에도 동일한 돌출부(70)를 가진다. 이로써, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, T 방향에서의 방향성을 고려하지 않아도 되기 때문에, 실장작업을 용이하게 행하는 것이 가능해진다.
또한, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 베이킹층의 제1의 측면(24a) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 해당 돌출부(70)는, 동일한 베이킹층의 제1의 주면(22a) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제1의 측면(24a) 측의 단부와, 동일한 베이킹층의 제2의 주면(22b) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제1의 측면(24a) 측의 단부를 잇도록 T 방향을 따라 연장된다. 마찬가지로, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제2의 외부전극(60b)의 베이킹층의 제1의 측면(24a) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 해당 돌출부(70)는, 동일한 베이킹층의 제1의 주면(22a) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제1의 측면(24a) 측의 단부와, 동일한 베이킹층의 제2의 주면(22b) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제1의 측면(24a) 측의 단부를 잇도록 T 방향을 따라 연장된다.
또한, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 베이킹층의 제2의 측면(24b) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 해당 돌출부(70)는, 동일한 베이킹층의 제1의 주면(22a) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제2의 측면(24b) 측의 단부와, 동일한 베이킹층의 제2의 주면(22b) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제2의 측면(24b) 측의 단부를 잇도록 T 방향을 따라 연장된다. 마찬가지로, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제2의 외부전극(60b)의 베이킹층의 제2의 측면(24b) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 해당 돌출부(70)는, 동일한 베이킹층의 제1의 주면(22a) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제2의 측면(24b) 측의 단부와, 동일한 베이킹층의 제2의 주면(22b) 측에 형성된 부분으로부터 돌출된 돌출부(70)의 제2의 측면(24b) 측의 단부를 잇도록 T 방향을 따라 연장된다.
상기한 바와 같이, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 베이킹층의 제1의 측면(24a) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가지면서, 제2의 외부전극(60b)의 베이킹층의 제1의 측면(24a) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 마찬가지로, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 제1의 외부전극(60a)의 베이킹층의 제2의 측면(24b) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가지면서, 제2의 외부전극(60b)의 베이킹층의 제2의 측면(24b) 측에 형성된 부분에도 W 방향으로 돌출된 동일한 돌출부(70)를 가진다. 이로써, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, T 방향에서의 방향성에 더해서, W 방향에서의 방향성도 고려하지 않아도 되기 때문에, 실장작업을 한층 용이하게 행하는 것이 가능해진다.
(바람직한 치수 등)
이 실시형태에 따르는 적층 세라믹 콘덴서(10)의 T 방향의 치수를 T 치수로 하고, W 방향의 치수를 W 치수로 하며, L 방향의 치수를 L 치수로 한 경우, 바람직한 치수는 표 1에 나타내는 바와 같다. 표 1에서는, T 치수, W 치수 및 L 치수에 더해서, 유전체층(40)의 1층당 두께 및 내부전극층의 매수(제1의 내부전극층(50a)과 제2의 내부전극층(50b)의 합계 매수)를 적절히 변경한, 합계 8패턴의 바람직한 적층 세라믹 콘덴서(10)를 나타내고 있다. 또한, 적층 세라믹 콘덴서(10)의 치수는, 예를 들면, 마이크로미터나 광학현미경을 이용해서 측정할 수 있다.
또한, 유전체층(40)의 1층당 두께는, 예를 들면, 다음과 같이 측정된다. 먼저, 적층 세라믹 콘덴서(10)를 제1의 단면(26a) 또는 제2의 단면(26b)으로부터 L 치수의 중앙부까지 연마하고, WT 절단면을 노출시킨다. 다음으로, 주사형 전자현미경을 이용해서 노출시킨 WT 절단면을 관찰하고, T 방향으로 연장되는 W 방향의 중심선상, 및 해당 중심선으로부터 W 방향의 양측에 등간격으로 2개씩 그은 T 방향으로 연장되는 직선상(즉, 합계 5개의 직선상) 각각에 대해, T 방향의 중앙부에 위치하는 유전체층(40)의 1층당 두께를 측정한다. 마지막으로, 측정한 합계 5군데의 두께의 평균값을 산출한다. 또한, 보다 정확하게 유전체층(40)의 두께를 측정하기 위해, 예를 들면, 상기한 5개의 직선상 각각의 상부 및 하부에 위치하는 유전체층(40)의 1층당 두께에 대해서도 측정하여, 측정한 합계 15군데의 두께의 평균값을 산출하도록 해도 된다.
(효과)
본 발명의 일 실시형태에 따르는 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각은, W 방향의 중앙부에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮다. 이로써, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 내습신뢰성이 개선된다. 또한, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 해당 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)의 W 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하인 것에 의해, 초기 쇼트 불량이 억제된다. 이상과 같으므로, 이 실시형태에 따르는 적층 세라믹 콘덴서(10)는, 수분의 침입 경로를 감소시킴으로써, 실제 사용 환경하에서의 내습신뢰성이 개선되면서, 초기 쇼트 불량이 억제된다.
바람직하게는, 본 발명의 일 실시형태에서, 제1의 내부전극층(50a)은 제1의 외부전극(60a)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, 제2의 내부전극층(50b)은 제2의 외부전극(60b)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮다. 이로써, 적층 세라믹 콘덴서(10)의 내습신뢰성이 한층 개선된다.
(변형예)
상기한 일 실시형태에서는, 제1의 외부전극(60a)의 베이킹층 및 제2의 외부전극(60b)의 베이킹층의 각각이, 제1의 주면(22a) 측에 형성된 부분, 제2의 주면(22b) 측에 형성된 부분, 제1의 측면(24a) 측에 형성된 부분 및 제2의 측면(24b) 측에 형성된 부분의 전부에 돌출부(70)를 가지는 경우에 대해 설명했다. 그러나, 이 경우에 한정되지 않고, 제1의 외부전극(60a)의 베이킹층 및 제2의 외부전극(60b)의 베이킹층의 각각은, 적어도 제2의 주면(22b) 측에 형성된 부분에 돌출부(70)를 가지면 된다. 즉, 제1의 외부전극(60a)의 베이킹층 및 제2의 외부전극(60b)의 베이킹층의 각각은, 예를 들면, 제2의 주면(22b) 측에 형성된 부분에만 돌출부(70)를 가져도 된다. 이로써, 적층 세라믹 콘덴서(10)의 치수를 작게 할 수 있기 때문에, 실장의 자유도를 향상시킬 수 있다.
상기한 실시형태에서는, 제1의 외부전극(60a)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분의 돌출부(70)가 W 방향을 따라, 제1의 측면(24a)보다도 W 방향의 약간 외측의 위치로부터 제2의 측면(24b)보다도 W 방향의 약간 외측의 위치까지 연장되는 경우에 대해 설명했다. 그러나, 이 경우에 한정되지 않고, 해당 돌출부(70)는, 예를 들면 제2의 주면(22b)과 제1의 측면(24a)과 제1의 단면(26a)이 교차하는 모서리부 및 그 근방과, 제2의 주면(22b)과 제2의 측면(24b)과 제1의 단면(26a)이 교차하는 모서리부 및 그 근방에만 형성되어도 된다. 또한, 제1의 외부전극(60a)의 베이킹층의 제1의 주면(22a) 측에 형성된 부분의 돌출부(70), 제2의 외부전극(60b)의 베이킹층의 제2의 주면(22b) 측에 형성된 부분의 돌출부(70), 및 제2의 외부전극(60b)의 베이킹층의 제1의 주면(22a) 측에 형성된 부분의 돌출부(70)의 각각에 대해서도 동일하기 때문에, 여기서는 그 설명을 반복하지 않는다.
또한, 적층 세라믹 콘덴서(10)는 돌출부(70)를 포함하지 않아도 된다. 이러한 경우, 예를 들면, 제1의 하부전극층 및 제2의 하부전극층 각각은 베이킹층을 포함하지 않고, 수지층 및 박막층 등으로부터 선택되는 적어도 1개를 포함해도 된다.
2. 적층 세라믹 콘덴서의 제조 방법
다음에, 본 발명에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 대해, 도 6~8에 기초해서 설명한다. 또한, 여기서는 상기한 일 실시형태에 따르는 적층 세라믹 콘덴서(10)를 양산하는 경우를 예로 해서 설명한다. 도 6은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트의 사시도이다. 도 7은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 내부전극 패턴이 인쇄된 세라믹 시트를 적층하는 모양을 나타내는 사시도이다. 도 8은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 제조 방법의 일례에 있어서 제작되는 그린 적층 칩의 사시도이다.
먼저, 복수의 유전체층(40)의 외층부를 구성하기 위한 외층용의 세라믹 그린 시트와, 복수의 유전체층(40)의 내층부를 구성하기 위한 내층용의 세라믹 그린 시트가 준비된다. 또한, 적층체(20)의 W 갭을 구성하기 위한 기능성 시트인 세라믹 그린 시트가 준비된다. 외층용의 세라믹 그린 시트 및 내층용의 세라믹 그린 시트의 소성 전의 두께는, 0.2㎛ 이상 1.5㎛ 이하인 것이 바람직하다.
또한, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)을 형성하기 위한 내부전극용 도전성 페이스트와, 제1의 외부전극(60a) 및 제2의 외부전극(60b) 각각의 하부전극층을 형성하기 위한 외부전극용 도전성 페이스트가 준비된다.
내층용의 세라믹 그린 시트의 재료는, Ba, Ti, Dy, Mn, Si, V, Al, Zr 및 Ca를 포함한다. 여기서, Ti 100몰부에 대하여 Dy가 0.2몰부 이상 0.5몰부 이하 포함되는 것이 바람직하다. 또한, Ti 100몰부에 대하여 V가 0.288몰부 이상 0.35몰부 이하 포함되는 것이 바람직하다. 또한, Ti 100몰부에 대하여 Zr이 0.04몰부 이하인 것이 바람직하다. 또한, 이들 성분에, 예를 들면, Mn화합물 및 Mg화합물이 부성분으로서 포함되어도 된다. 부성분으로서는, Ca화합물, Fe화합물, Cr화합물, Co화합물 또는 Ni화합물 등의 화합물이나 희토류원소 화합물을 이용해도 된다.
외층용의 세라믹 그린 시트 및 기능성 시트인 세라믹 그린 시트의 재료는, Ba, Ti, Dy, Mn, Si, V, Al, Zr, Ca 및 Mg를 포함한다. Dy, V 및 Zr의 각각의 함유량은, 내층용의 세라믹 그린 시트의 경우와 동일하고 부성분에 대해서도 동일하다.
내부전극용 도전성 페이스트 재료는, 주성분으로서 Ni를 포함하고, 또한 SnO2 및 Mg를 포함한다.
외부전극용 도전성 페이스트 재료는, 예를 들면, Cu,Ni, Ag, Pd, Ag-Pd합금 및 Au 등으로부터 선택되는 적어도 1개를 포함한다.
또한, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트에는, 유기 바인더 및 용제가 포함된다. 해당 유기 바인더 및 해당 용제로서는, 공지의 유기 바인더나 유기용제를 이용할 수 있다. 또한, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트의 점도는 일정해지도록 조정된다.
내부전극용 도전성 페이스트가 주성분으로서 Ni를 포함하고, 또한 SnO2를 포함함으로써, 상기한 일 실시형태에서 설명한 Ni-Sn반응층을 형성할 수 있다. 해당 내부전극용 도전성 페이스트에 포함되는 SnO2의 분산 상태를 변화시킴으로써 Ni-Sn반응층의 연속성을 조정하고, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 치수의 50.0% 이상 100.0% 이하의 길이로 직선 형상으로 연속해서 형성할 수 있다. 또한, 해당 내부전극용 도전성 페이스트에 포함되는 SnO2의 함유량을 조정함으로써, Ni-Sn반응층의 두께를 5㎚ 이상 20㎚ 이하로 할 수 있다.
또한, 내부전극용 도전성 페이스트가 Mg를 포함함으로써, 복수의 제1의 내부전극층(50a) 및 복수의 제2의 내부전극층(50b) 각각의 유전체층(40)에 인접하는 부분에 Mg를 편석시킬 수 있다. 또한, 외층용의 세라믹 그린 시트가 Mg를 포함함으로써, 가장 외층 측에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b) 각각 Mg를 편석시킬 수 있다. 그리고, Mg의 함유량을 제어함으로써, 해당 가장 외층 측에 위치하는 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b) 각각의 Mg편석량을 원소 비율 Mg/Ni로 0.05 이하로 할 수 있다.
그리고, 기능성 시트인 세라믹 그린 시트가 Si를 포함하고, 내부전극용 도전성 페이스트가 주성분으로서 Ni를 포함하며, W 갭을 구성하기 위한 기능성 시트인 세라믹 그린 시트가 Mg를 포함하고, 기능성 시트인 세라믹 그린 시트가 Mn을 포함함으로써, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b) 각각의 W 방향의 단부에 Ni-Mg-Mn-O계 유리를 편석시킬 수 있다. Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수는, 기능성 시트인 세라믹 그린 시트에 포함되는 Si의 함유량을 제어함으로써 조정할 수 있다.
다음으로, 도 6에 나타내는 바와 같이, 내층용의 세라믹 그린 시트(110) 상에, 내부전극용 도전성 페이스트를 인쇄함으로써, 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)이 되는 도전 패턴(112)을 장척 형상으로 일정 간격으로 형성한다. 또한, 내부전극용 도전성 페이스트의 인쇄 방법은, 예를 들면, 스크린 인쇄법이나 그라비어 인쇄법 등의 각종 인쇄법에 의해 실시할 수 있다.
그리고, 최초에 도전 패턴(112)이 형성되어 있지 않은 외층용의 세라믹 그린 시트를 그 두께가 0.5㎛ 이상 5㎛ 이하가 되도록 소정매수 적층한다. 다음으로, 도 7에 나타내는 바와 같이, 도전 패턴(112)이 형성된 복수매의 내층용의 세라믹 그린 시트(110)를 일정 피치로 옮겨 5매 이상 1500매 이하 적층한다. 마지막으로, 도전 패턴(112)이 형성되어 있지 않은 외층용의 세라믹 그린 시트를 그 두께가 5㎛ 이상 100㎛ 이하가 되도록 소정매수 적층한다.
다음으로, 강체 프레스 혹은 정수압 프레스 등의 수단을 이용해서 T 방향으로 프레스함으로써, 각 세라믹 그린 시트를 소정의 온도에서 압착하고, 적층 블록을 제작한다. 이와 같이, 각 세라믹 그린 시트를 소정의 온도에서 압착함으로써, 세라믹 그린 시트끼리 접착된다. 또한, 최외층에 일정 두께의 수지 시트를 배치함으로써 도전 패턴(112)이 형성되어 있지 않은 부분에 압력이 가해져, 세라믹 그린 시트끼리의 접착력을 높일 수 있다.
그 다음에, 적층 블록을 절단함으로써, 적층 블록으로부터 도 8에 나타내는 것과 같은 그린 적층 칩(114)이 형성된다. 적층 블록의 절단은, 다이싱이나 프레스 커팅 등이 여러 가지 방법에 의해 실시할 수 있다. 여기서, W 방향에서 내부전극의 표면이 노출되는 위치에서 도전 패턴(112)을 절단하기 때문에, 내부전극의 W 방향의 단부가 T 방향에서 일치된 상태가 된다. 또한, 도전 패턴(112)의 W 방향만을 절단함으로써, 막대 형상의 칩 집합체로 해도 된다.
도 8에 나타내는 바와 같이, 적층 칩(114)의 양 측면 및 양 단면에는, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)이 되는 도전 패턴(112)이 노출된다. 따라서, 유전체가 되는 기능성 시트로서 세라믹 그린 시트를 적층 칩(114)의 양 측면 각각에 붙임으로써 노출된 도전 패턴(112)을 덮는다. 또한, 그 후, 배럴 연마 등을 실시함으로써, 모서리부 및 능선부에 라운드형이 형성되어도 된다.
그리고, 소정의 온도 프로파일에 따라, 그린 적층 칩(114)의 소성을 실시한다. 이 소성 공정에 있어서, 유전체층(40), 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)이 소성된다. 소성온도는, 이용하는 유전체 재료나 내부전극용 도전성 페이스트의 종류에 따라 적절히 설정할 수 있지만, 예를 들면, 900℃도 이상 1300℃ 이하로 할 수 있다. 이 때, 제1의 내부전극층(50a) 및 제2의 내부전극층(50b)에 대해, W 방향의 중앙부에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮아지도록, 상기한 소정의 온도 프로파일의 승온속도를 적절히 조정한다. 또한, 제1의 내부전극층(50a)에 대해, 제1의 외부전극(60a)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮아지도록 하며, 제2의 내부전극층(50b)에 대해, 제2의 외부전극(60b)에 접속되지 않은 측의 L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮아지도록 하는 경우에 대해서도, 상기한 소정의 온도 프로파일의 승온속도를 적절히 조정함으로써 실현할 수 있다.
그 다음에, 딥핑에 의해 소성 후의 적층 칩의 양 단면 각각에 대하여, 외부전극용 도전성 페이스트를 도포해서 베이킹함으로써, 제1의 외부전극(60a) 및 제2의 외부전극(60b) 각각의 베이킹층이 형성된다. 이 때의 베이킹 온도는, 700℃ 이상 900℃ 이하인 것이 바람직하다. 이 때, 베이킹층과 일체적으로 돌출부가 형성된다.
마지막으로, 필요에 따라 전해 도금에 의해 하부전극층의 표면에 도금층이 형성된다. 이 때, 소성 후의 적층 칩이 도금액에 적합해지도록, 해당 적층 칩에 친수(親水) 처리를 실시해 두는 것이 바람직하다. 또한, 해당 적층 칩의 양 측면에 도금층이 과잉으로 젖는 것을 방지하기 위해, 적층 칩에 발유(撥油) 처리를 실시해 두는 것이 바람직하다.
이상과 같이 해서, 상기한 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서(10)가 제조된다.
3. 적층 세라믹 콘덴서의 실장구조
다음에, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조에 대해, 도 9에 기초해서 설명한다. 또한, 여기서는 상기한 일 실시형태에 따르는 적층 세라믹 콘덴서(10)를 실장기판(210)에 실장하는 경우를 예로 해서 설명한다. 도9는, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조를 나타내는 외관사시도이다.
이 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조(200)는, 상기한 일 실시형태에 따르는 적층 세라믹 콘덴서(10)와, 적층 세라믹 콘덴서(10)를 실장하기 위한 실장기판(210)을 포함한다. 적층 세라믹 콘덴서(10)는, 그 제1의 외부전극(60a)이 실장기판(210) 상의 제1의 랜드부(220a)에 접촉하도록, 또한 그 제2의 외부전극(60b)이 실장기판(210) 상의 제2의 랜드부(220b)에 접촉하도록 배치된다. 그리고, 제1의 외부전극(60a)과 제1의 랜드부(220a)가 솔더로 이루어지는 제1의 필렛(230a)에 의해 전기적으로 접속된 상태로 접합된다. 마찬가지로, 제2의 외부전극(60b)과 제2의 랜드부(220b)가 솔더로 이루어지는 제2의 필렛(230b)에 의해 전기적으로 접속된 상태로 접합된다.
4. 실험예
이하, 본 발명의 효과를 확인하기 위해 발명자들이 실시한 실험예에 대해 설명한다.
(실험예 1)
실험예 1에서는, 제1의 내부전극층 및 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향의 중앙부, W 방향의 단부 및 L 방향의 단부에서의 커버리지, 그리고 W 방향의 어긋남량이 서로 다른 실시예 1~3 및 비교예 1, 2의 시료(적층 세라믹 콘덴서)를 각각 제조했다. 그리고, 이들의 시료에 대해, 내습신뢰성 및 초기 쇼트의 시험을 실시함으로써 평가했다.
(실시예 1~3 및 비교예 1, 2)
상기한 제조 방법에 따라서, 실시예 1~3 및 비교예 1,2의 시료(적층 세라믹 콘덴서)를 제작했다. 각 시료에 공통된 사양은 다음과 같다.
·적층 세라믹 콘덴서의 치수(L 치수×W 치수×T 치수): 0.68㎜×0.38㎜×0.38㎜
·유전체 재료: BaTiO3(Ti 100몰부에 대하여, Dy가 0.4몰부 포함되고, Mn이 0.4몰부 포함되며, Si가 1.0몰부 포함되고, V가 0.3몰부 포함되며, Al이 0.01몰부 포함되고, 또한 Zr이 0.01몰부 포함된다.)
·내부전극층: Ni
·외부전극의 구조
베이킹층: Cu
도금층: Ni도금층 및 Sn도금층
실시예 1의 시료는, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향의 중앙부에서의 커버리지(이하 단순히 'W 방향 중앙부의 커버리지'라고 한다)를 85%로 하고, W 방향의 단부로부터 30.000㎛ 이내에서의 커버리지(이하 단순히 'W 방향 단부의 커버리지'라고 한다)를 90%로 하며, L 방향의 단부로부터 30.000㎛ 이내에서의 커버리지(이하 단순히 'L 방향 단부의 커버리지'라고 한다)를 80%로 하면서, W 방향의 어긋남량을 5.000㎛ 이내로 했다.
실시예 2의 시료는, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향 중앙부의 커버리지를 85%로 하고, W 방향 단부의 커버리지를 90%로 하며, L 방향 단부의 커버리지를 80%로 하면서, W 방향의 어긋남량을 10.000㎛ 이내로 했다.
실시예 3의 시료는, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향 중앙부의 커버리지를 85%로 하고, W 방향 단부의 커버리지를 90%로 하며, L 방향 단부의 커버리지를 80%로 했다.
비교예 1의 시료는, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향 중앙부의 커버리지를 85%로 하고, W 방향 단부의 커버리지를 80%로 하며, L 방향 단부의 커버리지를 80%로 했다.
비교예 2의 시료는, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향 중앙부의 커버리지를 85%로 하고, W 방향 단부의 커버리지를 90%로 하며, L 방향 단부의 커버리지를 90%로 하면서, W 방향의 어긋남량을 10.008㎛ 이내로 했다.
(커버리지의 규정 방법)
상기한 시료 각각의 커버리지는, 아래와 같이 규정했다. 먼저, 각 시료에 대해, 제1의 측부 및 제2의 측부(즉, 양측의 W 갭) 그리고 제1의 단부 또는 제2의 단부(즉, 한 쪽의 L 갭)를 연마에 의해 제거했다. 다음으로, 용액을 이용해서 제1의 내부전극층 또는 제2의 내부전극층과 유전체층을 전해 박리하고, T 방향의 중앙부에 위치하고 있던 제1의 내부전극층 또는 제2의 내부전극층을 노출시켰다. 노출시킨 제1의 내부전극층 또는 제2의 내부전극층에 대해, 광학현미경으로 관찰 개소 화상을 취득했다. 그리고, 취득된 관찰 개소 화상에서의 관찰하는 부분에 대해, 현미경배율을 1000배로 하고, 그 1개의 시야 전체의 면적에 대하여 실제로 제1의 내부전극층 또는 제2의 내부전극층이 존재하는 면적의 비율을 검출 영역 비율로서 산출했다. 관찰한 시야는, 칩 수 5개에 대해, T 방향의 중앙부에 위치하는 제1의 내부전극층 또는 제2의 내부전극층에 대해 4면에 대하여 실시하여, 각 면에 대하여 5시야 선택하고 합계 100시야가 선택되어 관찰되었다. 그리고, 각 시야에 대해 검출 영역 비율을 산출하고, 그 100시야의 평균값을 커버리지로서 규정했다.
(어긋남량의 산출 방법)
상기한 각 시료의 W 방향의 어긋남량은, 아래와 같이 산출했다. 먼저, 각 시료에 대해, 제1의 단면 또는 제2의 단면으로부터 L 치수의 중앙부까지 연마하여, 제1의 내부전극층 및 제2의 내부전극층을 노출시켰다. 그리고, 전계(電界) 방사형 주사 전자현미경(FE-SEM)을 이용하여, 노출시킨 제1의 내부전극층 및 제2의 내부전극층의 관찰 개소 화상을 취득하고, 화상 해석을 실시함으로써 W 방향의 어긋남량을 산출했다.
(제1의 내습신뢰성 시험)
내습신뢰성을 평가하는 시험은, 각 시료에 대하여, 온도 85℃, 습도 85%의 환경하에서 정격 전압의 2배에 상당하는 전압을 12시간 인가하고, 저항값의 열화(저항값이 초기값에 대하여 급격하게 저하되는 열화)의 발생 여부에 대해 판정했다. 구체적으로는, 상기한 환경하에서 정격 전압을 6.3V로 하고, 그 2배에 상당하는 12.6V의 전압을 12시간 인가하고, 저항값이 초기값의 1/10 이하로 저하한 시료 및 동작하지 않은 시료가 불량품이라고 평가했다. 또한, 제1의 내습신뢰성 시험은, 상기한 제조 방법에 따라서 제조된 각 시료 72개씩에 대하여 행하였다.
(초기 쇼트 시험)
초기 쇼트를 평가하는 시험은, 각 시료에 대하여 AC전압(주파수 120Hz, 전압 0.5V)을 인가하고, LCR 미터를 이용해서 측정을 실시하여, log IR값이 3.0Ω 이하인 경우, 초기 쇼트가 발생했다고 판정하고, 그 시료가 불량품이라고 평가했다. 또한, 해당 초기 쇼트 시험은, 상기한 제조 방법에 따라서 제조된 각 시료 100개씩에 대하여 행하였다.
(실험 결과)
실험예 1의 결과를 표 2에 나타낸다.
표 2에 나타내는 바와 같이, 실시예 1 및 실시예 2에서는, 각각, 제1의 내습신뢰성 시험 및 초기 쇼트 시험에서 불량품이라고 평가된 시료개수가 모두 0개였다. 한편, 비교예 1에서는, 제1의 내습신뢰성 시험에서 불량품이라고 평가된 시료개수가 3개였다. 또한, 비교예 2에서는, 제1의 내습신뢰성 시험에서 불량이라고 평가된 시료개수가 0개였지만, 초기 쇼트 시험에서 불량품이라고 평가된 시료개수가 2개였다. 이상의 결과로부터, 제1의 내부전극층 또는 제2의 내부전극층에 대해, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 W 방향 중앙부의 커버리지가 W 방향 단부의 커버리지보다도 낮아지면서, W 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하로 되는 것에 의해, 본 발명에 따르는 적층 세라믹 콘덴서는, 실제 사용 환경하에서의 내습신뢰성이 개선되면서, 초기 쇼트 불량이 억제되어 있는 것을 확인할 수 있었다.
(제2의 내습신뢰성 시험)
또한, 제2의 내습신뢰성 시험을 실시했다. 제2의 내습신뢰성 시험은, 상기한 제1의 내습신뢰성 시험과 비교하여, 정격 전압의 2.5배에 상당하는 전압을 인가하는 점만이 다르고, 다른 조건은 동일하다. 따라서, 동일한 설명은 반복하지 않는다. 제2의 내습신뢰성 시험의 결과를 표 3에 나타낸다.
표 3에 나타내는 바와 같이, 제2의 내습신뢰성 시험에서 불량품이라고 평가된 시료개수는, 실시예 1~3이 모두 0개이고, 비교예 1이 23개이며, 비교예 2가 30개였다. 여기서, 비교예 2의 시료는, W 방향 중앙부에서의 커버리지가 W 방향 단부에서의 커버리지보다도 낮으며, 이 점에서는 실시예 1~3의 시료와 동일하다. 그러나, 비교예 2의 시료는, L 방향 단부에서의 커버리지가 W 방향 단부에서의 커버리지와 동일하며, 이 점에서 실시예 1~3의 시료와 다르다. 즉, 이 실험 결과로부터, W 방향과 L 방향이 교차하는 평면을 따른 절단면에서의 L 방향 단부의 커버리지가 W 방향 단부의 커버리지보다도 낮아짐으로써, 본 발명에 따르는 적층 세라믹 콘덴서의 내습신뢰성이 한층 개선되는 것을 확인할 수 있었다.
5. 참고실험예
이하, 발명자들이 실시한 참고실험예에 대해 설명한다.
(참고실험예 1)
참고실험예 1에서는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성 및 두께가 서로 다르고, 가장 외층 측에 위치하는 내부전극층(최외층부의 내부전극층)의 Mg편석량(원소 비율 Mg/Ni)이 서로 다른 참고예 1~7의 시료(적층 세라믹 콘덴서)를 각각 제조했다. 그리고, 이들 시료에 대해, 고온신뢰성의 시험을 실시함으로써 평가했다.
(참고예 1~7)
상기한 제조 방법에 따라서, 참고예 1~7의 시료(적층 세라믹 콘덴서)를 제작했다. 각 시료에 공통된 사양은 상기한 실험예 1과 동일하기 때문에, 여기서는 그 설명을 반복하지 않는다.
참고예 1의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 50.0%로 하고, 두께를 5㎚로 했다. 또한, 참고예 1의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.03으로 했다.
참고예 2의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 50.0%로 하고 두께를 20㎚로 했다. 또한, 참고예 2의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.05로 했다.
참고예 3의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 100.0%로 하고 두께를 5㎚로 했다. 또한, 참고예 3의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.04로 했다.
참고예 4의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 100.0%로 하고, 두께를 20㎚로 했다.
참고예 5의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 75.0%로 하고, 두께를 4㎚로 했다. 또한, 참고예 5의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.06으로 했다.
참고예 6의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 75.0%로 하고, 두께를 21㎚로 했다. 또한, 참고예 6의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.04로 했다.
참고예 7의 시료는, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 49.5%로 하고, 두께를 10㎚로 했다. 또한, 참고예 7의 시료는, 가장 외층 측에 위치하는 내부전극층의 Mg편석량(원소 비율 Mg/Ni)을 0.04로 했다.
(Ni-Sn반응층의 연속성 및 두께의 정량화 방법)
Ni-Sn반응층의 연속성 및 두께를 정량화하는 방법에 대해 설명한다. 먼저, 적층 세라믹 콘덴서를 제1의 단면 또는 제2의 단면으로부터 L 치수의 중앙부까지 연마하고, WT 절단면을 노출시켰다. 다음으로, 노출시킨 WT 절단면을 이온 빔 가공(FIB)에 의해 박편화시켰다. 또한, 박편화시킨 WT 절단면의 T 방향의 중앙부에서, 주사 투과형 전자현미경-에너지 분산형 X선분광기(STEM-EDS)를 이용하여, W 방향을 따라 랜덤으로 20점의 시야를 선택하고, 선택한 시야 각각에 대해 원소 분포 매핑 관찰을 실시했다. 이와 같이 하여, Ni-Sn반응층의 연속성 및 두께를 정량화했다.
(Mg편석의 확인)
가장 외층 측에 위치하는 내부전극층의 Mg의 편석은, 다음과 같이 해서 확인했다. 각 시료에 대해, 제1의 단면 또는 제2의 단면으로부터 L 방향 1/2의 위치까지 연마하고, 제1의 내부전극층 및 제2의 내부전극층을 노출시켰다. 다음으로, 복수의 내부전극층 중 가장 외층 측에 배치되어 있는 내부전극층의 Mg의 편석을 확인하기 위해, 노출시킨 WT 절단면의 해당 내부전극층에서 랜덤으로 100점의 시야를 선택했다. 그리고, 주사형 전자현미경을 이용해서 선택한 100점의 시야를 관찰했다. 각 시야에 대해, 주사형 전자현미경을 이용하여 스펙트럼을 취득하고, 원소 비율 Mg/Ni를 산출했다. 원소 비율 Mg/Ni는, 각 시야에서의 원소 비율의 100점의 평균값으로 했다.
(고온신뢰성 시험)
고온신뢰성을 평가하는 시험은, 각 시료에 대하여, 온도 85℃의 환경하에서 정격 전압(여기서는 6.3V로 설정)을 2000시간 인가하고, 저항값의 열화(저항값이 초기값에 대하여 급격하게 저하되는 열화)의 발생 여부를 판정했다. 여기서는, 저항값이 초기값의 10000분의 1 이하로 저하하지 않은 시료가 양품(G)이라고 평가하고, 저항값이 초기값의 10000분의 1 이하로 저하한 시료 및 동작하지 않은 시료가 불량품(NG)이라고 평가했다. 또한, 고온신뢰성 시험은, 상기한 제조 방법에 따라서 제조된 각 시료 72개씩에 대하여 행하였다.
(내습신뢰성 시험)
또한, 내습신뢰성을 평가하는 시험을 행하였다. 내습신뢰성을 평가하는 시험은, 각 시료에 대하여, 온도 85℃, 습도 85%의 환경하에서 정격 전압(여기서는 6.3V로 설정)의 2배에 상당하는 전압(즉, 12.6V)을 12시간 인가하고, 저항값의 열화(저항값이 초기값에 대하여 급격하게 저하되는 열화)의 발생 여부를 판정했다. 여기서는, 저항값이 초기값의 1/10 이하로 저하되지 않은 시료가 양품(G)이라고 평가하고, 저항값이 초기값의 1/10 이하로 저하한 시료 및 동작하지 않은 시료가 불량품(NG)이라고 평가했다. 또한, 내습신뢰성 시험은, 상기한 제조 방법에 따라서 제조된 각 시료 72개씩에 대하여 행하였다.
(실험 결과)
참고실험예 1의 고온신뢰성 시험에 관한 결과를 표 4에 나타낸다.
표 4에 나타내는 바와 같이, 참고예 1~4의 시료는, 모두 양품(G)이라고 평가되었다. 한편, 참고예 5~7의 시료는, 모두 불량품(NG)이라고 평가되었다. 또한, 72개의 시료 중 1개의 불량품도 없는 경우를 양품(G)이라고 하고, 72개의 시료 중 1개라도 불량품이 있는 경우를 불량품(NG)이라고 했다. 이상의 결과부터, 제1의 내부전극층 및 제2의 내부전극층과 유전체층의 계면에 형성되는 Ni-Sn반응층에 대해, T 방향과 W 방향이 교차하는 평면을 따른 절단면에서의 연속성을 제1의 내부전극층 및 제2의 내부전극층 각각의 W 치수의 50.0% 이상 100.0% 이하로 하면서, 두께를 5㎚ 이상 20㎚ 이하로 함으로써, 적층 세라믹 콘덴서의 고온 부하 수명이 개선되는 것을 확인할 수 있었다.
참고실험예 1의 내습신뢰성 시험에 관한 결과를 표 5에 나타낸다.
표 5에 나타내는 바와 같이, 참고예 1~4, 6 및 7의 시료는, 모두 양품(G)이라고 평가되었다. 한편, 참고예 5의 시료만이 불량품(NG)이라고 평가되었다. 또한, 72개의 시료 중 1개의 불량품도 없는 경우를 양품(G)이라고 하고, 72개의 시료 중1개라도 불량품이 있는 경우를 불량품(NG)이라고 했다. 이상의 결과로부터, 가장 외층 측에 위치하는 제1의 내부전극층 또는 제2의 내부전극층 각각의 Mg편석량이 원소 비율 Mg/Ni로 0.05 이하인 것에 의해, 내습신뢰성이 향상되는 것을 확인할 수 있었다.
(참고실험예 2)
참고실험예 2에서는, 적층 세라믹 콘덴서의 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 편석되는 Mg의 유무, 및 가장 외층 측에 위치하는 내부전극층(최외층부의 내부전극층)의 Mg의 편석량이 서로 다른 참고예 1~3 및 참고예 5~10의 시료(적층 세라믹 콘덴서)를 각각 제조했다. 이들의 시료에 대해, 고온신뢰성 및 초기 쇼트의 시험을 행하는 것에 의해 평가했다.
(참고예 1~3, 참고예 5~10 및 참고예 15)
상기한 제조 방법에 따라서, 참고예 1~3, 참고예 5~10 및 참고예 15의 시료(적층 세라믹 콘덴서)를 제작했다. 각 시료에 공통된 사양은 상기한 실험예 1과 동일하기 때문에, 여기서는 그 설명을 반복하지 않는다.
참고예 1의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.03이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 2의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.05이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 3의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 1.000㎛이다.
참고예 5의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.06이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 6의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 1.050㎛이다.
참고예 7의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04이며, 내부전극층의 W 방향의 단부에 Ni-Mn-O계 유리가 편석되어 있고, 이 Ni-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 8의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04이며, 내부전극층의 W 방향의 단부에 Mg-Mn-O계 유리가 편석되어 있고, 이 Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 9의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04이며, 내부전극층의 W 방향의 단부에 Ni-Mg-O계 유리가 편석되어 있고, 이 Ni-Mg-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
참고예 10의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석을 가지고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율 Ni/Mg로 0.04였다. 그러나, 내부전극층의 W 방향의 단부에 유리의 편석은 확인되지 않았다.
참고예 15의 시료는, 복수의 내부전극층 각각의 유전체층에 인접하는 부분에 Mg의 편석이 없고, 가장 외층 측에 위치하는 내부전극층의 Mg의 편석은 원소 비율Ni/Mg로 0.05이며, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 이 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 0.500㎛이다.
(Mg편석의 확인)
Mg의 편석의 확인은, 참고실험예 1과 같은 방법으로 실시했으므로, 그 설명은 반복하지 않는다.
(유리의 확인)
유리(Ni-Mg-Mn-O계 유리, Ni-Mn-O계 유리, Mg-Mn-O계 유리, Ni-Mg-O계 유리)가 편석되어 있는 영역의 확인 및 그 W 방향을 따른 치수의 측정은 이하에 설명하는 바와 같이 실시했다. 먼저, 각 시료를 L 방향을 따라 연마하고, WT 절단면을 노출시켰다. 다음으로, 주사형 전자현미경(FE-WDX)을 이용하여, 노출시킨 WT 절단면의 중앙부 부근에 위치하는 내부전극층의 스펙트럼을 취득하고, 유리가 편석되어 있는 영역을 동정했다. 그리고, 매핑 분석에 따라, 유리가 편석되어 있는 영역의 W 방향을 따른 치수를 정량화했다. 해당 치수는, 노출시킨 WT 절단면에서 내부전극층의 W 방향의 단부를 랜덤으로 100점 선택하고, 선택한 100점에서 측정된 유리가 편석되어 있는 영역의 W 방향을 따른 치수의 평균값을 구함으로써 산출했다. 또한, 내부전극층의 W 방향의 단부란, 제1의 내부전극층(50a) 또는 제2의 내부전극층(50b)의 W 방향의 단부로부터 30.000㎛ 이내이다.
(고온신뢰성 시험)
고온신뢰성을 평가하는 시험은, 각 시료에 대하여, 온도 85℃의 환경에서 정격 전압(여기서는 6.3V로 설정)을 2000시간 인가하고, 저항값의 열화(저항값이 초기값에 대하여 급격하게 저하하는 경우, 보다 구체적으로는 저항값이 4승 이하로 저감하는 경우)가 1개라도 발생한 경우는 고온신뢰성이 불충분하다고 판정하고, 그 시료가 불량이라고 평가했다. 또한, 고온신뢰성 시험은, 상기한 제조 방법에 따라서 제조된 각 72개씩에 대하여 행하였다.
(초기 쇼트 시험)
초기 쇼트를 평가하는 시험은, 각 시료에 대하여 AC전압(주파수 120Hz, 전압 0.5V)을 인가하고, LCR 미터를 이용해서 측정을 실시하여, log IR값이 3.0Ω 이하인 경우, 초기 쇼트가 발생했다고 판정하고, 그 시료가 불량이라고 평가했다. 또한, 해당 초기 쇼트 시험은, 상기한 제조 방법에 따라서 제조된 각 시료 100개씩에 대하여 행하였다.
(실험 결과)
참고실험예 2의 결과를 표 6에 나타낸다.
표 6에 나타내는 바와 같이, 참고예 1~3 및 참고예 8~10에서는, 각각 고온신뢰성에 있어서 불량이라고 평가된 시료가 모두 0개이고, 참고예 6 및 참고예 7에서는, 각각 동일 시료개수가 1개였다. 한편, 참고예 5에서는 동일 시료개수가 4개이고, 또한 참고예 15에서는 동일 시료개수가 70개였다. 이상의 결과로부터, 참고예 1~3 및 참고예 6~10의 시료(적층 세라믹 콘덴서)는, 고온신뢰성이 향상되고 있는 것을 확인할 수 있었다.
또한, 표 6에서 나타내는 바와 같이, 참고예 1~3에서는, 내부전극층의 W 방향의 단부에 Ni-Mg-Mn-O계 유리가 편석되어 있고, 또한, Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 W 방향을 따른 치수가 1.000㎛ 이하인 경우에는, 초기 쇼트 시험에 있어서 불량이라고 평가된 시료개수가 모두 0개였다. 한편, 참고예 5에서는, 초기 쇼트 시험에서 불량이라고 평가된 시료개수는 0개였지만, 참고예 15에서는, 95개였다. 이상의 결과로부터, 참고예 1~3의 시료(적층 세라믹 콘덴서)는, 고온신뢰성을 가지고, 또한, 초기 쇼트 불량이 억제되어 있는 것을 확인할 수 있었다.
(참고실험예 3)
참고실험예 3에서는, 도 5(A), (B), 도 10 및 도 11 등을 참조해서 설명한다. 도 10은, 본 발명의 일 실시형태에 따르는 적층 세라믹 콘덴서의 실장구조에서의 바람직한 솔더의 젖은 양태를 나타내는 확대 단면도이다. 도 11은, 솔더의 젖음각이 90°이상이 되는 바람직하지 않은 솔더의 젖은 양태를 나타내는 확대 단면도이다.
참고실험예 3에서는, 제1의 외부전극 및 제2의 외부전극의 베이킹층의 돌출부에 대해, 도 5를 참조해서 제1의 외부전극의 제2의 주면 측에 형성된 돌출부에 대한 t1 및 d1/e1, 그리고 적층 세라믹 콘덴서의 T 치수가 서로 다른 참고예 1~3 및 참고예 5~10에 따르는 시료(적층 세라믹 콘덴서)를 각각 제작했다. 또한, 참고예 8의 시료는, 돌출부가 형성되지 않는다. 각 시료가 각각 100개 제작되어, 그것들에 대해 이하에 나타내는 바와 같이, 실장되는 기판과의 고착력 및 솔더의 젖음성의 시험을 행하는 것에 의해 평가했다.
(참고예 1~3, 참고예 5~10 및 참고예 12~14)
상기한 제조 방법에 따라서, 참고예 1~3, 참고예 5~10 및 참고예 12~14의 시료(적층 세라믹 콘덴서)를 제작했다. 각 시료에 공통된 사양은 적층 세라믹 콘덴서의 치수를 제외하고, 상기한 실험예 1과 동일하기 때문에, 여기서는 그 설명을 반복하지 않는다.
참고예 1의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 0.5000㎛로 하면서, 상기 d1/e1을 1.0035로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 2의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 10.000㎛로 하면서, 상기 d1/e1을 1.1500으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 3의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 35.000㎛로 하면서, 상기 d1/e1을 1.4000으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 5의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 0.496㎛로 하면서, 상기 d1/e1을 1.0001로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 6의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 36.000㎛로 하면서, 상기 d1/e1을 1.4100으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 7의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 35.5㎛로 하면서, 상기 d1/e1을 1.4050으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 8의 시료에서는, 상기한 바와 같이 돌출부를 형성하지 않았다. 또한, 상기 d1/e1은, 1.0040으로 했다. 또한, 제2의 외부전극에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 9의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 0.500㎛로 하면서, 상기 d1/e1을 1.0050으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.4㎜×0.2㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.15㎜로 했다.
참고예 10의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 10.000㎛로 하면서, 상기 d1/e1을 1.150으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.4㎜×0.2㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.11㎜로 했다.
참고예 12의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 0.500㎛로 하면서, 상기 d1/e1을 1.0045로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.68㎜×0.38㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.38㎜로 했다.
참고예 13의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 15.000㎛로 하면서, 상기 d1/e1을 1.2000으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 1.2㎜×0.7㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.7㎜로 했다.
참고예 14의 시료에서는, 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 치수(t1)를 35.000㎛로 하면서, 상기 d1/e1을 1.4000으로 했다. 또한, 제2의 외부전극의 베이킹층의 상기 치수(t2) 및 상기 d2/e2에 대해서도 동일하게 했다. 또한, 적층 세라믹 콘덴서의 L 치수×W 치수를 0.4㎜×0.2㎜로 했다. 그리고, 적층 세라믹 콘덴서의 T 치수를 0.18㎜로 했다.
(돌출부의 관찰 방법)
먼저, 각 시료(적층 세라믹 콘덴서)를 W 방향을 따라, 해당 적층 세라믹 콘덴서의 W 방향의 두께의 1/2까지 연마하고, LT 절단면을 노출시킨다. 다음으로, 전계방사형 주사 전자현미경(FE-SEM)을 이용하여, 노출시킨 LT 절단면에서 제1의 외부전극의 돌출부에서의 치수(t1)를 측정했다. 이 경우, 각 시료에서 100개의 적층 세라믹 콘덴서에 대해 돌출부에서의 치수(t1)를 측정하고, 그 평균값을 돌출부의 치수(t1)로 했다. 또한, d1/e1에 대해서도 치수(t1)와 동일하게 측정하여 그 평균값을 산출했다.
(기판과의 고착력의 평가 방법)
그 다음에, 각 시료(적층 세라믹 콘덴서)에 대해 각각 기판에 실장한 후, 해당 시료(적층 세라믹 콘덴서)에 제1의 측면 또는 제2의 측면에서 W 방향을 따른 일정 이상의 힘을 가해서, 기판과의 고착력을 측정해서 평가했다. 이 경우, 5.0N의 힘을 가해도 시료 100개 전부가 기판으로부터 떨어지지 않은 경우를 기판과의 고착력이 양호(G)라고 판정했다. 또한, 6.0N의 힘을 가해도 시료 100개 전부가 기판으로부터 떨어지지 않은 경우를 기판과의 고착력이 매우 양호(VG)라고 판정했다. 한편, 5.0N의 힘을 가해서, 시료가 1개라도 기판으로부터 떨어진 경우를 기판과의 고착력이 불량(NG)이라고 판정했다. 또한, 5.0N의 힘을 가했을 때, 소체 강도가 약하기 때문에, 소체 측이 파괴되어버린 것을 측정 불가라고 판정했다.
(솔더의 젖음성의 평가 방법)
또한, 솔더의 젖음성의 여부에 대해서도 평가했다. 이 경우, 솔더의 젖음성이 있는 경우를 양호(G)라고 판정하고, 젖음성이 없는 젖지 않은 경우를 불량(NG)이라고 판정했다. 구체적으로는, 도 10에 나타내는 바와 같이, 솔더의 젖음각이 90°미만인 경우를 양호(G)라고 판정했다. 또한, 도 11에 나타내는 바와 같이, 솔더의 젖음각이 90°이상인 경우를 불량(NG)이라고 판정했다.
(실험 결과)
참고실험예 3의 결과를 표 7에 나타낸다.
표 7에 나타내는 바와 같이, 참고예 1에서는, 기판과의 고착력이 양호하면서, 솔더의 젖음성도 양호했다. 또한, 참고예 2, 참고예 3 및 참고예 12~14에서는, 기판과의 고착력이 매우 양호하면서, 솔더의 젖음성도 양호했다. 한편, 참고예 5~8에서는, 기판과의 고착력이 불량하고, 또한, 참고예 6 및 참고예 7에서는, 솔더의 젖음성도 불량했다. 또한, 참고예 9 및 참고예 10에서는, 소체 강도가 약하기 때문에, 소체 측이 파괴되어 버려, 실장성이 측정 불가였다.
이상의 결과로부터, t1이 0.5㎛ 이상 35㎛ 이하이면서, 적층 세라믹 콘덴서의 T 치수가 0.18㎜ 이상 0.70㎜ 이하인 경우, 기판과의 고착력이 매우 양호 또는 양호해지면서 솔더의 젖음성이 양호해지는 것을 확인할 수 있었다. 즉, 이러한 적층 세라믹 콘덴서는, 기판과의 실장성이 개선되는 것을 확인할 수 있었다. 또한, d1/e1이 1.0045 이상 1.4 이하인 경우, 기판과의 고착력이 매우 양호해지는 것을 확인할 수 있었다.
또한, 본 발명은, 상기 실시형태에 한정되는 것이 아니라, 그 요지의 범위 내에서 여러가지로 변형된다.
10: 적층 세라믹 콘덴서
20: 적층체
22a: 제1의 주면
22b: 제2의 주면
24a: 제1의 측면
24b: 제2의 측면
26a: 제1의 단면
26b: 제2의 단면
34a: 제1의 측부
34b: 제2의 측부
36a: 제1의 단부
36b: 제2의 단부
40: 유전체층
50a: 제1의 내부 전극층
50b: 제2의 내부 전극층
60a: 제1의 외부 전극
60b: 제2의 외부 전극
62: 선단부
64: 수선이 가장 길어지는 점
70: 돌출부
72: 정점
110: 내층용 세라믹 그린 시트
112: 도전 패턴
114: 적층 칩
200: 실장 구조
210: 기판
220a: 제1의 랜드부
220b: 제2의 랜드부
230a: 제1의 필렛
230b: 제2의 필렛
x1: 제1의 직선
d1: 베이킹층의 일부의 표면을 따라 치수
e1: 베이킹층의 일부의 L 방향을 따른 치수
t1: 베이킹층의 일부의 T 방향을 따른 치수
20: 적층체
22a: 제1의 주면
22b: 제2의 주면
24a: 제1의 측면
24b: 제2의 측면
26a: 제1의 단면
26b: 제2의 단면
34a: 제1의 측부
34b: 제2의 측부
36a: 제1의 단부
36b: 제2의 단부
40: 유전체층
50a: 제1의 내부 전극층
50b: 제2의 내부 전극층
60a: 제1의 외부 전극
60b: 제2의 외부 전극
62: 선단부
64: 수선이 가장 길어지는 점
70: 돌출부
72: 정점
110: 내층용 세라믹 그린 시트
112: 도전 패턴
114: 적층 칩
200: 실장 구조
210: 기판
220a: 제1의 랜드부
220b: 제2의 랜드부
230a: 제1의 필렛
230b: 제2의 필렛
x1: 제1의 직선
d1: 베이킹층의 일부의 표면을 따라 치수
e1: 베이킹층의 일부의 L 방향을 따른 치수
t1: 베이킹층의 일부의 T 방향을 따른 치수
Claims (17)
- 복수의 유전체층과, 복수의 제1의 내부전극층과, 복수의 제2의 내부전극층이 교대로 적층됨으로써 직방체 형상으로 형성되고, 적층 방향에서 마주 보는 제1의 주면(主面) 및 제2의 주면과, 상기 적층 방향에 직교하는 폭 방향에서 마주 보는 제1의 측면 및 제2의 측면과, 상기 적층 방향 및 상기 폭 방향에 직교하는 길이 방향에서 마주 보는 제1의 단면(端面) 및 제2의 단면을 포함하는 적층체와,
상기 제1의 단면에 형성됨으로써 상기 복수의 제1의 내부전극층에 전기적으로 접속되는 제1의 외부전극과, 상기 제2의 단면에 형성됨으로써 상기 복수의 제2의 내부전극층에 전기적으로 접속되는 제2의 외부전극을 포함하는 적층 세라믹 콘덴서로서,
상기 제1의 내부전극층 또는 상기 제2의 내부전극층은, 상기 폭 방향의 중앙부에서의 커버리지가 상기 폭 방향의 단부(端部)로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며, 상기 폭 방향의 어긋남량이 0.000㎛ 이상 10.000㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항에 있어서,
상기 제1의 내부전극층은 상기 제1의 외부전극에 접속되지 않은 측의 상기 길이 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 상기 폭 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮으며,
상기 제2의 내부전극층은 상기 제2의 외부전극에 접속되지 않은 측의 상기 길이 방향의 단부로부터 30.000㎛ 이내에서의 커버리지가 상기 폭 방향의 단부로부터 30.000㎛ 이내에서의 커버리지보다도 낮은 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 복수의 제1의 내부전극층 및 상기 복수의 제2의 내부전극층 각각은 Ni를 포함하고,
상기 제1의 내부전극층 및 상기 제2의 내부전극층과 상기 유전체층의 계면에 Ni-Sn반응층이 형성되며,
상기 Ni-Sn반응층은, 상기 제1의 내부전극층 및 상기 제2의 내부전극층 각각의 폭 치수의 50.0% 이상 100.0% 이하의 길이로 직선 형상으로 연속해서 형성되면서, 두께가 5㎚ 이상 20㎚ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
복수의 상기 제1의 내부전극층 및 복수의 상기 제2의 내부전극층 각각의 상기 유전체층에 인접하는 부분에는 Mg가 편석(偏析)되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
가장 외층 측에 위치하는 상기 제1의 내부전극층 또는 상기 제2의 내부전극층 각각의 Mg편석량은, 원소 비율 Mg/Ni로 0.05 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 제1의 내부전극층 및 상기 제2의 내부전극층 각각의 폭 방향의 단부에는, Ni-Mg-Mn-O계 유리가 편석되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서. - 제6항에 있어서,
상기 Ni-Mg-Mn-O계 유리가 편석되어 있는 영역의 폭 방향을 따른 치수가 1.000㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 제1의 외부전극은 상기 제1의 단면으로부터 상기 제1의 주면 및 상기 제2의 주면 각각의 일부까지 연장되도록 형성되는 베이킹층을 포함하며, 상기 제2의 외부전극은 상기 제2의 단면으로부터 상기 제1의 주면 및 상기 제2의 주면 각각의 일부까지 연장되도록 형성되는 베이킹층을 포함하고,
상기 제1의 외부전극의 베이킹층 및 상기 제2의 외부전극의 베이킹층의 각각은, 적어도 상기 제2의 주면 측에 형성된 부분에 상기 적층 방향으로 돌출되도록 형성된 돌출부를 가지며,
상기 제1의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 제2의 단면 측의 선단부와 상기 돌출부의 정점을 잇는 제1의 직선을 정의했을 때, 상기 제1의 직선에 직교하도록 상기 제1의 직선으로부터 상기 제2의 주면 측에 형성된 부분의 표면까지 그은 수선(垂線)이 가장 길어지는 상기 제2의 주면 측에 형성된 부분의 표면 상의 점 및 상기 돌출부의 정점 간의 적층 방향을 따른 치수가 0.5㎛ 이상 35㎛ 이하이고,
상기 제2의 외부전극의 베이킹층의 제2의 주면 측에 형성된 부분에 관해서, 상기 제1의 단면 측의 선단부와 상기 돌출부의 정점을 잇는 제2의 직선을 정의했을 때, 상기 제2의 직선에 직교하도록 상기 제2의 직선으로부터 상기 제2의 주면 측에 형성된 부분의 표면까지 그은 수선이 가장 길어지는 상기 제2의 주면 측에 형성된 부분의 표면 상의 점 및 상기 돌출부의 정점 간의 적층 방향을 따른 치수가 0.5㎛ 이상 35㎛ 이하이면서,
상기 적층 세라믹 콘덴서의 적층 방향을 따른 치수가 0.18㎜ 이상 0.70㎜ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 제1의 외부전극의 베이킹층의 상기 제2의 주면 측에 형성된 부분의 표면에 관해서, 상기 제2의 단면 측의 선단부로부터 상기 제1의 단면까지의 상기 제1의 외부전극의 표면을 따른 치수를 d1로 하고, 상기 제2의 단면 측의 선단부로부터 상기 제1의 단면까지의 상기 길이 방향을 따른 치수를 e1로 했을 때, d1/e1이 1.0045이상 1.4 이하이고,
상기 제2의 외부전극의 베이킹층의 상기 제2의 주면 측에 형성된 부분의 표면에 관해서, 상기 제1의 단면 측의 선단부로부터 상기 제2의 단면까지의 상기 제2의 외부전극의 표면을 따른 치수를 d2로 하고, 상기 제1의 단면 측의 선단부로부터 상기 제2의 단면까지의 상기 길이 방향을 따른 치수를 e2로 했을 때, d2/e2가 1.0045 이상 1.4 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.300㎜ ±0.090㎜이고,
상기 폭 방향의 치수가 0.300㎜ ±0.090㎜이며,
상기 길이 방향의 치수가 0.600㎜ ±0.090㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.200㎜ ±0.050㎜이고,
상기 폭 방향의 치수가 0.200㎜ ±0.050㎜이며,
상기 길이 방향의 치수가 0.400㎜ ±0.050㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 50매 이상 300매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.300㎜ ±0.050㎜이고,
상기 폭 방향의 치수가 0.200㎜ ±0.050㎜이며,
상기 길이 방향의 치수가 0.400㎜ ±0.050㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.300㎜ ±0.050㎜이고,
상기 폭 방향의 치수가 0.300㎜ ±0.050㎜이며,
상기 길이 방향의 치수가 0.400㎜ ±0.050㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.250㎜ ±0.025㎜이고,
상기 폭 방향의 치수가 0.250㎜ ±0.025㎜이며,
상기 길이 방향의 치수가 0.500㎜ ±0.025㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 100매 이상 500매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.500㎜ ±0.050㎜이고,
상기 폭 방향의 치수가 0.500㎜ ±0.050㎜이며,
상기 길이 방향의 치수가 0.800㎜ ±0.050㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.600㎜ ±0.050㎜이고,
상기 폭 방향의 치수가 0.450㎜ ±0.050㎜이며,
상기 길이 방향의 치수가 0.750㎜ ±0.050㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서. - 제1항 또는 제2항에 있어서,
상기 적층 방향의 치수가 0.500㎜ ±0.200㎜이고,
상기 폭 방향의 치수가 0.500㎜ ±0.200㎜이며,
상기 길이 방향의 치수가 1.000㎜ ±0.200㎜이고,
상기 유전체층에 대해, 두께가 0.48㎛ ±0.10㎛이며, 매수가 200매 이상 1000매 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
Applications Claiming Priority (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2017-049107 | 2017-03-14 | ||
| JP2017049114 | 2017-03-14 | ||
| JPJP-P-2017-049112 | 2017-03-14 | ||
| JPJP-P-2017-049114 | 2017-03-14 | ||
| JP2017049107 | 2017-03-14 | ||
| JP2017049109 | 2017-03-14 | ||
| JPJP-P-2017-049109 | 2017-03-14 | ||
| JP2017049112 | 2017-03-14 | ||
| JPJP-P-2017-233531 | 2017-12-05 | ||
| JP2017233531A JP6984368B2 (ja) | 2017-03-14 | 2017-12-05 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180105078A true KR20180105078A (ko) | 2018-09-27 |
| KR102121550B1 KR102121550B1 (ko) | 2020-06-10 |
Family
ID=63680513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180028543A KR102121550B1 (ko) | 2017-03-14 | 2018-03-12 | 적층 세라믹 콘덴서 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6984368B2 (ko) |
| KR (1) | KR102121550B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11469048B2 (en) * | 2020-01-21 | 2022-10-11 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component and method of producing the same |
| JP2021150300A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022057916A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20220101911A (ko) | 2021-01-12 | 2022-07-19 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2022123936A (ja) * | 2021-02-15 | 2022-08-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2023044006A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社村田製作所 | 電子部品 |
| JP7459858B2 (ja) | 2021-12-23 | 2024-04-02 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 |
| WO2024014235A1 (ja) * | 2022-07-12 | 2024-01-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011057511A (ja) | 2009-09-10 | 2011-03-24 | Tdk Corp | セラミック電子部品およびその製造方法 |
| KR20120080657A (ko) * | 2009-12-11 | 2012-07-17 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 전자부품 |
| KR101197921B1 (ko) * | 2011-10-18 | 2012-11-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR20140058841A (ko) * | 2012-11-07 | 2014-05-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR20150036391A (ko) * | 2012-08-07 | 2015-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3903757B2 (ja) * | 2001-09-05 | 2007-04-11 | 株式会社村田製作所 | チップ状電子部品の製造方法およびチップ状電子部品 |
| JP4366931B2 (ja) * | 2002-12-20 | 2009-11-18 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP4809173B2 (ja) * | 2006-09-27 | 2011-11-09 | 京セラ株式会社 | 積層セラミックコンデンサ |
| JP4586835B2 (ja) * | 2007-08-22 | 2010-11-24 | Ｔｄｋ株式会社 | 電子部品の製造方法 |
| JP5246215B2 (ja) * | 2010-07-21 | 2013-07-24 | 株式会社村田製作所 | セラミック電子部品及び配線基板 |
| WO2014024538A1 (ja) * | 2012-08-07 | 2014-02-13 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 |
| KR102004779B1 (ko) * | 2014-01-02 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 실장 기판 |
| JP6281502B2 (ja) * | 2014-06-12 | 2018-02-21 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2015035630A (ja) * | 2014-11-13 | 2015-02-19 | 株式会社村田製作所 | ３端子型コンデンサ |
| JP7214950B2 (ja) * | 2017-05-04 | 2023-01-31 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型電子部品及びその実装基板 |
-
2017
- 2017-12-05 JP JP2017233531A patent/JP6984368B2/ja active Active
-
2018
- 2018-03-12 KR KR1020180028543A patent/KR102121550B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011057511A (ja) | 2009-09-10 | 2011-03-24 | Tdk Corp | セラミック電子部品およびその製造方法 |
| KR20120080657A (ko) * | 2009-12-11 | 2012-07-17 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 세라믹 전자부품 |
| KR101197921B1 (ko) * | 2011-10-18 | 2012-11-05 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
| KR20150036391A (ko) * | 2012-08-07 | 2015-04-07 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 |
| KR20140058841A (ko) * | 2012-11-07 | 2014-05-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6984368B2 (ja) | 2021-12-17 |
| JP2018152547A (ja) | 2018-09-27 |
| KR102121550B1 (ko) | 2020-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180105078A (ko) | 적층 세라믹 콘덴서 | |
| US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
| US10650974B2 (en) | Multilayer ceramic capacitor | |
| US8570710B2 (en) | Multilayered ceramic electronic component | |
| KR101907425B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| KR101845701B1 (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법 | |
| KR101538276B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101521057B1 (ko) | 적층 세라믹 콘덴서, 이를 포함하는 적층 세라믹 콘덴서 시리즈 및 적층 세라믹 콘덴서의 실장체 | |
| KR20120133717A (ko) | 적층 세라믹 커패시터 | |
| KR101528430B1 (ko) | 적층 세라믹 콘덴서 | |
| KR101925286B1 (ko) | 적층 세라믹 전자부품 | |
| CN114334441B (zh) | 层叠陶瓷电容器 | |
| US11289274B2 (en) | Multilayer ceramic capacitor | |
| JP2017028254A (ja) | 積層セラミックコンデンサ | |
| KR20220044136A (ko) | 적층 세라믹 콘덴서 | |
| KR20220044142A (ko) | 적층 세라믹 콘덴서 | |
| KR20220044135A (ko) | 적층 세라믹 콘덴서 | |
| JP2021190484A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR102002388B1 (ko) | 전자부품 | |
| KR20210054453A (ko) | 적층 세라믹 콘덴서 | |
| CN112151270A (zh) | 层叠型电子部件以及层叠型电子部件的制造方法 | |
| CN116469685A (zh) | 层叠陶瓷电容器 | |
| KR20220092246A (ko) | 적층형 전자 부품 | |
| JP2019149410A (ja) | 電子部品 | |
| JP2023122239A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |