WO2018047488A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2018047488A1
WO2018047488A1 PCT/JP2017/026771 JP2017026771W WO2018047488A1 WO 2018047488 A1 WO2018047488 A1 WO 2018047488A1 JP 2017026771 W JP2017026771 W JP 2017026771W WO 2018047488 A1 WO2018047488 A1 WO 2018047488A1
Authority
WO
WIPO (PCT)
Prior art keywords
strip
shield
electronic component
conductor pattern
conductor patterns
Prior art date
Application number
PCT/JP2017/026771
Other languages
English (en)
French (fr)
Inventor
邦浩 宮原
増田　豊
幹太 元木
南雲　正二
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201780055392.3A priority Critical patent/CN109661776B/zh
Priority to JP2018538269A priority patent/JP6750681B2/ja
Priority to TW106129338A priority patent/TWI663834B/zh
Publication of WO2018047488A1 publication Critical patent/WO2018047488A1/ja
Priority to US16/288,140 priority patent/US11276521B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/288—Shielding
    • H01F27/2885—Shielding with shields or electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/36—Electric or magnetic shields or screens
    • H01F27/363—Electric or magnetic shields or screens made of electrically conductive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/03—Frequency selective two-port networks comprising means for compensation of loss
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1716—Comprising foot-point elements
    • H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0092—Inductor filters, i.e. inductors whose parasitic capacitance is of relevance to consider it as filter

Definitions

  • the present invention relates to an electronic component including a shield electrode.
  • Electronic components that constitute an integrated circuit are often placed close to each other on a substrate. Therefore, when noise generated inside the electronic component leaks to the outside, other electronic components in the vicinity of the electronic component may be affected.
  • a shield electrode may be formed on the surface of the electronic component as in the shielded multilayer electronic component disclosed in Japanese Patent Laid-Open No. 9-121093 (Patent Document 1). .
  • Noise from the inside or outside of the electronic component is guided to the ground electrode through the shield electrode.
  • intrusion of noise from the outside can be suppressed and leakage of magnetic flux to the outside can be suppressed.
  • such an effect by the shield electrode is also referred to as a shield effect.
  • an inductor coil
  • an electronic component such as a multilayer low-pass filter
  • a magnetic flux is generated from the inductor when a current flows through the inductor.
  • this magnetic flux is interrupted by one shield electrode that covers almost the entire region on each surface of the component surface as in Patent Document 1
  • an eddy current is generated in the shield electrode and the insertion loss of the electronic component increases.
  • the Q value of the electronic component can be deteriorated.
  • the shielding effect and the Q value are in a trade-off relationship, it is necessary to appropriately balance both.
  • the present invention has been made to solve the above-described problems, and an object thereof is to suppress a decrease in Q value while ensuring a shielding effect.
  • the electronic component according to the first aspect of the present invention has a laminate composed of a plurality of dielectric layers.
  • the electronic component includes a circuit pattern and a plurality of strip-shaped conductor patterns.
  • the circuit pattern is disposed inside the multilayer body and includes a conductor pattern that forms an inductor.
  • the plurality of strip-shaped conductor patterns are grounded.
  • the electronic component includes an upper surface, a lower surface, a side surface, and an inner surface.
  • the lower surface faces the upper surface.
  • the side surface connects the upper surface and the lower surface.
  • the inner surface is located between the circuit pattern and the upper surface and is parallel to the upper surface.
  • the plurality of strip-shaped conductor patterns cover a part of the shield surface.
  • the shield surface includes at least one of an upper surface, a side surface, and an inner surface.
  • the shield surface is not covered with any of the plurality of strip-like conductor patterns, and is formed with a non-shield region through which the magnetic flux generated from the induct
  • the electronic component according to the second aspect of the present invention has a laminate composed of a plurality of dielectric layers.
  • the electronic component includes a circuit pattern and a partial shield part.
  • the circuit pattern is disposed inside the multilayer body and includes a conductor pattern that forms an inductor.
  • the inductor is formed so as to be wound around a winding shaft.
  • the partial shield part is grounded.
  • the electronic component includes an upper surface, a lower surface, a side surface, and an inner surface.
  • the lower surface faces the upper surface.
  • the side surface connects the upper surface and the lower surface.
  • the inner surface is located between the circuit pattern and the upper surface and is parallel to the upper surface.
  • the partial shield part covers a part of the shield surface.
  • the shield surface includes at least one of an upper surface, a side surface, and an inner surface.
  • a non-shield region that is not covered by the partial shield portion is formed on the shield surface.
  • the unshielded region overlaps with a part of the air core portion of the inductor when viewed in plan from the direction of the winding axis of the inductor.
  • the electronic component according to the first aspect of the present invention by disposing a plurality of strip conductor patterns as shield electrodes on the shield surface, a non-shield region not covered with the plurality of strip conductor patterns is formed on the shield surface. Will be. For this reason, it becomes possible to form the area
  • the unshielded region overlaps a part of the air core portion of the inductor.
  • the Q value of the electronic component is prevented from greatly deteriorating due to the entire area of the inductor air core overlapping the shield electrode. Therefore, it is possible to suppress a decrease in the Q value while enhancing the shielding effect in the direction orthogonal to the winding axis of the inductor.
  • FIG. 1 is a circuit diagram of a low-pass filter 1 that is an example of an electronic component according to Embodiment 1.
  • FIG. It is an external appearance perspective view of the low pass filter of FIG.
  • FIG. 2 is an external perspective view of the low-pass filter of FIG. 1.
  • It is a disassembled perspective view which shows the laminated structure of the low pass filter of FIG. It is the figure which showed typically the magnetic flux which generate
  • FIG. 3 is a perspective view when the low-pass filter shown in FIG. 2 is viewed in plan from the winding axis direction (stacking direction) of the inductor.
  • FIG. 10 is a diagram for explaining an example of a path from a ground electrode to an open end of a strip-shaped conductor pattern in a low-pass filter that is an example of an electronic component according to Modification 2 of Embodiment 1.
  • 10 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 3 of Embodiment 1.
  • FIG. 14 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 4 of Embodiment 1.
  • FIG. 14 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 5 of Embodiment 1.
  • FIG. 10 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 6 of Embodiment 1.
  • FIG. 16 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 7 of Embodiment 1.
  • 14 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 8 of Embodiment 1.
  • FIG. 29 is an external perspective view of a low-pass filter that is an example of an electronic component according to Modification 9 of Embodiment 1.
  • 6 is a circuit diagram of a band-pass filter that is an example of an electronic component according to Embodiment 2.
  • FIG. 6 is an external perspective view of a bandpass filter that is an example of an electronic component according to a second embodiment.
  • FIG. 20 is an external perspective view of the bandpass filter of FIG. 19. It is a disassembled perspective view which shows the laminated structure of the band pass filter of FIG. 14 is an external perspective view of a low-pass filter that is an example of an electronic component according to Embodiment 3.
  • FIG. It is a figure which shows a perspective view when the low-pass filter shown by FIG. 22 is planarly viewed from the winding axis direction (lamination direction) of an inductor.
  • FIG. 1 is a circuit diagram of a low-pass filter 1 that is an example of an electronic component according to the first embodiment.
  • the low-pass filter 1 is an electronic component mounted on a circuit board, and a circuit pattern corresponding to the circuit shown in FIG. 1 is formed therein.
  • the low-pass filter 1 includes an input / output terminal P1, an input / output terminal P2, an LC parallel resonator LC1, and an LC series resonator LC2.
  • LC parallel resonator LC1 includes an inductor L1 and a capacitor C1.
  • the inductor L1 is connected between the input / output terminal P1 and the input / output terminal P2.
  • the capacitor C1 is connected in parallel with the inductor L1 between the input / output terminal P1 and the input / output terminal P2.
  • LC series resonator LC2 includes an inductor L2, a capacitor C2, and a capacitor C3. One end of the inductor L2 is connected to the ground point GND. The capacitor C2 is connected between the input / output terminal P1 and the other end of the inductor L2. The capacitor C3 is connected between the input / output terminal P2 and the other end of the inductor L2.
  • FIG. 2 is an external perspective view of the low-pass filter 1 of FIG.
  • FIG. 3 is an external perspective view of the low-pass filter 1 of FIG.
  • a circuit pattern formed inside the low-pass filter 1 is not shown in order to avoid complication of the drawing.
  • the low-pass filter 1 is a laminated body in which a plurality of dielectric layers Lyr1 to Lyr14 are laminated in the Z-axis direction (lamination direction).
  • the low-pass filter 1 has a rectangular parallelepiped shape, for example.
  • Surfaces of the outermost layer of the low-pass filter 1 perpendicular to the stacking direction are defined as a lower surface BF and an upper surface UF.
  • the lower surface BF faces the upper surface UF.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF1 and SF3.
  • surfaces parallel to the YZ plane are referred to as side surfaces SF2 and SF4.
  • the side surfaces SF1 to SF4 connect the upper surface UF and the lower surface BF.
  • input / output terminals P1, P2 and ground electrodes GND1 to GND4 are formed on the lower surface BF.
  • the input / output terminals P1, P2 and the ground electrodes GND1 to GND4 are, for example, LGA (Land Grid Array) terminals in which planar electrodes are regularly arranged on the lower surface BF.
  • the low-pass filter 1 is mounted on the circuit board with the lower surface BF facing a circuit board (not shown).
  • a direction identification mark DM is formed on the upper surface UF.
  • the direction identification mark DM is arranged to identify the direction when the low-pass filter 1 is mounted.
  • the inner surface DF is a surface where the uppermost dielectric layer Lyr14 is in contact with the second dielectric layer Lyr13 from the top.
  • a plurality of strip-like conductor patterns BP11 to BP14, BP21, BP22, BP31 to BP34, BP41, BP42, and BP131 to BP134 are arranged in a grid pattern on the side surfaces SF1 to SF4 and the inner surface DF.
  • the side surfaces SF1 to SF4 and the inner surface DF correspond to the shield surface of the present invention.
  • the shield electrode is not formed on the side surfaces of the dielectric layer Lyr1 including the lower surface BF and the dielectric layer Lyr14 including the upper surface UF.
  • the shield electrode can suppress external noise from entering the low-pass filter, and can suppress leakage of magnetic flux radiated from the circuit pattern to the outside.
  • Magnetic flux generated from the inductors L1 and L2 formed inside the low-pass filter 1 can pass through a region (non-shielded region) that is not covered by any of the strip-shaped conductor patterns.
  • the non-shield region is an internal surface DF that is a shield surface when viewed from the direction of the winding axis of the inductor L1 (Z-axis direction) and a direction orthogonal to the winding axis of the inductor L1 ( It is formed on any of the side surfaces SF1 to SF4 which are shield surfaces that can be seen in plan view from the X-axis direction and the Y-axis direction).
  • the strip-like conductor patterns BP11 to BP14 are arranged on the side surface SF1.
  • the strip-shaped conductor pattern BP11 extends in the X-axis direction.
  • the strip-like conductor patterns BP12 to BP14 are arranged with an interval in the X-axis direction.
  • Each of the strip-like conductor patterns BP12 to BP14 extends in the Z-axis direction.
  • Each of the strip-shaped conductor patterns BP12 to BP14 forms a cross shape with the strip-shaped conductor pattern BP11 when viewed in plan from the Y-axis direction.
  • the strip-shaped conductor pattern BP12 is connected to the ground electrode GND1 via the line conductor pattern 21 and the via conductor pattern V21.
  • the strip-like conductor patterns BP21 and BP22 are arranged on the side surface SF2.
  • the strip conductor pattern BP21 extends in the Y-axis direction and is connected to the strip conductor pattern BP11.
  • the strip-shaped conductor pattern BP22 extends in the Z-axis direction.
  • the strip-shaped conductor pattern BP22 forms a cross shape with the strip-shaped conductor pattern BP21 when viewed in plan from the X-axis direction.
  • the strip-like conductor patterns BP31 to BP34 are arranged on the side surface SF3.
  • the strip conductor pattern BP31 extends in the X-axis direction and is connected to the strip conductor pattern BP21.
  • the strip-like conductor patterns BP32 to BP34 are arranged with an interval in the X-axis direction.
  • Each of the strip-like conductor patterns BP32 to BP34 extends in the Z-axis direction.
  • Each of the strip-shaped conductor patterns BP32 to BP34 forms a cross shape with the strip-shaped conductor pattern BP31 when viewed in plan from the Y-axis direction.
  • the strip conductor pattern BP34 is connected to the ground electrode GND4 via the line conductor pattern 22 and the via conductor pattern V22.
  • the strip-like conductor patterns BP41 and BP42 are arranged on the side surface SF4.
  • the strip conductor pattern BP41 extends in the Y-axis direction and is connected to the strip conductor patterns BP11 and BP31.
  • the strip-shaped conductor pattern BP42 extends in the Z-axis direction.
  • the strip-shaped conductor pattern BP42 forms a cross shape with the strip-shaped conductor pattern BP41.
  • the strip-like conductor patterns BP131 to BP134 are arranged on the inner surface DF.
  • the strip conductor pattern BP131 extends in the X-axis direction, and is connected to the strip conductor patterns BP22 and BP42.
  • Each of the strip-like conductor patterns BP132 to BP134 extends in the Y-axis direction.
  • Each of the strip-shaped conductor patterns BP132 to BP134 forms a cross shape with the strip-shaped conductor pattern BP131.
  • the strip conductor pattern BP132 is connected to the strip conductor patterns BP12 and BP32.
  • the strip conductor pattern BP133 is connected to the strip conductor patterns BP13 and BP33.
  • the strip conductor pattern BP134 is connected to the strip conductor patterns BP14 and BP34.
  • FIG. 4 is an exploded perspective view showing a laminated structure of the low-pass filter 1 of FIG.
  • the low-pass filter 1 is a laminated body of a plurality of dielectric layers.
  • the low-pass filter 1 includes dielectric layers Lyr1 to Lyr14 as a plurality of dielectric layers.
  • the dielectric layers Lyr1 are laminated in the Z-axis direction in this order, with the lower surface BF side and Lyr14 the upper surface UF side.
  • the dielectric constants of the dielectric layers Lyr1 to Lyr14 are the same in order to facilitate the design and manufacture of the low-pass filter 1.
  • the input / output terminals P1 and P2 and the ground electrodes GND1 to GND4 are formed on the lower surface BF of the dielectric layer Lyr1.
  • a line conductor pattern 21 and a line conductor pattern 22 are formed on the dielectric layer Lyr2.
  • the line conductor pattern 21 is connected to the ground electrode GND1 by the via conductor pattern V21.
  • the line conductor pattern 22 is connected to the ground electrode GND4 by the via conductor pattern V22.
  • Line conductor patterns 31 to 33 are formed on the dielectric layer Lyr3.
  • the line conductor pattern 31 is connected to the input / output terminal P1 by the via conductor pattern V31.
  • the line conductor pattern 32 is connected to the ground electrode GND2 by the via conductor pattern V32.
  • the line conductor pattern 33 is connected to the input / output terminal P2 by the via conductor pattern V33.
  • the line conductor pattern 32 forms an inductor L2.
  • the inductor L2 is wound around a winding axis parallel to the stacking direction.
  • a capacitor conductor pattern 41 is formed on the dielectric layer Lyr4.
  • the capacitor conductor pattern 41 is connected to the line conductor pattern 32 by the via conductor pattern V41.
  • Capacitor conductor patterns 51 and 52 are formed on the dielectric layer Lyr5.
  • the capacitor conductor pattern 51 is connected to the line conductor pattern 31 by the via conductor pattern V51.
  • the capacitor conductor pattern 52 is connected to the line conductor pattern 33 by the via conductor pattern V52.
  • each of the capacitor conductor patterns 51 and 52 overlaps the capacitor conductor pattern 41.
  • Capacitor conductor patterns 41 and 51 form a capacitor C2.
  • Capacitor conductor patterns 41 and 52 form a capacitor C3.
  • a capacitor conductor pattern 61 is formed on the dielectric layer Lyr6.
  • Capacitor conductor patterns 71 and 72 are formed on the dielectric layer Lyr7.
  • the capacitor conductor pattern 71 is connected to the capacitor conductor pattern 51 by the via conductor pattern V51.
  • the capacitor conductor pattern 72 is connected to the capacitor conductor pattern 52 by the via conductor pattern V52.
  • a capacitor conductor pattern 81 is formed on the dielectric layer Lyr8.
  • the capacitor conductor patterns 71 and 72 overlap the capacitor conductor pattern 61.
  • the capacitor conductor pattern 81 overlaps the capacitor conductor patterns 71 and 72.
  • the capacitor conductor patterns 61, 71, 72, 81 form a capacitor C1.
  • a line conductor pattern 91 is formed on the dielectric layer Lyr9.
  • the line conductor pattern 91 is connected to the capacitor conductor pattern 71 by the via conductor pattern V51.
  • a line conductor pattern 101 is formed on the dielectric layer Lyr10.
  • the line conductor pattern 101 is connected to the line conductor pattern 91 by via conductor patterns V51 and V61.
  • a line conductor pattern 111 is formed on the dielectric layer Lyr11.
  • the line conductor pattern 111 is connected to the line conductor pattern 101 by the via conductor pattern V61.
  • the line conductor pattern 111 is connected to the capacitor conductor pattern 72 by the via conductor pattern V52.
  • a line conductor pattern 121 is formed on the dielectric layer Lyr12.
  • the line conductor pattern 121 is connected to the line conductor pattern 111 by via conductor patterns V52 and V61.
  • the line conductor patterns 91, 101, 111, 121 form an inductor L1.
  • the inductor L1 is wound around a winding axis parallel to the stacking direction.
  • the strip-like conductor patterns BP131 to BP134 are formed on the inner surface DF of the dielectric layer Lyr13.
  • the inner surface DF is located between the upper surface UF and the circuit pattern, and is parallel to the upper surface UF.
  • the direction identification mark DM is formed on the upper surface UF of the dielectric layer Lyr14.
  • FIG. 5 is a diagram schematically showing the magnetic flux generated from the inductor L1.
  • the shield electrode is not shown, and only the line conductor pattern 121 constituting the inductor L1 is shown among the circuit patterns.
  • FIG. 5A is an external perspective view of the low-pass filter 1.
  • FIG. 5B is a diagram of the low-pass filter 1 viewed in plan from the Y-axis direction.
  • the lower surface of the electronic component is connected to the circuit board so that it is in close contact. Therefore, the magnetic flux from the inside of the electronic component easily leaks to the outside from a surface other than the lower surface. In addition, noise from the outside of the electronic component easily enters the inside from a surface other than the bottom surface. As shown in FIGS. 5A and 5B, in the low-pass filter 1, magnetic flux is generated from the upper surface UF perpendicular to the winding axis of the inductor L1 and the side surfaces SF1 to SF4 parallel to the winding axis. Easy to leak outside.
  • shield electrodes on the upper surface UF or the inner surface between the upper surface UF and the circuit pattern and the side surfaces SF1 to SF4
  • leakage of magnetic flux from the low-pass filter 1 to the outside can be suppressed.
  • the entry of noise from the outside into the low-pass filter 1 can be suppressed by the shield electrode.
  • a plurality of strip-like conductor patterns are arranged in a grid pattern as shield electrodes on each of the internal surface DF and the side surfaces SF1 to SF4.
  • Each of the internal surface DF and the side surfaces SF1 to SF4 is formed with a non-shield region that is not covered with a shield electrode and through which magnetic flux from the inductor inside the low-pass filter 1 can pass.
  • the non-shield region By forming the non-shield region, the shielding of the magnetic flux by the shield electrode is suppressed as compared with the case where the entire shield surface is covered with the shield electrode. As a result, it is possible to balance the shielding effect and the Q value, and it is possible to suppress a decrease in the Q value while ensuring the shielding effect.
  • FIG. 6 shows the result of simulating how the magnetic flux from the inside of the low-pass filter leaks to the outside.
  • FIG. 6 shows a state in which the magnetic flux leaks to the outside on one side surface parallel to the YZ plane.
  • 6A shows a simulation result of the low-pass filter 10 which is an example of the electronic component according to the comparative example 1.
  • FIG. 6B is a simulation result of the low-pass filter 1 of FIG.
  • FIG. 6C shows a simulation result of the low-pass filter 100 which is an example of the electronic component according to the comparative example 2. In the low-pass filter 100, no shield electrode is disposed on each surface. Inside the low-pass filters 10 and 100, a circuit pattern shown in FIG.
  • the low-pass filter 10 When the sizes of the regions covered with the shield electrode are compared for the low-pass filter 1, the low-pass filter 10, and the low-pass filter 100, the low-pass filter 10, the low-pass filter 1, and the low-pass filter 100 become smaller in this order.
  • the smaller the area covered by the shield electrode the greater the magnetic flux that leaks to the outside.
  • the magnetic flux MF10, the magnetic flux MF1, and the magnetic flux MF100 are leaked to the outside from the low-pass filter 10, the low-pass filter 1, and the low-pass filter 100, respectively.
  • the magnetic flux leaking to the outside increases in the order of the low-pass filter 10, the low-pass filter 1, and the low-pass filter 100 (magnetic flux MF10 ⁇ magnetic flux MF1 ⁇ magnetic flux MF100).
  • the smaller the area covered by the shield electrode the smaller the eddy current generated at the shield electrode.
  • the insertion loss decreases, and as a result, the Q value increases. Therefore, when the Q values are compared, the low-pass filter 10, the low-pass filter 1, and the low-pass filter 100 increase in order.
  • both the magnetic flux leaking to the outside and the Q value are intermediate values between the low-pass filter 10 and the low-pass filter 100.
  • the low-pass filter 1 can balance the shielding effect and the Q value, and can suppress a decrease in the Q value while ensuring the shielding effect.
  • the magnetic flux from the inductor is concentrated in the air core of the inductor. Therefore, when the inductor is viewed in plan from the winding axis direction (stacking direction in the first embodiment), if the inductor's air core is blocked by the shield electrode, the generation of eddy current in the shield electrode becomes significant. In some cases, the Q value is significantly reduced. For this reason, if leakage of magnetic flux in the winding axis direction of the inductor can be tolerated to some extent, the reduction of the Q value can be suppressed by reducing the unnecessary shielding effect by reducing the shield electrode overlapping the air core of the inductor. It can be done effectively.
  • FIG. 7 is a perspective view of the low-pass filter 1 shown in FIG. 2 when viewed in plan from the winding axis direction (stacking direction) of the inductor L1.
  • a part of the air core part AC1 of the inductor L1 overlaps with the non-shielded area that is not covered with the strip-like conductor patterns BP131 to BP134.
  • the leakage of the magnetic flux in the winding axis direction of the inductor L1 can be tolerated to some extent, the reduction of the Q value can be effectively suppressed.
  • the length of the path from one ground electrode to another ground electrode is equal to one half of the effective wavelength of the assumed noise (for example, noise having a frequency of 6 GHz).
  • the route may act as a loop antenna, and noise may be captured.
  • the effective wavelength of noise is a value obtained by dividing the wavelength of noise (about 5 cm when the frequency is 6 GHz) by the dielectric constant of the dielectric layer. Therefore, in the low-pass filter 1, in order to prevent the path from the ground electrodes GND1 to GND4 from acting with the loop antenna, the length of the path is smaller than one half of the assumed effective wavelength of noise.
  • the size of the low-pass filter 1 and the arrangement and length of the plurality of strip-like conductor patterns are designed.
  • FIG. 8 is a diagram showing one of the paths from the ground electrode GND1 to the ground electrode GND4 in the low-pass filter 1 in an emphasized manner.
  • the size of the low-pass filter 1 and the plurality of strip conductors are set so that the length of the longest path from the ground electrodes GND1 to GND4 is smaller than one half of the assumed effective wavelength of noise.
  • the arrangement and length of the pattern is designed.
  • the path from the ground electrode GND1 to GND4 is suppressed from acting as a loop antenna.
  • the non-shield region is formed on the shield surface by arranging the strip-like conductor patterns as the shield electrodes in a grid pattern.
  • the plurality of strip-like conductor patterns when viewed in plan from the winding axis direction of the inductor, do not cover the entire area of the air core portion of the inductor. A part of the air core part overlaps with the non-shield region. According to the first embodiment, leakage of magnetic flux in the winding axis direction of the inductor can be tolerated to some extent, so that a decrease in Q value can be suppressed.
  • the length of the path from one ground electrode to another ground electrode is made smaller than one half of the assumed effective wavelength of noise. This prevents the route from acting as a loop antenna. As a result, noise can be prevented from being taken in by the route.
  • FIG. 9 is a perspective view of a low-pass filter 1A, which is an example of an electronic component according to Modification 1 of Embodiment 1, as viewed in plan from the winding axis direction (stacking direction) of the inductor L1.
  • the air core part AC1 of the inductor L1 does not overlap with the strip conductor patterns BP131A to BP136A arranged on the inner surface DF, and the entire area of the air core part AC1 overlaps with the unshielded region.
  • the first modification of the first embodiment it is possible to further suppress the decrease in the Q value due to the magnetic flux being blocked by the shield electrode arranged on the surface parallel to the winding axis of the inductor.
  • FIG. 10 is a diagram highlighting one of the paths from the ground electrode to the open end of the strip-shaped conductor pattern in the low-pass filter 1B that is an example of the electronic component according to the second modification of the first embodiment.
  • the strip conductor pattern BP14 is not connected to the ground electrode GND1.
  • each of the strip conductor patterns is connected to the ground electrode GND4.
  • FIG. 10 shows a path from the ground electrode GND4 to the open end of the strip-shaped conductor pattern BP12 via the strip-shaped conductor patterns BP41, BP21, and BP11.
  • the size of the low-pass filter 1B and a plurality of strips are set so that the length of the path is smaller than a quarter of the assumed effective wavelength of noise so that the path does not act as a dipole antenna.
  • the arrangement and length of the conductor pattern is designed. As a result, it is possible to prevent noise from being taken in by the path from the ground electrode to the open end of the strip-shaped conductor pattern.
  • a plurality of strip-like conductor patterns are arranged on the inner surface DF located between the upper surface UF and the circuit pattern.
  • the plurality of strip-shaped conductor patterns may be arranged on the upper surface UF instead of the inner surface DF.
  • FIG. 11 is an external perspective view of a low-pass filter 1C that is an example of an electronic component according to Modification 3 of Embodiment 1.
  • strip-shaped conductor patterns BP141 to BP144 and direction identification marks DM1C are formed on the upper surface UF of the low-pass filter 1C.
  • the strip-shaped conductor pattern BP141 extends in the X-axis direction.
  • the strip-like conductor patterns BP142 to BP144 are arranged with an interval in the X-axis direction.
  • Each of the strip-like conductor patterns BP142 to BP144 extends in the Y-axis direction.
  • Each of the strip-shaped conductor patterns BP142 to BP144 forms a cross shape with the strip-shaped conductor pattern BP141 when viewed in plan from the Z-axis direction.
  • the strip conductor pattern BP142 is connected to the strip conductor pattern BP12 via the via conductor pattern V131 and the line conductor pattern 131 inside the low pass filter 1C.
  • the strip conductor pattern BP144 is connected to the strip conductor pattern BP34 via the via conductor pattern V132 and the line conductor pattern 132 inside the low pass filter 1C.
  • the direction identification mark DM1C is arranged so as not to overlap the strip-shaped conductor patterns BP141 to BP144.
  • the plurality of strip-like conductor patterns may be arranged on the upper surface UF.
  • the distance between the dielectric layer on which the circuit pattern is formed and the shield surface perpendicular to the stacking direction is set, and the plurality of strip-shaped conductor patterns are disposed on the inner surface DF.
  • a plurality of strip-like conductor patterns are arranged on any of side surfaces SF1 to SF4 and internal surface DF, and unshielded regions are formed on each surface other than lower surface BF. It is not necessary that the non-shield region is formed on each surface other than the lower surface BF, and a plurality of strip-like conductor patterns are arranged on any surface other than the lower surface BF, and the non-shield region is formed on the surface. Good.
  • the side surfaces SF1 to SF4 have a plurality of strip-like conductor patterns arranged in a lattice pattern to form an unshielded region, while the entire upper surface UF covers the shield electrode.
  • the non-shield region may not be formed on the upper surface UF covered with the SE.
  • the low-pass filter 1D is assumed to be disposed in the vicinity of, for example, other electronic components located in the Z-axis direction, and it is necessary to prevent noise intrusion or magnetic flux leakage from the Z-axis direction as much as necessary. Therefore, the entire upper surface UF is covered with the shield electrode SE.
  • a plurality of strip conductor patterns are arranged in a lattice pattern on the upper surface UF to form a non-shield region, while the side surfaces SF1 to SF4 are shield electrodes SE1 to SE4.
  • the non-shielded region may not be formed on any of the side surfaces SF1 to SF4.
  • the low-pass filter 1E is assumed to be disposed, for example, in the vicinity of other electronic components located in the X-axis direction and the Y-axis direction, and prevents noise intrusion or magnetic flux leakage from the X-axis direction and the Y-axis direction. Since it is necessary to prevent as much as necessary, the entire area of the side surfaces SF1 to SF4 is covered with the shield electrodes SE1 to SE4, respectively.
  • the plurality of strip-shaped conductor patterns are arranged in a grid pattern. Further, on the shield surface, the plurality of strip-like conductor patterns are arranged in parallel to the sides of the electronic component. Furthermore, on the shield surface, the extending direction of the strip conductor pattern is classified into two, and the two directions are orthogonal.
  • the arrangement of the plurality of strip-like conductor patterns is not limited to the arrangement shown in the first embodiment. The arrangement of the plurality of strip-shaped conductor patterns may be any arrangement as long as an unshielded region is formed on a surface other than the lower surface.
  • a plurality of strip-shaped conductor patterns may be arranged in parallel (stripe shape) at intervals.
  • the strip conductor patterns In the low-pass filter 1, by arranging a plurality of strip conductor patterns in a lattice pattern, the strip conductor patterns intersect each other. As a result, a plurality of strip-like conductor patterns are connected on the shield surface, and the ground electrode can be shared.
  • the strip conductor patterns When a plurality of strip conductor patterns are arranged in a stripe pattern as in the low-pass filter 1F, the strip conductor patterns do not intersect on the shield surface. From the viewpoint of sharing the ground electrode, it is desirable to form a conductor pattern that connects a plurality of strip-shaped conductor patterns inside the electronic component.
  • the plurality of strip-shaped conductor patterns may be arranged obliquely with respect to the side of the low-pass filter 1G on the shield surface.
  • the directions in which the plurality of strip-like conductor patterns extend on the shield surface may be classified into three, and are not orthogonal and very good.
  • the directions in which the plurality of strip-like conductor patterns extend on the shield surface may be classified into four or more.
  • a rectangular parallelepiped electronic component has been described.
  • the shape of the electronic component according to the present invention is not limited to a rectangular parallelepiped shape.
  • the shape of the electronic component according to the present invention may be cylindrical, for example, like a low-pass filter 1J shown in FIG.
  • the dielectric constants of the plurality of dielectric layers are the same, but the dielectric constants of the plurality of dielectric layers are not the same. May be.
  • the magnetic flux from the inductor L1 passes through the dielectric layer Lyr13, and then passes through the strip-shaped conductor pattern disposed on the inner surface DF and is guided to the ground electrode. Therefore, the effective wavelength of the magnetic flux passing through the band-shaped conductor pattern is a value obtained by dividing the wavelength of the magnetic flux by the dielectric constant of the dielectric layer Lyr13. Therefore, by making the dielectric constant of the dielectric layer Lyr13 smaller than the dielectric constants of the dielectric layers Lyr1 to Lyr12 in the first embodiment, the effective wavelength of the magnetic flux passing through the strip-shaped conductor pattern disposed on the inner surface DF is set. It can be made larger than in the first embodiment.
  • the length of the path including the strip-shaped conductor pattern arranged on the inner surface DF can be reduced to half the effective wavelength. It can be smaller than one or a quarter. As a result, it is possible to prevent the route from acting as an antenna.
  • the winding axis of the inductor formed inside the electronic component is parallel to the stacking direction.
  • the winding axis of the inductor inside the electronic component is perpendicular to the stacking direction.
  • FIG. 18 is a circuit diagram of the bandpass filter 2 which is an example of the electronic component according to the second embodiment.
  • the band pass filter 2 is an electronic component mounted on a circuit board, and includes a circuit pattern corresponding to the circuit shown in FIG.
  • the bandpass filter 2 includes an input / output terminal P21, an input / output terminal P22, an LC parallel resonator LC21, an LC parallel resonator LC22, an LC parallel resonator LC23, and a capacitor C33. Is provided.
  • LC parallel resonator LC21 includes an inductor L21 and a capacitor C21.
  • the inductor L21 and the capacitor C21 are connected in parallel between the input / output terminal P21 and the ground point GND.
  • LC parallel resonator LC23 includes an inductor L23 and a capacitor C23.
  • the inductor L23 and the capacitor C23 are connected in parallel between the input / output terminal P22 and the ground point GND.
  • LC parallel resonator LC22 includes an inductor L22 and a capacitor C22.
  • the inductor L22 is connected to the capacitor C22.
  • the inductor L22 and the capacitor C22 are connected to the ground point GND.
  • the capacitor C33 is connected between the input / output terminals P21 and P22.
  • Inductive coupling (magnetic coupling) M1 occurs between the adjacent LC parallel resonators LC21 and LC22.
  • Inductive coupling M2 occurs between adjacent LC parallel resonators LC22 and LC23.
  • FIG. 19 is an external perspective view of the bandpass filter 2 which is an example of the electronic component according to the second embodiment.
  • FIG. 20 is an external perspective view of the bandpass filter 2 of FIG. In FIG. 20, in order to avoid complication of the drawing, a circuit pattern formed inside the band pass filter 2 is not shown.
  • the bandpass filter 2 is a laminated body in which a plurality of dielectric layers Lyr21 to Lyr29 are laminated in the Z-axis direction (lamination direction), as will be described later with reference to FIG.
  • the bandpass filter 2 has a rectangular parallelepiped shape, for example.
  • the surfaces of the bandpass filter 2 perpendicular to the stacking direction are defined as a lower surface BF2 and an upper surface UF2.
  • the surfaces parallel to the ZX plane are referred to as side surfaces SF21 and SF23.
  • the surfaces parallel to the YZ plane are referred to as side surfaces SF22 and SF24.
  • input / output terminals P21 and P22 and ground electrodes GND21 to GND24 are formed on the lower surface BF2.
  • the input / output terminals P21, P22 and the ground electrodes GND21 to GND24 are LGA terminals in which planar electrodes are regularly arranged on the lower surface BF2, for example.
  • the lower surface BF2 is connected to the circuit board.
  • a direction identification mark DM2 is formed on the upper surface UF2.
  • the direction identification mark DM2 is used to identify the direction when the bandpass filter 2 is mounted.
  • BP11B to BP14B are arranged on the side surface SF21.
  • BP21B to BP24B are arranged on the side surface SF22.
  • BP31B to BP34B are arranged on the side surface SF23.
  • BP41B to BP44B are arranged on the side surface SF24.
  • BP281 to BP284 are arranged on the inner surface DF2.
  • the internal surface DF2 is a surface where the dielectric layer Lyr28 is in contact with the dielectric layer Lyr29.
  • the side surfaces SF21 to SF24 and the inner surface DF2 correspond to the shield surface of the present invention.
  • the shield electrode is not formed on the side surfaces of the dielectric layer Lyr21 including the lower surface BF2 and the dielectric layer Lyr29 including the upper surface UF2.
  • the strip-shaped conductor patterns BP11B to BP14B are arranged on the side surface SF21.
  • the strip-shaped conductor pattern BP11B extends in the X-axis direction.
  • the strip-like conductor patterns BP12B to BP14B are arranged with an interval in the X-axis direction.
  • Each of the strip-like conductor patterns BP12B to BP14B extends in the Z-axis direction.
  • Each of the strip-shaped conductor patterns BP12B to BP14B forms a cross shape with the strip-shaped conductor pattern BP11B when viewed in plan from the Y-axis direction.
  • the belt-like conductor patterns BP21B to BP24B are arranged on the side surface SF22.
  • the strip-shaped conductor patterns BP21B and BP23B extend in the Z-axis direction.
  • the strip conductor pattern BP21B is connected to the strip conductor pattern BP11B.
  • the strip-shaped conductor patterns BP22B and BP24B extend in the Y-axis direction.
  • the region surrounded by the strip conductor patterns BP21B to BP24B is a rectangular non-shield region.
  • the strip-shaped conductor patterns BP21B to BP24B are arranged on the band-pass filter 2 when viewed in plan from the X-axis direction (winding axis direction of inductors L21 to L23 described later). It does not overlap with the air core part of each of the inductors L21 to L23 formed inside.
  • the belt-like conductor patterns BP31B to BP34B are arranged on the side surface SF23.
  • the strip conductor pattern BP31B extends in the X-axis direction and is connected to the strip conductor pattern BP23B.
  • the strip-like conductor patterns BP32B to BP34B are arranged with an interval in the X-axis direction.
  • Each of the strip-shaped conductor patterns BP32B to BP34B extends in the Z-axis direction.
  • Each of the strip-shaped conductor patterns BP32B to BP34B forms a cross shape with the strip-shaped conductor pattern BP31B.
  • the strip-shaped conductor pattern BP34B is connected to the ground electrode GND24 through a line conductor pattern 222 and a via conductor pattern V222 formed inside the bandpass filter.
  • the strip-shaped conductor patterns BP41B to BP44B are arranged on the side surface SF24.
  • the strip-shaped conductor patterns BP41B and BP43B extend in the Z-axis direction.
  • the strip conductor pattern BP41B is connected to the strip conductor pattern BP11B.
  • the strip conductor pattern BP43B is connected to the strip conductor pattern BP31B.
  • the strip-shaped conductor patterns BP42B and BP44B extend in the Y-axis direction.
  • the area surrounded by the strip conductor patterns BP41B to BP44B is a rectangular non-shielded area.
  • the strip-shaped conductor patterns BP41B to BP44B are arranged in the band-pass filter 2 when viewed in plan from the X-axis direction (winding axis direction of inductors L21 to L23 described later). It does not overlap with the air core part of each of the inductors L21 to L23 formed inside.
  • the strip-like conductor patterns BP281 to BP284 are arranged on the inner surface DF2.
  • the strip conductor pattern BP281 extends in the X-axis direction and is connected to the strip conductor patterns BP24B and BP44B.
  • Each of the strip-like conductor patterns BP282 to BP284 extends in the Y-axis direction.
  • Each of the strip-shaped conductor patterns BP282 to BP284 forms a cross shape with the strip-shaped conductor pattern BP281.
  • the strip conductor pattern BP282 is connected to the strip conductor patterns BP12B and BP32B.
  • the strip conductor pattern BP283 is connected to the strip conductor patterns BP13B and BP33B.
  • the strip conductor pattern BP284 is connected to the strip conductor patterns BP14B and BP34B.
  • FIG. 21 is an exploded perspective view showing the laminated structure of the bandpass filter 2 of FIG.
  • the bandpass filter 2 includes dielectric layers Lyr21 to Lyr29 as a plurality of dielectric layers.
  • the dielectric layer Lyr21 is laminated on the lower surface BF2 side, and the Lyr29 is laminated on the upper surface UF2 side in this order in the Z axis direction.
  • the input / output terminals P21 and P22 and the ground electrodes GND21 to GND24 are formed on the lower surface BF2 of the dielectric layer Lyr21.
  • a line conductor pattern 221 and a line conductor pattern 222 are formed on the dielectric layer Lyr22.
  • the line conductor pattern 221 is connected to the input / output terminal P21 by the via conductor pattern V221.
  • the line conductor pattern 222 is connected to the ground electrode GND24 by the via conductor pattern V222.
  • a capacitor conductor pattern 231 is formed on the dielectric layer Lyr23.
  • Capacitor conductor patterns 241 and 242 are formed on the dielectric layer Lyr24.
  • the capacitor conductor pattern 241 is connected to the line conductor pattern 221 by the via conductor pattern V241.
  • the capacitor conductor pattern 242 is connected to the input / output terminal P22 by the via conductor pattern V242.
  • Each of the capacitor conductor patterns 241 and 242 overlaps the capacitor conductor pattern 231 when viewed in plan from the stacking direction.
  • Capacitor conductor patterns 231, 241, and 242 form capacitor C33.
  • a capacitor conductor pattern 251 is formed on the dielectric layer Lyr25.
  • the capacitor conductor pattern 251 overlaps the capacitor conductor patterns 241 and 242 when viewed in plan from the stacking direction.
  • Capacitor conductor patterns 241 and 251 form capacitor C21.
  • Capacitor conductor patterns 242 and 251 form capacitor C23.
  • a capacitor conductor pattern 261 is formed on the dielectric layer Lyr26.
  • the capacitor conductor pattern 261 overlaps the capacitor conductor pattern 251 when viewed in plan from the stacking direction.
  • Capacitor conductor patterns 251 and 261 form capacitor C22.
  • Line conductor patterns 271 to 273 are formed on the dielectric layer Lyr27.
  • the line conductor pattern 271 is connected to the capacitor conductor pattern 241 by the via conductor pattern V241.
  • the line conductor pattern 271 is connected to the capacitor conductor pattern 251 by the via conductor pattern V271.
  • the line conductor pattern 271 and the via conductor patterns V241 and V271 form an inductor L21.
  • the inductor L21 is formed so as to be wound around a winding axis perpendicular to the stacking direction.
  • the line conductor pattern 272 is connected to the capacitor conductor pattern 251 by the via conductor pattern V272.
  • the line conductor pattern 272 is connected to the capacitor conductor pattern 261 by the via conductor pattern V273.
  • the line conductor pattern 272 and the via conductor patterns V272 and V273 form an inductor L22.
  • the inductor L22 is formed to be wound around a winding axis perpendicular to the stacking direction.
  • the line conductor pattern 273 is connected to the capacitor conductor pattern 242 by the via conductor pattern V242.
  • the line conductor pattern 273 is connected to the capacitor conductor pattern 251 by the via conductor pattern V274.
  • the line conductor pattern 273 and the via conductor patterns V242 and V274 form an inductor L23.
  • the inductor L23 is formed so as to be wound around a winding axis perpendicular to the stacking direction.
  • the strip-like conductor patterns BP281 to BP284 are formed on the inner surface DF2 of the Lyr28.
  • the inner surface DF2 is located between the upper surface UF2 and the circuit pattern.
  • the direction identification mark DM2 is formed on the Lyr 29 as already described. When viewed in plan from the direction of the winding axis of the inductors L21 to L23, the entire area of the air core of each of the inductors L21 to L23 overlaps with the unshielded region.
  • a plurality of strip-like conductor patterns are arranged as shield electrodes, and a non-shield region is formed on the shield surface.
  • the entire area of the air core portion of the inductor overlaps with the non-shield region, so that the inductor is disposed on a plane parallel to the winding axis of the inductor. It is possible to further suppress the decrease in the Q value due to the magnetic flux being blocked by the shield electrode.
  • the non-shield region is formed by arranging a plurality of strip-like conductor patterns on the shield surface.
  • the unshielded region may be formed without using a plurality of strip-like conductor patterns.
  • a case where a non-shield region is formed by forming a plurality of holes in a flat shield electrode will be described.
  • a non-shield region is formed by forming a plurality of holes in a flat shield electrode. Since it is the same about other structures, description is not repeated.
  • FIG. 22 is an external perspective view of the low-pass filter 3 which is an example of the electronic component according to the third embodiment.
  • shield electrodes SE1 and SE4 are arranged on the side surfaces SF1 and SF4 of the low-pass filter 3, respectively.
  • shield electrodes SE2 and SE3 are disposed on side surfaces SF2 and SF3, respectively.
  • the entire areas of the side surfaces SF1 to SF4 are covered with shield electrodes SE1 to SE4, respectively.
  • Shield electrode PSE is disposed on the upper surface UF. Holes H1 to H5 are formed in the shield electrode PSE. Each of the regions where the holes H1 to H5 are formed on the upper surface UF is an unshielded region.
  • the shield electrode PSE corresponds to the partial shield part of the present invention.
  • FIG. 23 is a perspective view of the low-pass filter 3 shown in FIG. 22 as viewed in plan from the winding axis direction (stacking direction) of the inductor L1. As shown in FIG. 23, in the low-pass filter 3, the air core portion AC1 of the inductor L1 overlaps with the non-shield region surrounded by the air hole H3.
  • the third embodiment by forming a hole in the shield electrode, a non-shield region surrounded by the hole is formed on the shield surface. As a result, it is possible to balance the shielding effect and the Q value, and it is possible to suppress a decrease in the Q value while ensuring the shielding effect.
  • the position and size of the holes can be flexibly adjusted according to the circuit pattern of the electronic component, as compared with the first embodiment in which the non-shield region is formed by the strip-shaped conductor pattern. Therefore, it is possible to form an unshielded region that matches the circuit pattern.
  • the leakage of magnetic flux in the winding axis direction of the inductor can be allowed to some extent, so that a decrease in the Q value can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

シールド効果を確保しつつ、Ｑ値の低下を抑制する。実施形態に係る電子部品（１）は、複数の誘電体層（Ｌｙｒ１～Ｌｙｒ１４）の積層体を有する。電子部品（１）は、回路パターンと、複数の帯状導体パターン（ＢＰ１１～ＢＰ１４）とを備える。回路パターンは、積層体の内部に配置され、インダクタを形成する導体パターンを含む。複数の帯状導体パターン（ＢＰ１１～ＢＰ１４）は、接地されている。複数の帯状導体パターン（ＢＰ１１～ＢＰ１４）は、シールド面の一部を覆っている。内部面（ＤＦ）は、回路パターンと上面（ＵＦ）との間に位置している。シールド面（ＳＦ１）には、複数の帯状導体パターン（ＢＰ１１～ＢＰ１４）のいずれによっても覆われておらず、インダクタから生じる磁束が通過可能な非シールド領域が形成されている。

Description

電子部品
　本発明は、シールド電極を備える電子部品に関する。
　集積回路を構成する電子部品は、基板上に近接して配置されることが多い。そのため、電子部品の内部で発生したノイズが外部に漏れると、当該電子部品に近接する他の電子部品に影響を与えることがある。
　このような事態を防止するために、特開平９－１２１０９３号公報（特許文献１）に開示されているシールド型積層電子部品のように、シールド電極が電子部品の表面に形成されることがある。
特開平９－１２１０９３号公報
　電子部品の内部あるいは外部からのノイズは、シールド電極を介して接地電極に導かれる。シールド電極を備える電子部品においては、外部からのノイズの侵入を抑制することができるとともに、外部への磁束の漏洩を抑制することができる。シールド電極によるこのような効果を、以下ではシールド効果ともいう。
　たとえば積層型ローパスフィルタのように、電子部品の内部にインダクタ（コイル）が形成されている場合、インダクタに電流が流れると、インダクタから磁束が生じる。この磁束が、特許文献１のように部品表面の各面においてほぼ全域を覆うような１つのシールド電極によって遮られると、シールド電極に渦電流が発生して電子部品の挿入損失が増加するため、電子部品のＱ値を悪化させることになり得る。このように、シールド効果とＱ値とはトレードオフの関係にあるので、両者を適切にバランスさせることが必要となる。
　本発明は上記のような課題を解決するためになされたものであり、その目的は、シールド効果を確保しつつ、Ｑ値の低下を抑制することである。
　本発明の第１の局面に係る電子部品は、複数の誘電体層からなる積層体を有する。電子部品は、回路パターンと、複数の帯状導体パターンとを備える。回路パターンは、積層体の内部に配置され、インダクタを形成する導体パターンを含む。複数の帯状導体パターンは、接地されている。電子部品は、上面と、下面と、側面と、内部面とを含む。下面は、上面と対向する。側面は、上面と下面とを連結する。内部面は、回路パターンと上面との間に位置し、かつ上面と平行である。複数の帯状導体パターンは、シールド面の一部を覆っている。シールド面は、上面、側面、および内部面の少なくとも１つを含む。シールド面には、複数の帯状導体パターンのいずれによっても覆われておらず、インダクタから生じる磁束が通過可能な非シールド領域が形成されている。
　本発明の第２の局面に係る電子部品は、複数の誘電体層からなる積層体を有する。電子部品は、回路パターンと、部分シールド部とを備える。回路パターンは、積層体の内部に配置され、インダクタを形成する導体パターンを含む。インダクタは、巻回軸のまわりに巻回されるように形成されている。部分シールド部は、接地されている。電子部品は、上面と、下面と、側面と、内部面とを含む。下面は、上面と対向する。側面は、上面と下面とを連結する。内部面は、回路パターンと上面との間に位置し、かつ上面と平行である。部分シールド部は、シールド面の一部を覆っている。シールド面は、上面、側面、および内部面の少なくとも１つを含む。シールド面には、部分シールド部によって覆われていない非シールド領域が形成されている。非シールド領域は、インダクタの巻回軸の方向から平面視したときに、インダクタの空芯部の一部と重なっている。
　本発明の第１の局面に係る電子部品においては、シールド電極として複数の帯状導体パターンをシールド面に配置することにより、シールド面に複数の帯状導体パターンによって覆われていない非シールド領域が形成されることになる。このため、電子部品内部のインダクタから発生する磁束を遮る領域と遮らない領域をシールド面にそれぞれ様々な形状で形成することが可能となる。本発明の第１の局面に係る電子部品によれば、シールド効果を確保しつつ、Ｑ値の低下を抑制するバランス調整を、容易に行うことができる。
　本発明の第２の局面に係る電子部品においては、インダクタの巻回軸の方向から平面視したときに、非シールド領域がインダクタの空芯部の一部と重なっている。そのため、インダクタ空芯部の全域がシールド電極と重なることによる電子部品のＱ値の大幅な悪化が防止される。そのため、インダクタの巻回軸と直交する方向におけるシールド効果を高めながら、Ｑ値の低下を抑制することができる。本発明の第２の局面に係る電子部品によれば、電子部品のシールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
実施の形態１に係る電子部品の一例であるローパスフィルタ１の回路図である。 図１のローパスフィルタの外観斜視図である。 図１のローパスフィルタの外観透視図である。 図１のローパスフィルタの積層構造を示す分解斜視図である。 インダクタから発生する磁束を模式的に示した図である。 ローパスフィルタの内部からの磁束が外部に漏洩する様子をシミュレーションした結果である。 図２に示されるローパスフィルタをインダクタの巻回軸方向（積層方向）から平面視したときの透視図を示す図である。 ローパスフィルタにおいて、接地電極から他の接地電極までの経路の一例を説明するための図である。 実施の形態１の変形例１に係る電子部品の一例であるローパスフィルタを、インダクタの巻回軸方向（積層方向）から平面視したときの透視図を示す図である。 実施の形態１の変形例２に係る電子部品の一例であるローパスフィルタにおいて、接地電極から帯状導体パターンの開放端までの経路の一例を説明するための図である。 実施の形態１の変形例３に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例４に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例５に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例６に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例７に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例８に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態１の変形例９に係る電子部品の一例であるローパスフィルタの外観斜視図である。 実施の形態２に係る電子部品の一例であるバンドパスフィルタの回路図である。 実施の形態２に係る電子部品の一例であるバンドパスフィルタの外観斜視図である。 図１９のバンドパスフィルタの外観透視図である。 図１９のバンドパスフィルタの積層構造を示す分解斜視図である。 実施の形態３に係る電子部品の一例であるローパスフィルタの外観斜視図である。 図２２に示されるローパスフィルタをインダクタの巻回軸方向（積層方向）から平面視したときの透視図を示す図である。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［実施の形態１］
　図１は、実施の形態１に係る電子部品の一例であるローパスフィルタ１の回路図である。ローパスフィルタ１は、回路基板上に実装される電子部品であり、内部に図１に示される回路に対応する回路パターンが形成されている。図１に示されるように、ローパスフィルタ１は、入出力端子Ｐ１と、入出力端子Ｐ２と、ＬＣ並列共振器ＬＣ１と、ＬＣ直列共振器ＬＣ２とを備える。
　ＬＣ並列共振器ＬＣ１は、インダクタＬ１およびコンデンサＣ１を含む。インダクタＬ１は、入出力端子Ｐ１および入出力端子Ｐ２の間に接続されている。コンデンサＣ１は、入出力端子Ｐ１および入出力端子Ｐ２の間でインダクタＬ１に対して並列に接続されている。
　ＬＣ直列共振器ＬＣ２は、インダクタＬ２、コンデンサＣ２、およびコンデンサＣ３を含む。インダクタＬ２は、一方端が接地点ＧＮＤに接続されている。コンデンサＣ２は、入出力端子Ｐ１とインダクタＬ２の他方端との間に接続されている。コンデンサＣ３は、入出力端子Ｐ２とインダクタＬ２の他方端との間に接続されている。
　図２は、図１のローパスフィルタ１の外観斜視図である。図３は、図１のローパスフィルタ１の外観透視図である。図３においては、図面の複雑化を避けるために、ローパスフィルタ１の内部に形成されている回路パターンを示していない。ローパスフィルタ１は、後に図４を用いて説明するように、複数の誘電体層Ｌｙｒ１～Ｌｙｒ１４をＺ軸方向（積層方向）に積層した積層体である。
　図２および図３に示されるように、ローパスフィルタ１は、たとえば直方体状である。積層方向に垂直なローパスフィルタ１の最外層の面を下面ＢＦおよび上面ＵＦとする。下面ＢＦは、上面ＵＦに対向している。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ１およびＳＦ３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２およびＳＦ４とする。側面ＳＦ１～ＳＦ４は、上面ＵＦと下面ＢＦとを連結している。
　下面ＢＦには、入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１～ＧＮＤ４が形成されている。入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１～ＧＮＤ４は、たとえば下面ＢＦに平面電極が規則的に配置されたＬＧＡ（Land　Grid　Array）端子である。ローパスフィルタ１は、下面ＢＦが不図示の回路基板に対向する状態で回路基板上に実装される。
　上面ＵＦには、方向識別マークＤＭが形成されている。方向識別マークＤＭは、ローパスフィルタ１の実装時の向きを識別するために配置されている。
　内部面ＤＦは、最上位層の誘電体層Ｌｙｒ１４と上から２番目の誘電体層Ｌｙｒ１３とが接している面である。側面ＳＦ１～ＳＦ４および内部面ＤＦには、シールド電極として複数の帯状導体パターンＢＰ１１～ＢＰ１４，ＢＰ２１，ＢＰ２２，ＢＰ３１～ＢＰ３４，ＢＰ４１，ＢＰ４２，ＢＰ１３１～ＢＰ１３４が格子状に配置されている。側面ＳＦ１～ＳＦ４および内部面ＤＦは、本発明のシールド面に対応する。シールド電極は、下面ＢＦを含む誘電体層Ｌｙｒ１および上面ＵＦを含む誘電体層Ｌｙｒ１４の側面には形成されていない。
　シールド電極によって、外部からのノイズがローパスフィルタ内に侵入することを抑制するとともに、回路パターンから放射される磁束が外部に漏洩することを抑制することができる。ローパスフィルタ１の内部に形成されているインダクタＬ１，Ｌ２から生じる磁束は、帯状導体パターンのいずれによっても覆われていない領域（非シールド領域）を通過することができる。
　実施の形態１において非シールド領域は、インダクタＬ１の巻回軸の方向（Ｚ軸方向）から平面視したときに見えるシールド面である内部面ＤＦ、およびインダクタＬ１の巻回軸と直交する方向（Ｘ軸方向およびＹ軸方向）から平面視したときに見えるシールド面である側面ＳＦ１～ＳＦ４のいずれにも形成されている。
　側面ＳＦ１には、帯状導体パターンＢＰ１１～ＢＰ１４が配置されている。帯状導体パターンＢＰ１１は、Ｘ軸方向に延びている。帯状導体パターンＢＰ１２～ＢＰ１４は、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ１２～ＢＰ１４の各々は、Ｚ軸方向に延びている。帯状導体パターンＢＰ１２～ＢＰ１４の各々は、Ｙ軸方向から平面視したとき、帯状導体パターンＢＰ１１と十字形を形成している。帯状導体パターンＢＰ１２は、線路導体パターン２１およびビア導体パターンＶ２１を介して接地電極ＧＮＤ１に接続されている。
　側面ＳＦ２には、帯状導体パターンＢＰ２１，ＢＰ２２が配置されている。帯状導体パターンＢＰ２１は、Ｙ軸方向に延びており、帯状導体パターンＢＰ１１に接続されている。帯状導体パターンＢＰ２２は、Ｚ軸方向に延びている。帯状導体パターンＢＰ２２は、Ｘ軸方向から平面視したとき、帯状導体パターンＢＰ２１と十字形を形成している。
　側面ＳＦ３には、帯状導体パターンＢＰ３１～ＢＰ３４が配置されている。帯状導体パターンＢＰ３１は、Ｘ軸方向に延びており、帯状導体パターンＢＰ２１に接続されている。帯状導体パターンＢＰ３２～ＢＰ３４は、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ３２～ＢＰ３４の各々は、Ｚ軸方向に延びておいる。帯状導体パターンＢＰ３２～ＢＰ３４の各々は、Ｙ軸方向から平面視したとき、帯状導体パターンＢＰ３１と十字形を形成している。帯状導体パターンＢＰ３４は、線路導体パターン２２およびビア導体パターンＶ２２を介して接地電極ＧＮＤ４に接続されている。
　側面ＳＦ４には、帯状導体パターンＢＰ４１，ＢＰ４２が配置されている。帯状導体パターンＢＰ４１は、Ｙ軸方向に延びており、帯状導体パターンＢＰ１１およびＢＰ３１に接続されている。帯状導体パターンＢＰ４２は、Ｚ軸方向に延びている。帯状導体パターンＢＰ４２は、帯状導体パターンＢＰ４１と十字形を形成している。
　内部面ＤＦには、帯状導体パターンＢＰ１３１～ＢＰ１３４が配置されている。帯状導体パターンＢＰ１３１は、Ｘ軸方向に延びており、帯状導体パターンＢＰ２２およびＢＰ４２に接続されている。帯状導体パターンＢＰ１３２～ＢＰ１３４の各々は、Ｙ軸方向に延びている。帯状導体パターンＢＰ１３２～ＢＰ１３４の各々は、帯状導体パターンＢＰ１３１と十字形を形成している。帯状導体パターンＢＰ１３２は、帯状導体パターンＢＰ１２およびＢＰ３２に接続されている。帯状導体パターンＢＰ１３３は、帯状導体パターンＢＰ１３およびＢＰ３３に接続されている。帯状導体パターンＢＰ１３４は、帯状導体パターンＢＰ１４およびＢＰ３４に接続されている。
　図４は、図１のローパスフィルタ１の積層構造を示す分解斜視図である。ローパスフィルタ１は、複数の誘電体層の積層体である。ローパスフィルタ１は、複数の誘電体層として誘電体層Ｌｙｒ１～Ｌｙｒ１４を備える。誘電体層Ｌｙｒ１を下面ＢＦ側、Ｌｙｒ１４を上面ＵＦ側として、この順にＺ軸方向に積層されている。誘電体層Ｌｙｒ１～Ｌｙｒ１４の各々の誘電率は、ローパスフィルタ１の設計および製造を容易とするために同一としている。
　誘電体層Ｌｙｒ１の下面ＢＦには、既に説明したように、入出力端子Ｐ１、Ｐ２、および接地電極ＧＮＤ１～ＧＮＤ４が形成されている。
　誘電体層Ｌｙｒ２には、線路導体パターン２１および線路導体パターン２２が形成されている。線路導体パターン２１は、ビア導体パターンＶ２１によって接地電極ＧＮＤ１に接続されている。線路導体パターン２２は、ビア導体パターンＶ２２によって接地電極ＧＮＤ４に接続されている。
　誘電体層Ｌｙｒ３には、線路導体パターン３１～３３が形成されている。線路導体パターン３１はビア導体パターンＶ３１によって入出力端子Ｐ１に接続されている。線路導体パターン３２は、ビア導体パターンＶ３２によって接地電極ＧＮＤ２に接続されている。線路導体パターン３３は、ビア導体パターンＶ３３によって入出力端子Ｐ２に接続されている。線路導体パターン３２は、インダクタＬ２を形成している。インダクタＬ２は、積層方向に平行な巻回軸のまわりに巻回されている。
　誘電体層Ｌｙｒ４には、キャパシタ導体パターン４１が形成されている。キャパシタ導体パターン４１は、ビア導体パターンＶ４１によって線路導体パターン３２に接続されている。
　誘電体層Ｌｙｒ５には、キャパシタ導体パターン５１および５２が形成されている。キャパシタ導体パターン５１は、ビア導体パターンＶ５１によって線路導体パターン３１に接続されている。キャパシタ導体パターン５２は、ビア導体パターンＶ５２によって線路導体パターン３３に接続されている。
　積層方向から平面視したとき、キャパシタ導体パターン５１，５２の各々は、キャパシタ導体パターン４１と重なっている。キャパシタ導体パターン４１，５１は、コンデンサＣ２を形成している。キャパシタ導体パターン４１，５２は、コンデンサＣ３を形成している。
　誘電体層Ｌｙｒ６には、キャパシタ導体パターン６１が形成されている。誘電体層Ｌｙｒ７には、キャパシタ導体パターン７１，７２が形成されている。キャパシタ導体パターン７１は、ビア導体パターンＶ５１によってキャパシタ導体パターン５１に接続されている。キャパシタ導体パターン７２はビア導体パターンＶ５２によってキャパシタ導体パターン５２に接続されている。誘電体層Ｌｙｒ８にはキャパシタ導体パターン８１が形成されている。
　積層方向から平面視したとき、キャパシタ導体パターン７１，７２は、キャパシタ導体パターン６１と重なっている。積層方向から平面視したとき、キャパシタ導体パターン８１は、キャパシタ導体パターン７１，７２に重なっている。キャパシタ導体パターン６１，７１，７２，８１はコンデンサＣ１を形成している。
　誘電体層Ｌｙｒ９には、線路導体パターン９１が形成されている。線路導体パターン９１は、ビア導体パターンＶ５１によってキャパシタ導体パターン７１に接続されている。誘電体層Ｌｙｒ１０には、線路導体パターン１０１が形成されている。線路導体パターン１０１は、ビア導体パターンＶ５１，Ｖ６１によって線路導体パターン９１に接続されている。
　誘電体層Ｌｙｒ１１には、線路導体パターン１１１が形成されている。線路導体パターン１１１は、ビア導体パターンＶ６１によって線路導体パターン１０１に接続されている。線路導体パターン１１１は、ビア導体パターンＶ５２によってキャパシタ導体パターン７２に接続されている。
　誘電体層Ｌｙｒ１２には、線路導体パターン１２１が形成されている。線路導体パターン１２１は、ビア導体パターンＶ５２，Ｖ６１によって線路導体パターン１１１に接続されている。線路導体パターン９１，１０１，１１１，１２１はインダクタＬ１を形成している。インダクタＬ１は、積層方向に平行な巻回軸のまわりに巻回されている。
　誘電体層Ｌｙｒ１～Ｌｙｒ１２には、図１に示される回路に対応する回路パターンが形成されている。
　誘電体層Ｌｙｒ１３の内部面ＤＦには、既に説明したように帯状導体パターンＢＰ１３１～ＢＰ１３４が形成されている。内部面ＤＦは、上面ＵＦと回路パターンとの間に位置し、上面ＵＦに平行である。
　誘電体層Ｌｙｒ１４の上面ＵＦには、既に説明したように方向識別マークＤＭが形成されている。
　図５は、インダクタＬ１から発生する磁束を模式的に示した図である。図５においては、インダクタＬ１から磁束が発生する様子をわかり易く示すために、シールド電極が示されておらず、回路パターンのうちインダクタＬ１を構成する線路導体パターン１２１のみが示されている。図５（ａ）は、ローパスフィルタ１の外観斜視図である。図５（ｂ）は、ローパスフィルタ１をＹ軸方向から平面視した図である。
　電子部品の下面は、密着するように回路基板に接続される。そのため、電子部品内部からの磁束は、下面以外の面から外部に漏洩し易い。また、電子部品外部からのノイズについても、下面以外の面から内部に侵入し易い。図５（ａ）および図５（ｂ）に示されるように、ローパスフィルタ１においては、インダクタＬ１の巻回軸に垂直な上面ＵＦ、および当該巻回軸に平行な側面ＳＦ１～ＳＦ４から磁束が外部に漏洩し易い。そのため、上面ＵＦまたは上面ＵＦと回路パターンとの間の内部面、および側面ＳＦ１～ＳＦ４にシールド電極を配置することにより、ローパスフィルタ１から外部への磁束の漏洩を抑制することができる。また、シールド電極により外部からローパスフィルタ１内部へのノイズの侵入を抑制することができる。
　外部からのノイズの電子部品への影響、および他の機器への電子部品への影響を低減するには、シールド電極によってできるだけ多くの面積を覆うことが望ましい。しかし、インダクタＬ１からの磁束がシールド電極によって遮られると、シールド電極に渦電流が発生してローパスフィルタ１の挿入損失が増加するため、かえってローパスフィルタ１のＱ値を悪化させることになり、ローパスフィルタ１の特性を損なうことになり得る。このように、シールド効果とＱ値とはトレードオフの関係にあるので、両者を適切にバランスさせることが必要となる。
　そこで実施の形態１では、内部面ＤＦおよび側面ＳＦ１～ＳＦ４の各々にシールド電極として複数の帯状導体パターンを格子状に配置する。内部面ＤＦおよび側面ＳＦ１～ＳＦ４の各々には、シールド電極で覆われておらず、ローパスフィルタ１内部のインダクタからの磁束が通過可能な非シールド領域が形成されている。非シールド領域が形成されていることにより、シールド面全域がシールド電極で覆われている場合よりもシールド電極による磁束の遮りが抑制される。その結果、シールド効果とＱ値とのバランスをとることができ、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　図６は、ローパスフィルタの内部からの磁束が外部に漏洩する様子をシミュレーションした結果である。図６においては、ＹＺ平面に平行な１つの側面について磁束が外部に漏洩する様子を示している。図６（ａ）は、比較例１に係る電子部品の一例であるローパスフィルタ１０のシミュレーション結果である。ローパスフィルタ１０においては、下面以外の面の全域がシールド電極によって覆われている。図６（ｂ）は、図２のローパスフィルタ１のシミュレーション結果である。図６（ｃ）は、比較例２に係る電子部品の一例であるローパスフィルタ１００のシミュレーション結果である。ローパスフィルタ１００においては、各面にシールド電極が配置されていない。ローパスフィルタ１０，１００の内部には、ローパスフィルタ１と同様の図４に示される回路パターンが配置されている。
　ローパスフィルタ１，ローパスフィルタ１０，ローパスフィルタ１００について、シールド電極で覆っている領域の大きさを比較すると、ローパスフィルタ１０，ローパスフィルタ１，ローパスフィルタ１００の順に小さくなる。シールド電極で覆っている領域が小さくなるほど、外部に漏洩する磁束は大きくなる。
　図６（ａ）～（ｃ）に示されるように、ローパスフィルタ１０、ローパスフィルタ１、およびローパスフィルタ１００からは、それぞれ磁束ＭＦ１０、磁束ＭＦ１、および磁束ＭＦ１００が外部に漏洩している。外部に漏洩する磁束は、ローパスフィルタ１０，ローパスフィルタ１，ローパスフィルタ１００の順に大きくなっている（磁束ＭＦ１０＜磁束ＭＦ１＜磁束ＭＦ１００）。
　一方で、シールド電極で覆っている領域が小さくなるほど、シールド電極で発生する渦電流は小さくなる。渦電流が小さくなると、挿入損失が小さくなり、その結果、Ｑ値が高くなる。そのため、Ｑ値について比較すると、ローパスフィルタ１０，ローパスフィルタ１，ローパスフィルタ１００の順に高くなる。
　ローパスフィルタ１においては、外部に漏洩する磁束およびＱ値のいずれもが、ローパスフィルタ１０およびローパスフィルタ１００の中間の値となっている。ローパスフィルタ１は、シールド効果とＱ値のバランスをとることができ、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　インダクタからの磁束は、インダクタの空芯部に集中的に発生する。そのため、インダクタを巻回軸方向（実施の形態１においては積層方向）から平面視したとき、インダクタの空芯部がシールド電極によって塞がれていると、シールド電極における渦電流の発生が顕著となり、Ｑ値が大幅に低下してしまう場合がある。そのため、インダクタの巻回軸方向への磁束の漏洩をある程度許容することができる場合、インダクタの空芯部に重なるシールド電極を減らして不要なシールド効果を減らすことにより、Ｑ値の低下の抑制を効果的に行なうことができる。
　図７は、図２に示されるローパスフィルタ１をインダクタＬ１の巻回軸方向（積層方向）から平面視したときの透視図を示す図である。図７に示されるように、ローパスフィルタ１において、インダクタＬ１の空芯部ＡＣ１の一部は、帯状導体パターンＢＰ１３１～ＢＰ１３４によって覆われていない、非シールド領域と重なっている。実施の形態１においては、インダクタＬ１の巻回軸方向への磁束の漏洩をある程度許容することができる場合、Ｑ値の低下の抑制を効果的に行なうことができる。
　電子部品の内部または外部からのノイズは、シールド電極を経由して接地電極に導かれる。複数の接地電極が配置されている場合、ある接地電極から他の接地電極までの経路の長さが、想定されるノイズ（たとえば周波数が６ＧＨｚのノイズ）の実効波長の２分の１に等しいと、当該経路がループアンテナとして作用してしまい、ノイズが取り込まれてしまう場合がある。ノイズの実効波長は、ノイズの波長（周波数が６ＧＨｚの場合、約５ｃｍ）を誘電体層の誘電率で割った値である。そこで、ローパスフィルタ１においては、接地電極ＧＮＤ１からＧＮＤ４までの経路がループアンテナと作用しないようにするために、想定されるノイズの実効波長の２分の１よりも当該経路の長さが小さくなるようにローパスフィルタ１のサイズならびに複数の帯状導体パターンの配置および長さを設計する。
　図８は、ローパスフィルタ１において、接地電極ＧＮＤ１から接地電極ＧＮＤ４までの経路の一つを強調して示す図である。ローパスフィルタ１においては、接地電極ＧＮＤ１からＧＮＤ４までの最長の経路の長さが、想定されるノイズの実効波長の２分の１よりも小さくなるように、ローパスフィルタ１のサイズならびに複数の帯状導体パターンの配置および長さが設計されている。そのため、接地電極ＧＮＤ１からＧＮＤ４までの経路がループアンテナとして作用することが抑制される。その結果、接地電極ＧＮＤ１からＧＮＤ４までの経路がアンテナとして作用することによってノイズが取り込まれることを防止することができる。
　以上、実施の形態１においては、シールド電極としての帯状導体パターンを格子状に配置することにより、シールド面に非シールド領域が形成される。帯状導体パターンの配置を適切に選択することで、シールド効果とＱ値とのバランスをとることができ、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　また、実施の形態１においては、インダクタの巻回軸方向から平面視したとき、複数の帯状導体パターンは、インダクタの空芯部の全域を覆っていない。空芯部の一部は、非シールド領域と重なっている。実施の形態１によれば、インダクタの巻回軸方向への磁束の漏洩をある程度許容することができるため、Ｑ値の低下を抑制することができる。
　さらに、実施の形態１においては、ある接地電極から他の接地電極までの経路の長さは、想定されるノイズの実効波長の２分の１よりも小さくされる。これにより、当該経路がループアンテナとして作用しないようにする。その結果、当該経路によってノイズが取り込まれることを防止することができる。
　［実施の形態１の変形例１］
　Ｑ値の低下を抑制するという観点では、インダクタの空芯部の全域は、シールド電極と重なっておらず、非シールド領域と重なっていることが望ましい。図９は、実施の形態１の変形例１に係る電子部品の一例であるローパスフィルタ１Ａを、インダクタＬ１の巻回軸方向（積層方向）から平面視したときの透視図を示す図である。図９に示されるように、インダクタＬ１の空芯部ＡＣ１は、内部面ＤＦに配置されている帯状導体パターンＢＰ１３１Ａ～ＢＰ１３６Ａに重なっておらず、空芯部ＡＣ１の全域が非シールド領域に重なっている。実施の形態１の変形例１によれば、インダクタの巻回軸に平行な面に配置されたシールド電極によって磁束が遮られることによるＱ値の低下をさらに抑制することができる。
　［実施の形態１の変形例２］
　各帯状電極パターンが接続されている接地電極が１つである場合、接地電極から帯状導体パターンの開放端（オープンスタブ）までの経路が、想定されるノイズの実効波長の４分の１に等しいと、当該経路がダイポールアンテナとして作用してしまい、当該ノイズが取り込まれてしまう場合がある。そこで、接地電極から帯状導体パターンの開放端（オープンスタブ）までの最長の経路の長さは、想定されるノイズの実効波長の４分の１よりも小さいことが望ましい。
　図１０は、実施の形態１の変形例２に係る電子部品の一例であるローパスフィルタ１Ｂにおいて、接地電極から帯状導体パターンの開放端までの経路の１つを強調して示す図である。ローパスフィルタ１Ｂにおいては、ローパスフィルタ１と異なり、帯状導体パターンＢＰ１４が接地電極ＧＮＤ１に接続されていない。ローパスフィルタ１Ｂにおいて、各帯状導体パターンの各々は、接地電極ＧＮＤ４に接続されている。
　図１０においては、接地電極ＧＮＤ４から、帯状導体パターンＢＰ４１，ＢＰ２１，ＢＰ１１を経由して、帯状導体パターンＢＰ１２の開放端までの経路が示されている。ローパスフィルタ１Ｂにおいては、当該経路がダイポールアンテナとして作用しないように、当該経路の長さが想定されるノイズの実効波長の４分の１よりも小さくなるようにローパスフィルタ１Ｂのサイズならびに複数の帯状導体パターンの配置および長さが設計される。その結果、接地電極から帯状導体パターンの開放端までの経路によってノイズが取り込まれることを防止することができる。
　［実施の形態１の変形例３］
　実施の形態１においては、上面ＵＦと回路パターンとの間に位置している内部面ＤＦに複数の帯状導体パターンが配置されている。複数の帯状導体パターンは、内部面ＤＦではなく、上面ＵＦに配置されてもよい。
　図１１は、実施の形態１の変形例３に係る電子部品の一例であるローパスフィルタ１Ｃの外観斜視図である。図１１に示されるように、ローパスフィルタ１Ｃの上面ＵＦには、帯状導体パターンＢＰ１４１～ＢＰ１４４、および方向識別マークＤＭ１Ｃが形成されている。帯状導体パターンＢＰ１４１は、Ｘ軸方向に延びている。帯状導体パターンＢＰ１４２～ＢＰ１４４は、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ１４２～ＢＰ１４４の各々は、Ｙ軸方向に延びている。帯状導体パターンＢＰ１４２～ＢＰ１４４の各々は、Ｚ軸方向から平面視したとき、帯状導体パターンＢＰ１４１と十字形を形成している。帯状導体パターンＢＰ１４２は、ローパスフィルタ１Ｃ内部のビア導体パターンＶ１３１および線路導体パターン１３１を介して帯状導体パターンＢＰ１２に接続されている。帯状導体パターンＢＰ１４４は、ローパスフィルタ１Ｃ内部のビア導体パターンＶ１３２および線路導体パターン１３２を介して帯状導体パターンＢＰ３４に接続されている。方向識別マークＤＭ１Ｃは、帯状導体パターンＢＰ１４１～ＢＰ１４４と重ならないように配置されている。
　ローパスフィルタ１Ｃのように、複数の帯状導体パターンは、上面ＵＦに配置されてもよい。複数の帯状導体パターンを上面ＵＦに配置することにより、回路パターンが形成されている誘電体層と積層方向に垂直なシールド面との距離を、複数の帯状導体パターンが内部面ＤＦに配置されている場合よりも大きくすることができる。その結果、電子部品のＱ値の低下をより抑制することができる。
　［実施の形態１の変形例４および５］
　実施の形態１においては、側面ＳＦ１～ＳＦ４および内部面ＤＦのいずれにおいても複数の帯状導体パターンが配置されるとともに、下面ＢＦ以外の各面に非シールド領域が形成されている。下面ＢＦ以外の各面に非シールド領域が形成されている必要はなく、下面ＢＦ以外のいずれかの面に複数の帯状導体パターンが配置されて、当該面に非シールド領域が形成されていればよい。
　たとえば、図１２に示されるローパスフィルタ１Ｄのように、側面ＳＦ１～ＳＦ４には複数の帯状導体パターンが格子状に配置されて非シールド領域が形成されている一方で、上面ＵＦの全域がシールド電極ＳＥによって覆われて上面ＵＦには非シールド領域が形成されていなくてもよい。ローパスフィルタ１Ｄは、たとえばＺ軸方向に位置する他の電子部品に近接して配置されることが想定され、Ｚ軸方向からのノイズの侵入、あるいは磁束の漏洩を必要な限り防止する必要があるため、上面ＵＦの全域をシールド電極ＳＥによって覆っている。
　また、図１３に示されるローパスフィルタ１Ｅのように、上面ＵＦに複数の帯状導体パターンが格子状に配置されて非シールド領域が形成されている一方で、側面ＳＦ１～ＳＦ４がシールド電極ＳＥ１～ＳＥ４によってそれぞれ覆われていて、側面ＳＦ１～ＳＦ４のいずれにも非シールド領域が形成されていなくてもよい。ローパスフィルタ１Ｅは、たとえばＸ軸方向およびＹ軸方向に位置する他の電子部品に近接して配置されることが想定され、Ｘ軸方向およびＹ軸方向からのノイズの侵入、あるいは磁束の漏洩を必要な限り防止する必要があるため、側面ＳＦ１～ＳＦ４の全域をシールド電極ＳＥ１～ＳＥ４によってそれぞれ覆っている。
　［実施の形態１の変形例６～８］
　実施の形態１において複数の帯状導体パターンは、格子状に配置されている。また、シールド面において、複数の帯状導体パターンは、電子部品の辺に平行に配置されている。さらに、シールド面において、帯状導体パターンの延びている方向は２つに分類され、当該２つの方向は直交している。複数の帯状導体パターンの配置は、実施の形態１に示された配置に限定されるものではない。複数の帯状導体パターンの配置は、下面以外の面に非シールド領域が形成される配置であればどのような配置でもよい。
　たとえば図１４に示されるローパスフィルタ１Ｆのように、複数の帯状導体パターンは、間隔を空けて平行（ストライプ状）に配置されてもよい。
　ローパスフィルタ１においては、複数の帯状導体パターンを格子状に配置することにより、帯状導体パターン同士が交差する。その結果、複数の帯状導体パターンがシールド面上で接続され、接地電極を共通化することができる。ローパスフィルタ１Ｆのように複数の帯状導体パターンをストライプ状に配置した場合、シールド面上で帯状導体パターン同士が交差しない。接地電極を共通化するという観点では、電子部品の内部において複数の帯状導体パターンを接続する導体パターンを形成することが望ましい。
　あるいは、図１５に示されるローパスフィルタ１Ｇのように、複数の帯状導体パターンは、シールド面においてローパスフィルタ１Ｇの辺に対して斜めに配置されてもよい。
　さらに、図１６に示されるローパスフィルタ１Ｈのように、シールド面において複数の帯状導体パターンが延びる方向は、３つに分類されてもよく、直交していなくとてもよい。シールド面において複数の帯状導体パターンが延びる方向は、４つ以上に分類されてもよい。
　［実施の形態１の変形例９］
　実施の形態１においては、直方体状の電子部品について説明した。本発明に係る電子部品の形状は、直方体状に限定されない。本発明に係る電子部品の形状は、たとえば図１７に示されるローパスフィルタ１Ｊのように、円柱状であってもよい。
　［実施の形態１の変形例１０］
　実施の形態１においては、電子部品の設計および製造を容易とするために、複数の誘電体層の各々の誘電率は同一であるが、複数の誘電体層の各々の誘電率は同一でなくてもよい。
　実施の形態１において、インダクタＬ１からの磁束は、誘電体層Ｌｙｒ１３を通過した後、内部面ＤＦに配置されている帯状導体パターンを通過して接地電極に導かれる。そのため、当該帯状導体パターンを通過する磁束の実効波長は、磁束の波長を誘電体層Ｌｙｒ１３の誘電率で割った値となる。そこで、誘電体層Ｌｙｒ１３の誘電率を実施の形態１における誘電体層Ｌｙｒ１～Ｌｙｒ１２の誘電率よりも小さくすることにより、内部面ＤＦに配置されている帯状導体パターンを通過する磁束の実効波長を実施の形態１よりも大きくすることができる。そのため、ローパスフィルタのサイズを変更することなく、誘電体層Ｌｙｒ１３の誘電率を小さくすることにより、内部面ＤＦに配置されている帯状導体パターンを含む経路の長さを、実効波長の２分の１あるいは４分の１よりも小さくすることができる。その結果、当該経路がアンテナとして作用することを防止することができる。
　以上の実施の形態１の変形例１～１０によっても、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　［実施の形態２］
　実施の形態１においては、電子部品内部に形成されているインダクタの巻回軸は、積層方向に平行である。実施の形態２では、電子部品内部のインダクタの巻回軸が、積層方向に垂直である場合について説明する。
　図１８は、実施の形態２に係る電子部品の一例であるバンドパスフィルタ２の回路図である。バンドパスフィルタ２は、回路基板上に実装される電子部品であり、内部に図１８に示される回路に対応する回路パターンを含む。
　図１８に示されるように、バンドパスフィルタ２は、入出力端子Ｐ２１と、入出力端子Ｐ２２と、ＬＣ並列共振器ＬＣ２１と、ＬＣ並列共振器ＬＣ２２と、ＬＣ並列共振器ＬＣ２３と、コンデンサＣ３３とを備える。
　ＬＣ並列共振器ＬＣ２１は、インダクタＬ２１と、コンデンサＣ２１とを含む。インダクタＬ２１とコンデンサＣ２１とは、入出力端子Ｐ２１と接地点ＧＮＤとの間で並列に接続されている。
　ＬＣ並列共振器ＬＣ２３は、インダクタＬ２３と、コンデンサＣ２３とを含む。インダクタＬ２３とコンデンサＣ２３とは、入出力端子Ｐ２２と接地点ＧＮＤとの間で並列に接続されている。
　ＬＣ並列共振器ＬＣ２２は、インダクタＬ２２と、コンデンサＣ２２とを含む。インダクタＬ２２は、コンデンサＣ２２に接続されている。インダクタＬ２２とコンデンサＣ２２とは、接地点ＧＮＤに接続されている。
　コンデンサＣ３３は、入出力端子Ｐ２１とＰ２２との間に接続されている。
　隣接するＬＣ並列共振器ＬＣ２１とＬＣ２２との間には、誘導結合（磁気的結合）Ｍ１が生じる。隣接するＬＣ並列共振器ＬＣ２２とＬＣ２３との間には、誘導結合Ｍ２が生じる。
　図１９は、実施の形態２に係る電子部品の一例であるバンドパスフィルタ２の外観斜視図である。図２０は、図１９のバンドパスフィルタ２の外観透視図である。図２０においては、図面の複雑化を避けるために、バンドパスフィルタ２の内部に形成されている回路パターンは示していない。バンドパスフィルタ２は、後に図２１を用いて説明するように、複数の誘電体層Ｌｙｒ２１～Ｌｙｒ２９をＺ軸方向（積層方向）に積層した積層体である。
　図１９および図２０を参照して、バンドパスフィルタ２は、たとえば直方体状である。積層方向に垂直なバンドパスフィルタ２の面を下面ＢＦ２および上面ＵＦ２とする。積層方向に平行な面のうちＺＸ平面と平行な面を側面ＳＦ２１およびＳＦ２３とする。積層方向に平行な面のうちＹＺ平面と平行な面を側面ＳＦ２２およびＳＦ２４とする。
　下面ＢＦ２には、入出力端子Ｐ２１、Ｐ２２、および接地電極ＧＮＤ２１～ＧＮＤ２４が形成されている。入出力端子Ｐ２１、Ｐ２２、および接地電極ＧＮＤ２１～ＧＮＤ２４は、たとえば下面ＢＦ２に平面電極が規則的に配置されたＬＧＡ端子である。下面ＢＦ２は、回路基板に接続される。
　上面ＵＦ２には、方向識別マークＤＭ２が形成されている。方向識別マークＤＭ２は、バンドパスフィルタ２の実装時の向きを識別するために用いられる。
　側面ＳＦ２１にＢＰ１１Ｂ～ＢＰ１４Ｂが配置されている。側面ＳＦ２２にＢＰ２１Ｂ～ＢＰ２４Ｂが配置されている。側面ＳＦ２３にＢＰ３１Ｂ～ＢＰ３４Ｂが配置されている。側面ＳＦ２４にＢＰ４１Ｂ～ＢＰ４４Ｂが配置されている。内部面ＤＦ２にＢＰ２８１～ＢＰ２８４が配置されている。内部面ＤＦ２は、誘電体層Ｌｙｒ２８が誘電体層Ｌｙｒ２９と接している面である。側面ＳＦ２１～ＳＦ２４および内部面ＤＦ２は、本発明のシールド面に対応する。シールド電極は、下面ＢＦ２を含む誘電体層Ｌｙｒ２１および上面ＵＦ２を含む誘電体層Ｌｙｒ２９の側面には形成されていない。
　側面ＳＦ２１には、帯状導体パターンＢＰ１１Ｂ～ＢＰ１４Ｂが配置されている。帯状導体パターンＢＰ１１Ｂは、Ｘ軸方向に延びている。帯状導体パターンＢＰ１２Ｂ～ＢＰ１４Ｂは、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ１２Ｂ～ＢＰ１４Ｂの各々は、Ｚ軸方向に延びている。帯状導体パターンＢＰ１２Ｂ～ＢＰ１４Ｂの各々は、Ｙ軸方向から平面視したとき、帯状導体パターンＢＰ１１Ｂと十字形を形成している。
　側面ＳＦ２２には、帯状導体パターンＢＰ２１Ｂ～ＢＰ２４Ｂが配置されている。帯状導体パターンＢＰ２１ＢおよびＢＰ２３Ｂは、Ｚ軸方向に延びている。帯状導体パターンＢＰ２１Ｂは、帯状導体パターンＢＰ１１Ｂに接続されている。帯状導体パターンＢＰ２２ＢおよびＢＰ２４Ｂは、Ｙ軸方向に延びている。
　帯状導体パターンＢＰ２１Ｂ～ＢＰ２４Ｂで囲まれた領域は、長方形状の非シールド領域となっている。帯状導体パターンＢＰ２１Ｂ～ＢＰ２４Ｂをこのように配置することにより、Ｘ軸方向（後述するインダクタＬ２１～Ｌ２３の巻回軸方向）から平面視したとき、帯状導体パターンＢＰ２１Ｂ～ＢＰ２４Ｂは、バンドパスフィルタ２の内部に形成されているインダクタＬ２１～Ｌ２３の各々の空芯部と重なっていない。
　側面ＳＦ２３には、帯状導体パターンＢＰ３１Ｂ～ＢＰ３４Ｂが配置されている。帯状導体パターンＢＰ３１Ｂは、Ｘ軸方向に延びており、帯状導体パターンＢＰ２３Ｂに接続されている。帯状導体パターンＢＰ３２Ｂ～ＢＰ３４Ｂは、Ｘ軸方向に間隔をあけて配置されている。帯状導体パターンＢＰ３２Ｂ～ＢＰ３４Ｂの各々は、Ｚ軸方向に延びている。帯状導体パターンＢＰ３２Ｂ～ＢＰ３４Ｂの各々は、帯状導体パターンＢＰ３１Ｂと十字形を形成している。帯状導体パターンＢＰ３４Ｂは、バンドパスフィルタ内部に形成されている線路導体パターン２２２およびビア導体パターンＶ２２２を介して接地電極ＧＮＤ２４に接続されている。
　側面ＳＦ２４には、帯状導体パターンＢＰ４１Ｂ～ＢＰ４４Ｂが配置されている。帯状導体パターンＢＰ４１ＢおよびＢＰ４３Ｂは、Ｚ軸方向に延びている。帯状導体パターンＢＰ４１Ｂは、帯状導体パターンＢＰ１１Ｂに接続されている。帯状導体パターンＢＰ４３Ｂは、帯状導体パターンＢＰ３１Ｂに接続されている。帯状導体パターンＢＰ４２ＢおよびＢＰ４４Ｂは、Ｙ軸方向に延びている。
　帯状導体パターンＢＰ４１Ｂ～ＢＰ４４Ｂで囲まれた領域は、長方形状の非シールド領域となっている。帯状導体パターンＢＰ４１Ｂ～ＢＰ４４Ｂをこのように配置することにより、Ｘ軸方向（後述するインダクタＬ２１～Ｌ２３の巻回軸方向）から平面視したとき、帯状導体パターンＢＰ４１Ｂ～ＢＰ４４Ｂは、バンドパスフィルタ２の内部に形成されているインダクタＬ２１～Ｌ２３の各々の空芯部と重なっていない。
　内部面ＤＦ２には、帯状導体パターンＢＰ２８１～ＢＰ２８４が配置されている。帯状導体パターンＢＰ２８１は、Ｘ軸方向に延びており、帯状導体パターンＢＰ２４ＢおよびＢＰ４４Ｂに接続されている。帯状導体パターンＢＰ２８２～ＢＰ２８４の各々は、Ｙ軸方向に延びている。帯状導体パターンＢＰ２８２～ＢＰ２８４の各々は、帯状導体パターンＢＰ２８１と十字形を形成している。帯状導体パターンＢＰ２８２は、帯状導体パターンＢＰ１２ＢおよびＢＰ３２Ｂに接続されている。帯状導体パターンＢＰ２８３は、帯状導体パターンＢＰ１３ＢおよびＢＰ３３Ｂに接続されている。帯状導体パターンＢＰ２８４は、帯状導体パターンＢＰ１４ＢおよびＢＰ３４Ｂに接続されている。
　図２１は、図１９のバンドパスフィルタ２の積層構造を示す分解斜視図である。バンドパスフィルタ２は、複数の誘電体層として誘電体層Ｌｙｒ２１～Ｌｙｒ２９を備える。誘電体層Ｌｙｒ２１を下面ＢＦ２側、Ｌｙｒ２９を上面ＵＦ２側として、この順にＺ軸方向に積層されている。
　誘電体層Ｌｙｒ２１の下面ＢＦ２には、既に説明したように、入出力端子Ｐ２１、Ｐ２２、および接地電極ＧＮＤ２１～ＧＮＤ２４が形成されている。
　誘電体層Ｌｙｒ２２には、線路導体パターン２２１および線路導体パターン２２２が形成されている。線路導体パターン２２１は、ビア導体パターンＶ２２１によって入出力端子Ｐ２１に接続されている。線路導体パターン２２２は、ビア導体パターンＶ２２２によって接地電極ＧＮＤ２４に接続されている。
　誘電体層Ｌｙｒ２３には、キャパシタ導体パターン２３１が形成されている。
　誘電体層Ｌｙｒ２４には、キャパシタ導体パターン２４１および２４２が形成されている。キャパシタ導体パターン２４１は、ビア導体パターンＶ２４１によって線路導体パターン２２１に接続されている。キャパシタ導体パターン２４２は、ビア導体パターンＶ２４２によって入出力端子Ｐ２２に接続されている。
　キャパシタ導体パターン２４１および２４２の各々は、積層方向から平面視した場合に、キャパシタ導体パターン２３１に重なっている。キャパシタ導体パターン２３１、２４１、および２４２は、コンデンサＣ３３を形成している。
　誘電体層Ｌｙｒ２５には、キャパシタ導体パターン２５１が形成されている。キャパシタ導体パターン２５１は、積層方向から平面視したとき、キャパシタ導体パターン２４１および２４２に重なっている。キャパシタ導体パターン２４１および２５１は、コンデンサＣ２１を形成している。キャパシタ導体パターン２４２および２５１は、コンデンサＣ２３を形成している。
　誘電体層Ｌｙｒ２６には、キャパシタ導体パターン２６１が形成されている。キャパシタ導体パターン２６１は、積層方向から平面視したとき、キャパシタ導体パターン２５１に重なっている。キャパシタ導体パターン２５１および２６１は、コンデンサＣ２２を形成している。
　誘電体層Ｌｙｒ２７には、線路導体パターン２７１～２７３が形成されている。線路導体パターン２７１は、ビア導体パターンＶ２４１によってキャパシタ導体パターン２４１に接続されている。線路導体パターン２７１は、ビア導体パターンＶ２７１によってキャパシタ導体パターン２５１に接続されている。線路導体パターン２７１およびビア導体パターンＶ２４１，Ｖ２７１は、インダクタＬ２１を形成している。インダクタＬ２１は、積層方向に垂直な巻回軸のまわりに巻回されるように形成されている。
　線路導体パターン２７２は、ビア導体パターンＶ２７２によってキャパシタ導体パターン２５１に接続されている。線路導体パターン２７２は、ビア導体パターンＶ２７３によってキャパシタ導体パターン２６１に接続されている。線路導体パターン２７２およびビア導体パターンＶ２７２，Ｖ２７３は、インダクタＬ２２を形成している。インダクタＬ２２は、積層方向に垂直な巻回軸のまわりに巻回されるように形成されている。
　線路導体パターン２７３は、ビア導体パターンＶ２４２によってキャパシタ導体パターン２４２に接続されている。線路導体パターン２７３は、ビア導体パターンＶ２７４によってキャパシタ導体パターン２５１に接続されている。線路導体パターン２７３およびビア導体パターンＶ２４２，Ｖ２７４は、インダクタＬ２３を形成している。インダクタＬ２３は、積層方向に垂直な巻回軸のまわりに巻回されるように形成されている。
　Ｌｙｒ２８の内部面ＤＦ２には、既に説明したように帯状導体パターンＢＰ２８１～ＢＰ２８４が形成されている。内部面ＤＦ２は、上面ＵＦ２と回路パターンとの間に位置している。
　Ｌｙｒ２９には、既に説明したように方向識別マークＤＭ２が形成されている。
　インダクタＬ２１～Ｌ２３の巻回軸の方向から平面視したとき、インダクタＬ２１～Ｌ２３の各々の空芯部の全域は、非シールド領域に重なっている。
　以上、実施の形態２においては、シールド電極として複数の帯状導体パターンを配置して、シールド面に非シールド領域を形成する。このような構成により、シールド効果とＱ値とのバランスをとることができ、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　さらに実施の形態２においては、インダクタの巻回軸の方向から平面視したとき、インダクタの空芯部の全域が非シールド領域に重なっているため、インダクタの巻回軸に平行な面に配置されたシールド電極によって磁束が遮られることによるＱ値の低下をさらに抑制することができる。
　［実施の形態３］
　実施の形態１および実施の形態２においては、シールド面に複数の帯状導体パターンを配置することにより非シールド領域を形成する場合について説明した。非シールド領域は複数の帯状導体パターンを用いずに形成されてもよい。実施の形態３では、平板状のシールド電極に複数の孔を形成することにより、非シールド領域を形成する場合について説明する。
　実施の形態３と実施の形態１との違いは、平板状のシールド電極に複数の孔を形成することにより非シールド領域を形成している点である。それ以外の構成については同様であるため、説明を繰り返さない。
　図２２は、実施の形態３に係る電子部品の一例であるローパスフィルタ３の外観斜視図である。図２２に示されるように、ローパスフィルタ３の側面ＳＦ１およびＳＦ４には、それぞれシールド電極ＳＥ１およびＳＥ４が配置されている。図示してはいないが、側面ＳＦ２およびＳＦ３には、それぞれシールド電極ＳＥ２およびＳＥ３が配置されている。側面ＳＦ１～ＳＦ４の全域は、それぞれシールド電極ＳＥ１～ＳＥ４によって覆われている。
　上面ＵＦには、シールド電極ＰＳＥが配置されている。シールド電極ＰＳＥには、空孔Ｈ１～Ｈ５が形成されている。上面ＵＦにおいて空孔Ｈ１～Ｈ５が形成された領域の各々が非シールド領域である。シールド電極ＰＳＥは、本発明の部分シールド部に対応する。
　図２３は、図２２に示されるローパスフィルタ３をインダクタＬ１の巻回軸方向（積層方向）から平面視したときの透視図を示す図である。図２３に示されるように、ローパスフィルタ３において、インダクタＬ１の空芯部ＡＣ１は、空孔Ｈ３に囲まれている非シールド領域と重なっている。
　以上、実施の形態３においては、シールド電極に空孔を形成することにより、シールド面に当該空孔に囲まれた非シールド領域が形成される。その結果、シールド効果とＱ値とのバランスをとることができ、シールド効果を確保しつつ、Ｑ値の低下を抑制することができる。
　また、実施の形態３によれば、帯状導体パターンによって非シールド領域を形成する実施の形態１と比べて、空孔の位置および大きさを電子部品の回路パターンに合わせて柔軟に調整することができるため、回路パターンに合った非シールド領域を形成可能である。
　さらに、実施の形態３によれば、インダクタの巻回軸方向への磁束の漏洩をある程度許容することができるため、Ｑ値の低下を抑制することができる。
　今回開示された実施の形態および変形例は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ，１Ｇ，１Ｈ，１Ｊ，３，１０，１００　ローパスフィルタ、２１，２２，３１～３３，９１，１０１，１１１，１２１，１３１，１３２，２２１，２２２，２７１～２７３　線路導体パターン、４１，５１，５２，６１，７１，７２，８１，２３１，２４１，２４２，２５１，２６１　キャパシタ導体パターン、ＢＰ１１～ＢＰ１４，ＢＰ１１Ｂ～ＢＰ１４Ｂ，ＢＰ２１，ＢＰ２２，ＢＰ２１Ｂ～ＢＰ２４Ｂ，ＢＰ３１～ＢＰ３４，ＢＰ３１Ｂ～ＢＰ３４Ｂ，ＢＰ４１，ＢＰ４２，ＢＰ４１Ｂ～ＢＰ４４Ｂ，ＢＰ１３１Ａ～ＢＰ１３６Ａ，ＢＰ１３１～ＢＰ１３４，ＢＰ１４１～ＢＰ１４４，ＢＰ２８１～ＢＰ２８４　帯状導体パターン、Ｃ１～Ｃ３，Ｃ２１～Ｃ２３，Ｃ３３　コンデンサ、ＤＭ，ＤＭ１Ｃ，ＤＭ２　方向識別マーク、ＧＮＤ１，ＧＮＤ１Ｂ，ＧＮＤ２，ＧＮＤ４，ＧＮＤ２１，ＧＮＤ２４　接地電極、Ｌ１，Ｌ２，Ｌ２１～Ｌ２３　インダクタ、ＬＣ１，ＬＣ２１～ＬＣ２３　並列共振器、ＬＣ２　直列共振器、Ｌｙｒ１～Ｌｙｒ１４，Ｌｙｒ２１～Ｌｙｒ２９　誘電体層、Ｐ１，Ｐ２，Ｐ２１，Ｐ２２　入出力端子、ＰＳＥ，ＳＥ，ＳＥ１，ＳＥ２，ＳＥ４　シールド電極、Ｖ２１，Ｖ２２，Ｖ３１～Ｖ３３，Ｖ４１，Ｖ５１，Ｖ５２，Ｖ６１，Ｖ１３１，Ｖ１３２，Ｖ２２１，Ｖ２２２，Ｖ２４１，Ｖ２４２，Ｖ２７１～Ｖ２７４　ビア導体パターン。

Claims (14)

  1. 　複数の誘電体層からなる積層体を有する電子部品であって、
    　前記積層体の内部に配置され、インダクタを形成する導体パターンを含む回路パターンと、
    　接地された複数の帯状導体パターンとを備え、
    　前記積層体は、上面と、前記上面に対向する下面と、前記上面と前記下面とを連結する側面と、前記回路パターンと前記上面との間に位置し、かつ前記上面と平行な内部面とを含み、
    　前記複数の帯状導体パターンは、前記上面、前記側面、および前記内部面の少なくとも１つを含むシールド面の一部を覆い、
    　前記シールド面には、前記複数の帯状導体パターンのいずれによっても覆われておらず、前記インダクタから生じる磁束が通過可能な非シールド領域が形成されている、電子部品。
  2. 　前記複数の帯状導体パターンは、第１方向に延びる第１帯状導体パターンと、前記第１方向とは異なる第２方向に延びる第２帯状導体パターンとを含む、請求項１に記載の電子部品。
  3. 　前記第１方向と前記第２方向とは、直交している、請求項２に記載の電子部品。
  4. 　前記インダクタは、巻回軸のまわりに巻回されるように形成され、
    　前記シールド面は、前記巻回軸に垂直であり、
    　前記インダクタの空芯部の少なくとも一部の領域は、前記巻回軸の方向から平面視したときに、前記非シールド領域と重なっている、請求項１に記載の電子部品。
  5. 　前記空芯部の全域は、前記巻回軸の方向から平面視したときに、前記非シールド領域と重なっている、請求項４に記載の電子部品。
  6. 　前記巻回軸は、前記複数の誘電体層の積層方向と平行である、請求項４または５に記載の電子部品。
  7. 　前記シールド面は、前記上面を含む、請求項１～６のいずれか１項に記載の電子部品。
  8. 　前記シールド面は、前記内部面を含む、請求項１～７のいずれか１項に記載の電子部品。
  9. 　前記巻回軸は、前記複数の誘電体層の積層方向と垂直である、請求項４または５に記載の電子部品。
  10. 　前記シールド面は、前記側面を含む、請求項１～９のいずれかに記載の電子部品。
  11. 　前記下面に配置された複数の接地電極をさらに備え、
    　前記複数の誘電体層の各々の誘電率は、同一であり、
    　前記複数の帯状導体パターンの各々は、前記複数の接地電極のいずれかに接続され、
    　前記複数の接地電極は、第１接地電極と第２接地電極とを含み、
    　前記第１接地電極から、前記複数の帯状導体パターンを経由して、前記第２接地電極に至る経路の距離は、想定されるノイズの波長を前記誘電率で割った実効波長の２分の１より小さい、請求項１～１０のいずれか１項に記載の電子部品。
  12. 　前記下面に配置された接地電極をさらに備え、
    　前記複数の誘電体層の各々の誘電率は、同一であり、
    　前記複数の帯状導体パターンの各々は、前記接地電極に接続され、
    　前記接地電極から、前記複数の帯状導体パターンを経由して、前記複数の帯状導体パターンの開放端に至る経路の距離は、想定されるノイズの波長を前記誘電率で割った実効波長の４分の１より小さい、請求項１～１０のいずれか１項に記載の電子部品。
  13. 　前記シールド面は、前記上面および前記内部面の少なくとも一方を含み、
    　前記複数の誘電体層は、前記シールド面を含む第１誘電体層と、前記導体パターンが形成されている第２誘電体層とを含み、
    　前記第１誘電体層の誘電率は、前記第２誘電体層の誘電率よりも小さい、請求項１～１０のいずれか１項に記載の電子部品。
  14. 　複数の誘電体層からなる積層体を含む電子部品であって、
    　前記積層体の内部に配置され、巻回軸のまわりに巻回されるように形成されたインダクタを形成する導体パターンを含む回路パターンと、
    　接地された部分シールド部とを備え、
    　前記電子部品は、上面と、前記上面と対向する下面と、前記上面と前記下面とを連結する側面と、前記回路パターンと前記上面との間に位置し、かつ前記上面と平行な内部面とを含み、
    　前記部分シールド部は、前記上面、前記側面、および前記内部面の少なくとも１つを含むシールド面の一部を覆い、
    　前記シールド面には、前記部分シールド部によって覆われていない非シールド領域が形成されており、
    　前記非シールド領域は、前記巻回軸の方向から平面視したときに、前記インダクタの空芯部の一部と重なっている、電子部品。
PCT/JP2017/026771 2016-09-09 2017-07-25 電子部品 WO2018047488A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780055392.3A CN109661776B (zh) 2016-09-09 2017-07-25 电子部件
JP2018538269A JP6750681B2 (ja) 2016-09-09 2017-07-25 電子部品
TW106129338A TWI663834B (zh) 2016-09-09 2017-08-29 Electronic parts
US16/288,140 US11276521B2 (en) 2016-09-09 2019-02-28 Electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016176944 2016-09-09
JP2016-176944 2016-09-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/288,140 Continuation US11276521B2 (en) 2016-09-09 2019-02-28 Electronic component

Publications (1)

Publication Number Publication Date
WO2018047488A1 true WO2018047488A1 (ja) 2018-03-15

Family

ID=61561775

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/026771 WO2018047488A1 (ja) 2016-09-09 2017-07-25 電子部品

Country Status (5)

Country Link
US (1) US11276521B2 (ja)
JP (1) JP6750681B2 (ja)
CN (1) CN109661776B (ja)
TW (1) TWI663834B (ja)
WO (1) WO2018047488A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020108069A (ja) * 2018-12-28 2020-07-09 株式会社村田製作所 高周波モジュールおよび通信装置
WO2023048211A1 (ja) * 2021-09-24 2023-03-30 株式会社村田製作所 電子部品
WO2023048212A1 (ja) * 2021-09-24 2023-03-30 株式会社村田製作所 電子部品

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7545900B2 (ja) * 2021-01-05 2024-09-05 Tdk株式会社 積層型電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121093A (ja) * 1995-10-25 1997-05-06 Tdk Corp シールド型積層電子部品
JPH09205018A (ja) * 1996-01-24 1997-08-05 Murata Mfg Co Ltd 積層型インダクタ内蔵電子部品
JP2002057543A (ja) * 2000-08-09 2002-02-22 Murata Mfg Co Ltd 積層型ｌｃ部品
JP2008236024A (ja) * 2007-03-16 2008-10-02 Soshin Electric Co Ltd 受動部品

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131905A (ja) * 1997-07-14 1999-02-02 Matsushita Electric Ind Co Ltd 分波器およびそれを用いた共用器および２周波帯域用移動体通信機器
JPH11261362A (ja) * 1998-03-09 1999-09-24 Hitachi Metals Ltd 積層型バンドパスフィルタ
JP2000341087A (ja) * 1999-05-31 2000-12-08 Ngk Spark Plug Co Ltd 積層回路素子の導電路形成方法
JP2001156569A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd 積層型ｌｃ複合部品
JP2002217059A (ja) * 2001-01-12 2002-08-02 Murata Mfg Co Ltd 積層型ｌｃフィルタ
JP2003023332A (ja) * 2001-07-10 2003-01-24 Kyocera Corp 電子回路用配線基板
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
JP2006262239A (ja) * 2005-03-18 2006-09-28 Soshin Electric Co Ltd フィルタ
JP2008054287A (ja) * 2006-07-27 2008-03-06 Murata Mfg Co Ltd ノイズフィルタアレイ
US8228133B2 (en) * 2007-07-03 2012-07-24 Soshin Electric Co., Ltd. Unbalanced-balanced converter
JP5787760B2 (ja) * 2009-09-18 2015-09-30 株式会社村田製作所 フィルタ
US9351404B2 (en) * 2010-11-24 2016-05-24 Hitachi Metals, Ltd. Electronic device
JP6064860B2 (ja) * 2013-10-09 2017-01-25 株式会社村田製作所 複合電子部品及び複合電子部品の製造方法
JP6277944B2 (ja) * 2014-11-20 2018-02-14 株式会社村田製作所 電子部品
JP6565555B2 (ja) * 2015-09-30 2019-08-28 Tdk株式会社 積層コモンモードフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121093A (ja) * 1995-10-25 1997-05-06 Tdk Corp シールド型積層電子部品
JPH09205018A (ja) * 1996-01-24 1997-08-05 Murata Mfg Co Ltd 積層型インダクタ内蔵電子部品
JP2002057543A (ja) * 2000-08-09 2002-02-22 Murata Mfg Co Ltd 積層型ｌｃ部品
JP2008236024A (ja) * 2007-03-16 2008-10-02 Soshin Electric Co Ltd 受動部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020108069A (ja) * 2018-12-28 2020-07-09 株式会社村田製作所 高周波モジュールおよび通信装置
WO2023048211A1 (ja) * 2021-09-24 2023-03-30 株式会社村田製作所 電子部品
WO2023048212A1 (ja) * 2021-09-24 2023-03-30 株式会社村田製作所 電子部品

Also Published As

Publication number Publication date
TW201826699A (zh) 2018-07-16
US20190198230A1 (en) 2019-06-27
JP6750681B2 (ja) 2020-09-02
CN109661776B (zh) 2023-03-14
JPWO2018047488A1 (ja) 2019-07-18
TWI663834B (zh) 2019-06-21
CN109661776A (zh) 2019-04-19
US11276521B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
WO2018047488A1 (ja) 電子部品
JP6547707B2 (ja) 積層フィルタ
TWI648949B (zh) LC filter
TWI659522B (zh) Electronic parts
US11811381B2 (en) Filter element
JP6711471B2 (ja) マルチプレクサ
JP2011049622A (ja) フィルタ部品
JP2015111784A (ja) 積層帯域除去フィルタ
TWI712259B (zh) 平衡-不平衡轉換器
JP2009088329A (ja) コイル部品
WO2019003723A1 (ja) 積層バラン
JP2011147090A (ja) 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路
JP6835094B2 (ja) 電子部品
JP2023042191A (ja) 積層型電子部品
JP2003298376A (ja) Ｌｃフィルタ
JP2023042194A (ja) 積層型電子部品
JP2023042197A (ja) 積層型電子部品
TW202320093A (zh) 積層型電子零件
TW202245412A (zh) 積層型濾波器裝置
JP2006140633A (ja) フィルタ装置、デュプレクサ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17848433

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018538269

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17848433

Country of ref document: EP

Kind code of ref document: A1