TWI488199B - 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元 - Google Patents

多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元 Download PDF

Info

Publication number
TWI488199B
TWI488199B TW102103452A TW102103452A TWI488199B TW I488199 B TWI488199 B TW I488199B TW 102103452 A TW102103452 A TW 102103452A TW 102103452 A TW102103452 A TW 102103452A TW I488199 B TWI488199 B TW I488199B
Authority
TW
Taiwan
Prior art keywords
electrode
thickness
layer
active layer
ceramic body
Prior art date
Application number
TW102103452A
Other languages
English (en)
Other versions
TW201421501A (zh
Inventor
Young Ghyu Ahn
Tae Hyeok Kim
Min Cheol Park
Byoung Hwa Lee
Sang Soo Park
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201421501A publication Critical patent/TW201421501A/zh
Application granted granted Critical
Publication of TWI488199B publication Critical patent/TWI488199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元 相關申請案的交互參照
本申請案請求於2012年11月20日在韓國智慧局提出申請的韓國第10-2012-0131644號的專利申請案之優先權，其揭露的內容通過引用併入本揭露。
本發明有關於多層式陶瓷電容器、其上具有多層式陶瓷電容器之電路板件的安裝結構，以及用於多層式陶瓷電容器的包裝單元。
多層式陶瓷電容器及多層式晶片電子組件為安裝於各種電子產品，如包含液晶顯示器(LCD)以及電漿顯示面板(PDP)之影像裝置、電腦、個人數位助理(PDA)、手機等印刷電路板件上的晶片型平板電容，用以充放電能。
由於具有如小尺寸，高電容、便於安裝的優勢，多層式陶瓷電容器(MLCC)可用作各種電子產品的組件。
多層式陶瓷電容器可具有使其中複數介電層以及有介電層插置其間的結構，該結構具有交互層疊之相反極性的複數內部電極。
由於介電層可具有壓電和電致伸縮特性，因此，當直流電流(DC)或交流電流(AC)電壓被施加到多層式陶瓷電容器時，可發生壓電現象並因此在內部電極間引起振動。
這些振動可通過多層式陶瓷電容器之外部電極而被轉移到其上被安裝有多層式陶瓷電容器的印刷電路板件，並且整個印刷電路板件可成為產生被稱為噪聲(noise)之振動聲音(vibration sound)的聲學反射表面。
振動聲音可內含在20至20000赫茲之區域中的音頻頻率之間，而此對人刺激出不舒服感的振動聲音係被認為是聲學噪聲(acoustic noise)。
為了減少聲學噪聲，伴隨針對安裝於印刷電路板件上之內部電極係形成在其中的多層式陶瓷電容器之研究已在進行。
更具體地，相較於多層式陶瓷電容器係採使內部電極係被水平地提供給印刷電路板件之方式而被安裝於印刷電路板件上者，多層式陶瓷電容器係採使內部電極係被方向性垂直於印刷電路板件之方式安裝於印刷電路板件上者可進一步減小聲學噪聲。
然而，即使藉由將多層式陶瓷電容器安裝於印刷電路板件上以使內部電極係被水平地提供給印刷電路板件而量測其聲學噪聲，噪聲仍具有一定的程度。因此，仍有減少聲學噪聲的 方法的需求。
本發明的一個態樣提供了一種能夠減少當多層式陶瓷電容器安裝於印刷電路板件上時由多層式陶瓷電容器中的壓電現象所引起的振動而產生的噪聲。
根據本發明的一個態樣，提供了一種多層式陶瓷電容器，包括：陶瓷體，係具有層疊在其中之複數介電層；作用層，係包含複數第一內部電極和複數第二內部電極，該第一內部電極和該第二內部電極係分別具有該介電層插置於其間以形成電容，且該第一內部電極和該第二內部電極係交替地暴露於該陶瓷體的兩個端部表面；上部覆蓋層，係形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層的厚度之厚度；第一外部電極和第二外部電極，係覆蓋該陶瓷體的兩個端部表面；以及複數第一虛擬電極和第二虛擬電極，係由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極，其中，當該陶瓷體的總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一係定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745。
此處，該上部覆蓋層的該厚度(D)對該下部覆蓋層113的該厚度(B)的比率(D/B)可滿足0.021D/B0.425。
此處，該下部覆蓋層113的該厚度(B)對該陶瓷體的 該總厚度的二分之一(A)之比率(B/A)可滿足0.365B/A1.523。
此處，該作用層的該總厚度的二分之一(C)對該下部覆蓋層的該厚度(B)的比率(C/B)可滿足0.146C/B2.176。
該下部覆蓋層可包含虛擬圖案，且該虛擬圖案係包含第一虛擬圖案和第二虛擬圖案，該第一虛擬圖案和該第二虛擬圖案在該長度方向上分別由該第一外部電極和該第二外部電極向內延伸以從而彼此面對。
該第一虛擬圖案和該第二虛擬圖案係形成為具有相同長度。
此處，當該虛擬圖案之總厚度被定義為E時，該虛擬圖案之該總厚度(E)對該下部覆蓋層之厚度(B)的比率(E/B)可滿足0.3E/B1。
此處，在電壓施加的過程中，因發生於該作用層之該中央部分的變形率與發生於該下部覆蓋層的變形率之間的差異而在分別形成於該陶瓷體之端部表面的回折點的厚度方向上形成具有於對應於或低於該陶瓷體之中央部分的高度。
根據本發明的另一個態樣，此處提供一種電路板件的安裝結構，該電路板件具有形成其上之第一電極墊和第二電極墊的印刷電路板件；以及安裝於該印刷電路板件之上的多層式陶瓷電容器；該多層式陶瓷電容器係包含：陶瓷體，係具有層疊在其中之複數介電層；作用層，係包含複數第一內部電極和複數第二內部電極，該第一內部電極和該第二內部電極係分別具有該介電層插置於其間以形成電容，且該第一內部電極和該第二內部電極係被交替地暴露於該陶瓷體的兩個端部表面；上部覆蓋層，係 形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層的厚度之厚度；第一外部電極和第二外部電極，係形成於該陶瓷體的兩個端部表面上，電性連接至該第一內部電極和該第二內部電極的暴露部分，且通過焊料被連接至該第一電極墊和該第二電極墊；以及複數第一虛擬電極和第二虛擬電極，由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極；其中，當該陶瓷體的總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一係定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745。
該下部覆蓋層可包含虛擬圖案，該虛擬圖案包含第一虛擬圖案和第二虛擬圖案，該第一虛擬圖案和該第二虛擬圖案在該長度方向上分別由該第一外部電極和該第二外部電極向內延伸以從而彼此面對。
此處，在電壓施加的過程中，因發生於該作用層之中央部分的變形率與發生於該下部覆蓋層的變形率之間的差異，而在分別形成於該陶瓷體之端部表面的回折點形成具有於對應於或低於焊料的高度。
根據本發明的另一個態樣，此處提供一種用於多層式陶瓷電容器的包裝單元，該包裝單元係包含：一個或多個多層式陶瓷電容器，係包含：陶瓷體，係具有層疊在其中之複數介電層；作用層，係包含交替地暴露於該陶瓷體的兩個端部表面，且 具有複數第一內部電極和複數第二內部電極，且分別具有該介電層插置於該第一內部電極和該第二內部電極間；上部覆蓋層，係形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層之厚度的厚度；第一外部電極和第二外部電極，係形成於該陶瓷體的兩個端部表面上，以及電性連接至該第一內部電極和該第二內部電極的暴露部分；以及複數第一虛擬電極和第二虛擬電極，係由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極，其中，當該陶瓷體的總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一係定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745；以及包裝片材，係具有將該多層式陶瓷電容器分別收納於其中之複數收納部，並且每一個該多層式陶瓷電容器的該下部覆蓋層係面對於該收納部的底部表面。
該包裝單元可復包括包裝膜，係固定到該包裝片材之一個表面，以利於密封將該多層式陶瓷電容器分別收納在其中之該收納部。
該包裝片材可被捲繞成捲筒。
100‧‧‧多層式陶瓷電容器
110‧‧‧陶瓷體
111‧‧‧介電層
112‧‧‧上部覆蓋層
113‧‧‧下部覆蓋層
115‧‧‧作用層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
123‧‧‧第一虛擬電極
124‧‧‧第二虛擬電極
125‧‧‧虛擬圖案
125a‧‧‧第一虛擬圖案
125b‧‧‧第二虛擬圖案
131‧‧‧第一外部電極
132‧‧‧第二外部電極
200‧‧‧安裝板件
210‧‧‧印刷電路板件
221‧‧‧第一電極墊
222‧‧‧第二電極墊
230‧‧‧焊料
300‧‧‧包裝單元
310‧‧‧包裝片材
311‧‧‧收納部
311a‧‧‧底部表面
320‧‧‧包裝膜
410‧‧‧輸送裝置
420‧‧‧生產排列裝置
SB ‧‧‧陶瓷體的底部表面
ST ‧‧‧陶瓷體的頂部表面
CLA ‧‧‧作用層的中央部分
CLc‧‧‧陶瓷體的中央部分
①,②‧‧‧力
A‧‧‧陶瓷體的總厚度的二分之一
B‧‧‧下部覆蓋層的厚度
C‧‧‧作用層的總厚度的二分之一
D‧‧‧上部覆蓋層的厚度
E‧‧‧虛擬圖案之總厚度
T‧‧‧厚度方向
L‧‧‧長度方向
W‧‧‧寬度方向
本發明的上述和其它的態樣、特徵和其它優點，將藉由下述實施方式結合隨附圖式而被更清楚地瞭解，其中：第1圖為示意性顯示根據本發明的實施例之多層式陶瓷電容 器的局部剖開的透視圖；第2圖為顯示第1圖中多層式陶瓷電容器沿長度方向剖開的剖面圖；第3圖為示意性顯示第1圖中多層式陶瓷電容器沿長度方向剖開的剖面圖，用以解釋包含於多層式陶瓷電容器內之組件的尺度關係；第4圖為顯示根據本發明另一實施例之多層式陶瓷電容器沿長度方向剖開的剖面圖；第5圖為顯示將第1圖之多層式陶瓷電容器安裝在印刷電路板件上之狀態的透視圖；第6圖為顯示第5圖之多層式陶瓷電容器和印刷電路板件被沿長度方向剖開的剖面圖；第7圖為示意性地顯示將多層式陶瓷電容器安裝在印刷電路板件上時，第5圖之多層式陶瓷電容器因被施加其上的電壓而變形之狀態的剖面圖；第8圖為示意性地顯示根據本發明另一實施例之多層式陶瓷電容器被安裝在包裝單元上之狀態的透視圖；以及第9圖為示意性地顯示第8圖中之包裝單元被捲繞為捲筒形狀之狀態的剖面圖。
在下文中，本發明的實施例將參照隨附圖式而詳細描述。然而，本發明可以許多不同的形式實施且不應被詮釋為侷限在如本文實施例之說明。相反的，所提供的實施例將使得本揭露徹底和完整，並且將對本領域中具有通常知識者充分地傳達本 發明的概念。在隨附圖式中，元件的形狀和尺寸可為了清楚起見而被誇大，並且相同的元件符號將於全文中用於指定相同或類似的組件。
當為了清楚地描述本發明中的實施例而定義一個六面體的方向時，在圖式中，L、W、和T分別表示長度方向、寬度方向和厚度方向。此處，厚度方向可使用具有如介電層被層疊的層疊方向相同的意義。
此外，在本實施例中，形成在陶瓷體的長度方向之第一外部電極和第二外部電極之表面皆被定義為左端部表面和右端部表面，以及與左端部表面和右端部表面二者皆垂直相交的表面被定義為左側表面和右側表面。
多層式陶瓷電容器
參照第1圖和第2圖，根據本發明實施例之多層式陶瓷電容器100可包含陶瓷體110、具有複數第一內部電極121和第二內部電極122的作用層115、分別形成在作用層115之上和下的上部覆蓋層112和下部覆蓋層113，以及形成以覆蓋陶瓷體110的兩個端部表面的第一外部電極131和第二外部電極132。
複數第一虛擬電極123和第二虛擬電極124可形成在作用層115內，如此第一虛擬電極123和第二虛擬電極124可由第一外部電極131和第二外部電極132於長度方向上向內延伸，從而分別面對第一內部電極121和第二內部電極122。
陶瓷體110可藉由層疊並且燒結複數介電層111而形成。陶瓷體110的形狀、尺寸和介電層111之數量並不限於在本實施例中所舉例者。
構成陶瓷體110之複數介電層111係在燒結狀態，並且相鄰的介電層111之邊界可彼此以不使用掃描型電子顯微鏡(SEM)則難以分辨介電層111之方式結合。
陶瓷體110可包含有助於電容之形成及分別形成在作用層115下和上之作為上部邊沿部分和下部邊沿部分的上部覆蓋層112和下部覆蓋層113。
作用層115可藉由反覆層疊複數第一內部電極131和第二內部電極132所形成，而每個介電層111係插置於第一內部電極131和第二內部電極132其間。
此處，介電層111之厚度可視需要根據多層式陶瓷電容器100的電容設計作改變，而每個介電層111之厚度在燒結後可為0.01至1.0微米，但本發明並不限於此。
此外，介電層111可含有具有高介電常數的陶瓷粉末，例如，鈦酸鋇(BaTiO3 )系粉末或鈦酸鍶(SrTiO3 )系粉末，但本發明並不限於於此。
上部覆蓋層112和下部覆蓋層113除了不包括內部電極以外，可具有相同於介電層111的材料和構成。
上部覆蓋層112和下部覆蓋層113可藉由分別在作用層115之上部表面和下部表面層疊單一介電層或兩個或更多介電層而形成。上部覆蓋層112和下部覆蓋層113基本上可用來防止第一內部電極121和第二內部電極122因物理或化學應力而損壞。
此外，下部覆蓋層113可具有相較於上部覆蓋層112增加的介電層111數目，且因此使得厚度大於上部覆蓋層112。
第一內部電極121和第二內部電極122係一對具有不同極性的電極，而且當第一內部電極121和第二內部電極122在介電層111層疊方向上通過交互暴露於陶瓷體110的兩個端部表面時，可藉由印刷含有導電性金屬之導電性糊劑成預定厚度形成於每個介電層111上。第一內部電極121和第二內部電極122可藉由設置其間之介電層111而彼此變得電性絕緣。
第一內部電極121和第二內部電極122可透過該等電極部分交互暴露於陶瓷體110的兩個端部表面而被電性連接至第一外部電極131和第二外部電極132。
因此，當施加電壓到第一外部電極131和第二外部 電極132時，電荷被儲存在彼此面對的第一內部電極121和第二內部電極122之間。此處，多層式陶瓷電容器100的電容可與第一內部電極121和第二內部電極122間重疊的區域面積成比例。
每個第一內部電極121和第二內部電極122的厚度係可取決於其用途，例如，可考慮陶瓷體110的尺寸而決定在0.2微米至1微米的範圍內。然而，本發明不限於此。
此外，包含在用以形成第一內部電極121和第二內部電極122之導電性糊劑的導電性金屬可為鎳(Ni)、銅(Cu)、鈀(Pd)、或其合金，但本發明並不限於此。
此外，導電性糊劑可藉由絲網印刷法、凹版印刷法等印刷，但本發明並不限於此。
第一虛擬電極123和第二虛擬電極124可位於相同於在作用層115內之第一內部電極121和第二內部電極122的平面上。第一虛擬電極123和第二虛擬電極124可藉由印刷含有導 電性金屬的導電性糊劑而在介電層上，以透過相同於第一內部電極121和第二內部電極122之方法形成以具有預定厚度。此處，第一虛擬電極123和第二虛擬電極124可透過如第一內部電極121和第二內部電極122所暴露之介電層111的一個側表面和另一個側表面而交互暴露。
因此，第一內部電極121和第一虛擬電極123之間的間隙以及第二內部電極122和第二虛擬電極124之間的間隙可在其層疊方向上抵消(offset)。
當在長度方向上施加電場到多層式陶瓷電容器100的邊沿部分時，由於泊松效應(Poisson effect)，第一虛擬電極123和第二虛擬電極124擴張，相反於在長度方向上第一外部電極131和第二外部電極132之頭部的收縮。因此，擴張可藉由第一外部電極131和第二外部電極132之收縮而被抵消，因此可減小在第一外部電極131和第二外部電極132之頭部所產生之振動，結果，進一步減少了聲學噪聲。
第一外部電極131和第二外部電極132可由含導電性金屬之導電性糊劑所形成。導電性金屬可為鎳(Ni)，銅(Cu)，鈀(Pd)，或其合金，但本發明並不限於此。
在下文中，將描述包含在根據本實施例之多層式陶瓷電容器100的尺寸與聲學噪聲之間的關係。
參考第3圖，A被定義為陶瓷體110的總厚度的二分之一，B被定義為下部覆蓋層113的厚度，C被定義為作用層115的總厚度的二分之一，而D被定義為上部覆蓋層112的厚度。
在這裡，陶瓷體110的總厚度是指從陶瓷體110的 頂部表面ST 到陶瓷體110的底部表面SB 的距離。作用層115的總厚度是指從定位於作用層115的最上部的第一內部電極121之上部表面到定位於作用層115的最下部的第二內部電極122之下部表面間的距離。
此外，下部覆蓋層113的厚度B是指在厚度方向上從定位於作用層115的最下部的第二內部電極122之下部表面到陶瓷體110的底部表面SB 的距離，而上部覆蓋層112的厚度D是指在厚度方向上從定位於作用層115的最上部的第一內部電極121之上部表面到陶瓷體110的頂部表面ST 的距離。
當施加具有不同極性的電壓到形成在多層式陶瓷電容器100的端部表面之二者上的第一外部電極131和第二外部電極132時，陶瓷體110可因介電層111之逆壓電效應而在厚度方向上被擴張且收縮，並且因泊松效應而在厚度方向上對立於陶瓷體110之擴張和收縮，第一外部電極131和第二外部電極132端部部分之二者皆可擴張和收縮。
因此，作用層115的中央部分可皆由在長度方向上之第一外部電極131和第二外部電極132的兩個端部部分造成最大程度地擴張和收縮，從而引起聲學噪聲產生。
即，根據本發明實施例，為了減少起因於電壓之施加而在發生於作用層的中央部分CLA 的變形率以及發生於下部覆蓋層113之變形率間的差異之聲學噪聲，形成於陶瓷體110的兩個端部表面的回折點(point of inflection，PI)可形成在厚度方向上對應或低於陶瓷體的中央部分CLC 位置上。
此處，為了進一步減少聲學噪聲，在作用層的中央 部分CLA 與陶瓷體的中央部分CLC 間的偏差比率，即(B+C)/A，可滿足1.063(B+C)/A1.745。
此外，上部覆蓋層112之厚度D對下部覆蓋層113之厚度B間的比率(D/B)可滿足0.021D/B0.425。
此外，下部覆蓋層113之厚度B與陶瓷體110的厚度之二分之一A的比率(B/A)可滿足0.365B/A1.523。
此外，作用層115的厚度之二分之一C對下部覆蓋層113之厚度B的比率(C/B)可滿足0.146C/B2.176。
多層式陶瓷電容器的修改
第4圖顯示了根據本發明另一實施例的多層式陶瓷電容器。
參考第4圖，本實施例的多層式陶瓷電容器，可復包含在厚度方向上於下部覆蓋層113處的複數虛擬圖案125。
虛擬圖案125可包含由第一外部電極131和第二外部電極132於長度方向上向內延伸的第一虛擬圖案125a和第二虛擬圖案125b以從而分別在厚度方向上以預定間隔彼此面對。
此處，分別的第一虛擬圖案125a和第二虛擬圖案125b可具有相同長度，並且在厚度方向上於下部覆蓋層113之中央形成間隙。
當進一步於下部覆蓋層113形成虛擬圖案125時，可有效地避免產生自多層式陶瓷電容器100的振動傳遞到印刷電路板件，因此可進一步減小聲學噪聲。
實施例
本發明之每個發明實施例及比較例的多層式陶瓷電 容器100係以如下方式製造。
將包含粉末的漿料(例如，鈦酸鋇(BaTiO3 )等)塗覆在載體薄膜上然後加以乾燥，以製備各個具有厚度為1.8微米的複數陶瓷生胚薄片。
之後，藉由使用絲網將用於鎳之內部電極的導電性糊劑塗覆於陶瓷生胚薄片上，以形成內部電極。
以在陶瓷生胚薄片之上未具有內部電極的陶瓷生胚薄片之數量多於在陶瓷生胚薄片之上形成具有內部電極的陶瓷生胚薄片的狀況，於在陶瓷生胚薄片之上形成具有內部電極的陶瓷生胚薄片之下方層疊之約370片的陶瓷生胚薄片。使此層疊在85℃以1000kgf/cm2 壓力狀態的條件進行等壓平衡加壓。
接著，在完成加壓後將多層式陶瓷電容器切割成單獨的晶片，之後使切割完成的晶片在230℃於大氣下脫脂60小時。
接著，將所得晶片在10-11 atm至10-10 atm之氧分壓還原性大氣下進行燒結，鎳/氧化鎳之平衡氧分壓的分壓使得內部電極在1200℃下不會被氧化。
在此，燒結後多層式陶瓷電容器的晶片尺寸約為2.03公厘乘1.26公厘(長×寬，2012尺寸)。此處，當滿足在長×寬上之公差為±0.1公厘的範圍時，藉由實驗測量聲學噪聲。
表1在上面顯示了多層式陶瓷電容器100各別部分之尺寸數據，該數據係基於使用掃描型電子顯微鏡(SEM)，藉由掃描如第3圖所示之陶瓷體110而獲取的剖面影像而測得，此剖面係在多層式陶瓷電容器100的寬度方向(W)上之陶瓷體110中央處所切取之在長度方向(L)上及厚度方向(T)上的剖面。
此處係如上所述，A係定義為陶瓷體110的總厚度的二分之一、B係定義為下部覆蓋層113的厚度、C係定義為作用層115的總厚度的二分之一、以及D係定義為上部覆蓋層112的厚度。
此外，在另一個虛擬圖案125係提供於下部覆蓋層113的實施例中，E係定義為虛擬圖案125的總厚度。
為了測量聲學噪聲，在每一個基板上將一個用於測量聲學噪聲的樣品(多層式陶瓷電容器)安裝於印刷電路板件，使樣品之上和下方向彼此區分，並且之後將印刷電路板件安置在測量夾具上。
此外，藉由使用直流電源供應器和函數發生器將直流電壓和變化電壓施加到安置在測量夾具上的樣品的兩個端子。
此外，通過直接裝設在印刷電路板件上方的麥克風測量聲學噪聲。
在上面的表1中，各樣品1-1至樣品1-3係為具有覆蓋對稱性結構的比較例，其中下部覆蓋層113之厚度B係幾乎相同於上部覆蓋層112之厚度D，而各樣品1-4至樣品1-14係為具有上部覆蓋層112厚度D厚於下部覆蓋層113厚度B之結構的比較例。
此外，樣品1-15係具有下部覆蓋層113厚度B厚於上部覆蓋層112厚度D之結構的比較例，但是D/B之比率係0.552，偏離實施例之上限(0.425。另外，各樣品1-35至1-37係具有下部覆蓋層113厚度B厚於上部覆蓋層112厚度D之結構，然而其D/B之比率係小於0.021。
此外，樣品1-38和樣品1-39係比較例，其中在多層式陶瓷電容器100中所包含的組件之間的尺度關係滿足根據本發明實施例之數值範圍，然而第一虛擬電極123和第二虛擬電極124並未形成在作用層115中。
此外，樣品1-16至樣品1-34係發明例，其中第一虛擬電極123和第二虛擬電極124係根據本發明實施例而形成在作用層115中，而且所有包含在本發明之多層式陶瓷電容器100中的組件尺度關係滿足數值範圍。
根據本發明之另一實施例，樣品2-1至樣品2-6係各具有第一虛擬電極123和第二虛擬電極124被形成於作用層115中，並且虛擬圖案125被形成於下部覆蓋層113中之結構的多層式陶瓷電容器100。其中，樣品2-1及樣品2-2係比較例，其中虛擬圖案125之總厚度對下部覆蓋層113之厚度的比率係來自本實施例數值範圍之最下限偏差，即0.4。樣品2-3至樣品2-6係發明例，其中虛擬圖案125之總厚度對下部覆蓋層113之厚度的比率係滿足本實施例之數值範圍。
此處，若(B+C)/A的值是幾乎為1時，它意味著作用層115之中央部分並未很大地從陶瓷體110的中央部分偏離。
它可被視為，在具有下部覆蓋層113之厚度B係接近地相似於上部覆蓋層112之厚度D的覆蓋對稱結構時，各樣品1-1到樣品1-3之(B+C)/A值係接近於1，且聲學噪聲係高，為30分貝或更高。
此處，若(B+C)/A的值係大於1，它可意味著作用層115之中央部分從陶瓷體110的中央部分向上偏離，而若(B+C)/A的值係小於1，它可意味著作用層115之中央部分從陶瓷體110的中央部分向下偏離。參照以上的表1，可確認在如發明例之在作用層115的中央與陶瓷體110的中央之間的偏離率((B+C)/A)滿足1.063(B+C)/A1.745的各樣品1-16到1-34中，聲學噪聲大 幅地降低到小於30分貝。
此外，作用層115之中央部分與陶瓷體110之中央部分之間的偏離比率((B+C)/A)係小於1.063之各樣品1-1至樣品1-15係具有作用層115之中央部分幾乎未從陶瓷體110之中央部分偏離，或者作用層115之中央部分從陶瓷體110之中央部分向下偏離的結構。
此處，可以視為，在各樣品1-1至樣品1-15中的(B+C)/A值小於1.063時，聲學噪聲係30分貝或更高，因此相較於如本發明之發明例的樣品1-16至1-34而言，聲學噪聲的減少效果是低的。
此外，在樣品1-35至1-37中作用層115的中央與陶瓷體110的中央之間的偏離比率((B+C)/A)係大於1.745，聲學噪聲係30分貝或更低，其為穩定，但對目標電容來說電容是低的，這導致缺陷的電容。
在上面的表1中，如果於樣品1-35至1-37中之“電容實現比率”(即，電容對目標電容之比率)的欄位中標記“NG”，這意味著當目標電容值係100%時，樣品1-35至1-37之電容值對目標電容值係低於80%的缺陷性電容。
同時，可以看出這個結果被應用到在上部覆蓋層112的厚度與下部覆蓋層113的厚度之間的比率。
亦即，可以看出在發明例中上部覆蓋層112的厚度(D)對下部覆蓋層113的厚度(B)之比率(D/B)滿足0.021D/B0.425時，聲學噪聲係顯著降低。
然而，可以看出的是，在如比較例之樣品1-1至樣 品1-15之上部覆蓋層112的厚度(D)對下部覆蓋層113的厚度(B)之比率(D/B)大於0.425，減少聲學噪聲的效果係小。
如果上部覆蓋層112的厚度(D)對下部覆蓋層113的厚度(B)之比率(D/B)係小於0.021，且上部覆蓋層112的厚度(D)係過度大於下部覆蓋層113的厚度(B)時，將導致裂紋或剝離，並且電容對目標電容可能是低的，因而導致有缺陷的電容。
這可以看出，在作為本發明例的樣品1-20至1-34，其下部覆蓋層113之厚度(B)對陶瓷體110之總厚度二分之一(A)的比率(B/A)，以及作用層115之總厚度二分之一(C)對下部覆蓋層113之厚度(B)的比率(C/B)分別滿足0.365B/A1.523，與0.146C/B2.176，從而聲學噪聲值低於28.5分貝，比較於樣品1-16至1-19來說聲學噪聲係進一步減少。
然而，在樣品1-35至樣品1-37中，下部覆蓋層113的厚度B對於陶瓷體110的二分之一厚度A之比率(B/A)係大於1.523，或作用層115的二分之一總厚度(C)對下部覆蓋層113的厚度(B)之比率(C/B)係小於0.146，相較於目標電容來說，電容係低的，這導致缺陷性電容。
同時，可以看出，根據本發明之另一個實施例，在第一虛擬電極123和第二虛擬電極124係形成於作用層115之中，且虛擬圖案125係形成於下部覆蓋層113之中的樣品2-1至樣品2-6之聲學噪聲為30分貝，與先前比較例之樣品1-1至樣品1-15相較為減少。
特別是，可以看出，在樣品2-3至樣品2-6中之虛擬圖案125的厚度(E)對下部覆蓋層113的厚度(B)之比率係0.3或更 高，聲學噪聲從而低於25分貝，這與樣品2-1和樣品2-2相較為進一步減少。
因此，可以看出，當虛擬圖案125形成在下部覆蓋層113，且虛擬圖案125之總厚度(E)對下部覆蓋層113之厚度(B)的比率係0.3或更高時，可以更有效地改善聲學噪聲。
其上具有多層式陶瓷電容器之電路板的安裝結構
參見第5圖和第6圖，用於本實施例之多層式陶瓷電容器100的安裝板件200可包含將多層式陶瓷電容器100水平安裝於其上的印刷電路板件210；以及彼此分開且位在印刷電路板件210之上部表面的第一電極墊221和第二電極墊222。
此處，當下部覆蓋層113被定位於下方且第一外部電極131和第二外部電極132係分別位於且碰觸於第一電極墊221和第二電極墊222時，多層式陶瓷電容器100可藉由焊料230電性連接至印刷電路板件210。
當將電壓施加在被安裝於如上所述之印刷電路板件210之上的多層式陶瓷電容器100，可產生聲學噪聲。
此處，第一電極墊221和第二電極墊222的尺寸可成為用於影響將多層陶瓷電容器100之第一外部電極131和第二外部電極132連接到第一電極墊221和第二電極墊222之焊料230量的指標，並且可依焊料230之量控制噪聲的程度。
參考第7圖，當將具有不同極性的電壓施加到形成於多層陶瓷電容器100上的兩個端部部分的第一外部電極131和第二外部電極132，且將多層式陶瓷電容器100安裝在印刷電路板件210上時，陶瓷體110可因介電層111的逆壓電效應在厚度方 向上擴張和收縮，並且第一外部電極131和第二外部電極132的兩個端部部分因泊松效應而皆可在厚度方向上反抗陶瓷體110之擴張和收縮般擴張和收縮。
此處，作用層115中央部分由在長度方向上之第一外部電極131和第二外部電極132的端部部分之二者處顯著擴張和收縮，從而引起聲學噪聲。
當在長度方向上之陶瓷體110的端部表面之二者皆顯著擴張時，產生因膨張而允許焊料230之下部部分被推向外部電極的力(①)，而允許焊料230之上部部分被向外推至外部的收縮力(②)因(①)而產生。
因此，在電壓施加的過程中，當分別形成於陶瓷體110端部表面之回折點(PI)因產生於作用層的中央部分CLA的變形率與產生於下部覆蓋層113的變形率之間的差異而形成於低於焊料230高度的位置時，進一步降低聲學噪聲。
另外，當將電場施加到在多層式陶瓷電容器之長度方向上的邊沿部時，第一虛擬電極123和第二虛擬電極124擴張，反抗因泊松效應而在長度方向上第一外部電極131和第二外部電極132的頭部之收縮。如此，這種擴張係藉由第一外部電極131和第二外部電極132之收縮所抵消，並且因此產生於第一外部電極131和第二外部電極132之頭部的振動可被減少，並且結果性地進一步減少聲學噪聲。
用於多層式陶瓷電容器的包裝單元
參考第8圖，根據本實施例之用於多層式晶片電容器的包裝單元300可包含具有形成以對應至多層式陶瓷電容器 100之複數收納部311的包裝片材310，以利於分別收納其中的多層式陶瓷電容器100。
此處，分別的多層式陶瓷電容器100藉由電子式生產排列裝置420而被維持成第一內部電極121和第二內部電極122呈水平排列，以及可藉由使用輸送裝置410而被輸送至包裝片材310。
可將如此之被輸送的多層式陶瓷電容器100收納於收納部311，這樣，分別的多層式陶瓷電容器100之下部覆蓋層113面對收納部311之底部表面311a。
此外，可使包裝膜320固定到包裝片材310的一個表面，以利於將多層式陶瓷電容器100分別收納其中的收納部311密封。
同時，參照第9圖，可連續地將形成的包裝片材310捲繞成捲筒。
如上文所闡述，根據本發明實施例，虛擬電極被形成在作用層中，因此產生於多層式陶瓷電容器中的振動可藉由在長度方向上虛擬電極之擴張而被壓抑，使得產生於印刷電路板件的聲學噪聲可被顯著降低。
本發明己藉由與實施例之連結所顯示及描述，然而在本技術領域中具有通常知識者將明知可以在不脫離如隨附之申請專利範圍所定義之本發明的精神和範圍內對本發明進對行修改和變化。
111‧‧‧介電層
112‧‧‧上部覆蓋層
113‧‧‧下部覆蓋層
115‧‧‧作用層
121‧‧‧第一內部電極
122‧‧‧第二內部電極
123‧‧‧第一虛擬電極
124‧‧‧第二虛擬電極
125‧‧‧虛擬圖案
125a‧‧‧第一虛擬圖案
125b‧‧‧第二虛擬圖案
131‧‧‧第一外部電極
132‧‧‧第二外部電極
SB ‧‧‧陶瓷體的底部表面
ST ‧‧‧陶瓷體的頂部表面
CLA ‧‧‧作用層的中央部分
CLc‧‧‧陶瓷體的中央部分
A‧‧‧陶瓷體的總厚度的二分之一
B‧‧‧下部覆蓋層的厚度
C‧‧‧作用層的總厚度的二分之一
D‧‧‧上部覆蓋層的厚度
E‧‧‧虛擬圖案之總厚度
T‧‧‧厚度方向
L‧‧‧長度方向

Claims (14)

  1. 一種多層式陶瓷電容器，係包括：陶瓷體，係具有層疊在其中的複數介電層；作用層，係包含複數第一內部電極和複數第二內部電極，該第一內部電極和該第二內部電極係分別具有插置於其間之該介電層以形成電容，且該第一內部電極和該第二內部電極係交替地暴露於該陶瓷體的兩個端部表面；上部覆蓋層，係形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層的厚度的厚度；第一外部電極和第二外部電極，係覆蓋該陶瓷體的兩個端部表面；以及複數第一虛擬電極和第二虛擬電極，係由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極；其中，當該陶瓷體的總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一係定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745。
  2. 如申請專利範圍第1項所述之多層式陶瓷電容器，其中，該上部覆蓋層的該厚度(D)對該下部覆蓋層的該厚度(B)的比率(D/B)係滿足0.021D/B0.425。
  3. 如申請專利範圍第1項所述之多層式陶瓷電容器，其中，該下 部覆蓋層的該厚度(B)對該陶瓷體的該總厚度的二分之一(A)之比率(B/A)係滿足0.365B/A1.523。
  4. 如申請專利範圍第1項所述之多層式陶瓷電容器，其中，該作用層的該總厚度的二分之一(C)對該下部覆蓋層的該厚度(B)的比率(C/B)係滿足0.146C/B2.176。
  5. 如申請專利範圍第1項所述之多層式陶瓷電容器，其中，該下部覆蓋層係包含虛擬圖案，且該虛擬圖案係包含第一虛擬圖案和第二虛擬圖案，該第一虛擬圖案和該第二虛擬圖案在該長度方向上分別由該第一外部電極和該第二外部電極向內延伸以從而彼此面對。
  6. 如申請專利範圍第5項所述之多層式陶瓷電容器，其中，該第一虛擬圖案和該第二虛擬圖案係形成為具有相同長度。
  7. 如申請專利範圍第5項所述之多層式陶瓷電容器，其中，當該虛擬圖案之總厚度係定義為E時，該虛擬圖案之該總厚度(E)對該下部覆蓋層之該厚度(B)的比率(E/B)係滿足0.3E/B1。
  8. 如申請專利範圍第1項所述之多層式陶瓷電容器，其中，在電壓施加的過程中，因發生於該作用層之該中央部分的變形率與發生於該下部覆蓋層的變形率之間的差異，而在分別形成於該陶瓷體之端部表面的回折點的厚度方向上形成具有於對應於或低於該陶瓷體之該中央部分的高度。
  9. 一種其上具有多層式陶瓷電容器之電路板件的安裝結構，該安裝結構係包括：印刷電路板件，係具有形成於其上的第一電極墊和第二電極墊；以及 多層式陶瓷電容器，係安裝於該印刷電路板件之上，其中，該多層式陶瓷電容器係包含：陶瓷體，係具有層疊在其中之複數介電層；作用層，係包含複數第一內部電極和複數第二內部電極，該等電極係分別具有插置於其間之該介電層以形成電容，且該第一內部電極和該第二內部電極係交替地暴露於該陶瓷體的兩個端部表面；上部覆蓋層，係形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層的厚度的厚度；第一外部電極和第二外部電極，係形成於該陶瓷體的兩個端部表面，電性連接至該第一內部電極和該第二內部電極的暴露部分，且通過焊料被連接至該第一電極墊和該第二電極墊；以及複數第一虛擬電極和第二虛擬電極，係由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極；其中，當該陶瓷體的總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一係定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745。
  10. 如申請專利範圍第9項所述之安裝結構，其中，該下部覆蓋層係包含虛擬圖案，且該虛擬圖案係包含第一虛擬圖案和第二虛 擬圖案，該第一虛擬圖案和該第二虛擬圖案在該長度方向上分別由該第一外部電極和該第二外部電極向內延伸以從而彼此面對。
  11. 如申請專利範圍第9項所述之安裝結構，其中，在電壓施加的過程中，因發生於該作用層之該中央部分的變形率與發生於該下部覆蓋層的變形率之間的差異，而在分別形成於該陶瓷體之該端部表面的回折點形成具有於對應於或低於該焊料的高度。
  12. 一種用於多層式陶瓷電容器的包裝單元，該包裝單元係包括：一個或多個多層式陶瓷電容器，係包含：陶瓷體，係具有層疊在其中之複數介電層；作用層，係包含交替地暴露於該陶瓷體的兩個端部表面，且具有複數第一內部電極和複數第二內部電極的作用層，且分別具有該介電層插置於該等電極間；上部覆蓋層，係形成在該作用層之上；下部覆蓋層，係形成在該作用層之下且具有大於該上部覆蓋層的厚度之厚度；第一外部電極和第二外部電極，係形成於該陶瓷體的兩個端部表面上且電性連接至該第一內部電極和該第二內部電極的暴露部分；以及複數第一虛擬電極和第二虛擬電極，係由該第一外部電極和該第二外部電極於長度方向上向內延伸以從而在該作用層中分別面對該第一內部電極和該第二內部電極；其中，當該陶瓷體總厚度的二分之一係定義為A、該下部覆蓋層的該厚度係定義為B、該作用層的總厚度的二分之一被 定義為C，以及該上部覆蓋層的該厚度係定義為D時，該作用層的中央部分與該陶瓷體的中央部分之間的偏差比率(B+C)/A係滿足1.063(B+C)/A1.745；以及包裝片材，係具有將該多層式陶瓷電容器被分別地收納於其中的複數收納部，並且每一個該多層式陶瓷電容器的該下部覆蓋層係面對於該收納部的底部表面。
  13. 如申請專利範圍第12項所述之包裝單元，復包括包裝膜，該包裝膜係固定到該包裝片材之一個表面，以利於密封將該多層式陶瓷電容器分別收納在其中之該收納部。
  14. 如申請專利範圍第12項所述之包裝單元，其中，該包裝片材係捲繞成捲筒。
TW102103452A 2012-11-20 2013-01-30 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元 TWI488199B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120131644A KR101444540B1 (ko) 2012-11-20 2012-11-20 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체

Publications (2)

Publication Number Publication Date
TW201421501A TW201421501A (zh) 2014-06-01
TWI488199B true TWI488199B (zh) 2015-06-11

Family

ID=50726842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102103452A TWI488199B (zh) 2012-11-20 2013-01-30 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元

Country Status (5)

Country Link
US (1) US9099249B2 (zh)
JP (3) JP2014103371A (zh)
KR (1) KR101444540B1 (zh)
CN (1) CN103839677B (zh)
TW (1) TWI488199B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101630051B1 (ko) * 2014-07-29 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6361570B2 (ja) * 2015-05-11 2018-07-25 株式会社村田製作所 積層セラミックコンデンサの姿勢判別方法、積層セラミックコンデンサの姿勢判別装置、および積層セラミックコンデンサ連の製造方法
JP7019946B2 (ja) * 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP6705567B2 (ja) 2017-11-30 2020-06-03 株式会社村田製作所 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
KR102427928B1 (ko) * 2017-12-15 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP7547694B2 (ja) * 2018-03-09 2024-09-10 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품
CN108831765B (zh) * 2018-07-18 2023-12-12 常州华威电子有限公司 一种铝电解电容器组立装配机
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102653215B1 (ko) * 2018-10-10 2024-04-01 삼성전기주식회사 적층 세라믹 전자부품
KR102586071B1 (ko) * 2018-10-31 2023-10-05 삼성전기주식회사 전자 부품
JP7252357B2 (ja) * 2019-01-28 2023-04-04 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 超広帯域性能を有する積層セラミックコンデンサ
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102682733B1 (ko) * 2021-12-16 2024-07-08 주식회사 아모텍 세라믹 커패시터
KR20230100941A (ko) 2021-12-29 2023-07-06 주식회사 아모텍 세라믹 커패시터
WO2024075691A1 (ja) * 2022-10-05 2024-04-11 太陽誘電株式会社 積層セラミック電子部品、包装体及び回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201234397A (en) * 2010-12-21 2012-08-16 Samsung Electro Mech Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof
CN101740221B (zh) * 2008-11-26 2012-11-14 株式会社村田制作所 层叠陶瓷电子元件及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183913A (ja) * 1985-02-08 1986-08-16 株式会社村田製作所 積層コンデンサ
JPH01281717A (ja) * 1988-05-09 1989-11-13 Murata Mfg Co Ltd Ｃｒ複合部品
JP2874380B2 (ja) * 1991-03-28 1999-03-24 三菱マテリアル株式会社 チップ型積層セラミックコンデンサ
JPH0547591A (ja) * 1991-08-09 1993-02-26 Murata Mfg Co Ltd 積層セラミツク電子部品の製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH07329915A (ja) * 1994-06-10 1995-12-19 Rohm Co Ltd 電子部品の連続式テーピング装置
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2000243657A (ja) * 1999-02-18 2000-09-08 Nec Corp 積層チップコンデンサ
JP2000243647A (ja) * 1999-02-19 2000-09-08 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2002305127A (ja) * 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
US6587327B1 (en) * 2002-05-17 2003-07-01 Daniel Devoe Integrated broadband ceramic capacitor array
JP4501437B2 (ja) * 2004-01-27 2010-07-14 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR100674841B1 (ko) * 2005-01-20 2007-01-26 삼성전기주식회사 적층형 칩 커패시터
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
WO2007080852A1 (ja) * 2006-01-13 2007-07-19 Murata Manufacturing Co., Ltd. 積層コンデンサ
JP4302118B2 (ja) 2006-04-17 2009-07-22 株式会社東芝 不揮発性半導体記憶装置
JP4378371B2 (ja) 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP2010118499A (ja) * 2008-11-13 2010-05-27 Murata Mfg Co Ltd 積層セラミック電子部品
KR101124091B1 (ko) * 2009-12-10 2012-03-20 삼성전기주식회사 적층 세라믹 커패시터
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP2012253245A (ja) * 2011-06-03 2012-12-20 Tdk Corp 積層電子部品及び積層電子部品の製造方法
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5998724B2 (ja) * 2012-08-03 2016-09-28 Tdk株式会社 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740221B (zh) * 2008-11-26 2012-11-14 株式会社村田制作所 层叠陶瓷电子元件及其制造方法
TW201234397A (en) * 2010-12-21 2012-08-16 Samsung Electro Mech Mounting structure of circuit board having thereon multi-layered ceramic capacitor, method thereof, land pattern of circuit board for the same, packing unit for multi-layered ceramic capacitor taped horizontally and aligning method thereof

Also Published As

Publication number Publication date
JP6673573B2 (ja) 2020-03-25
JP2014103371A (ja) 2014-06-05
JP2017076813A (ja) 2017-04-20
JP2018085517A (ja) 2018-05-31
CN103839677A (zh) 2014-06-04
CN103839677B (zh) 2016-12-28
KR20140064373A (ko) 2014-05-28
JP6259061B2 (ja) 2018-01-10
TW201421501A (zh) 2014-06-01
US9099249B2 (en) 2015-08-04
KR101444540B1 (ko) 2014-09-24
US20140138136A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
TWI488199B (zh) 多層式陶瓷電容器、具有多層式陶瓷電容器於其上的電路板的安裝結構、及用於多層式陶瓷電容器的包裝單元
US20210043386A1 (en) Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor
JP5563111B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
TWI490899B (zh) 多層式陶瓷電容器及用於安裝多層式陶瓷電容器的板件
US9570237B2 (en) Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor
US9330844B2 (en) Multilayer ceramic capacitor and mounting board therefor
JP5718389B2 (ja) 積層セラミックキャパシタ及びその実装基板
US20170047164A1 (en) Multilayer ceramic capacitor and mounting board therefor
TWI490898B (zh) 多層式陶瓷電容器及用於安裝該電容器的板件
KR20150011263A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2014107537A (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの回路基板実装構造
TWI482186B (zh) 多層陶瓷電容器及用於安裝該多層陶瓷電容器的板件