KR20070099893A - 저온 동시 소성 세라믹 캐패시터 - Google Patents
저온 동시 소성 세라믹 캐패시터 Download PDFInfo
- Publication number
- KR20070099893A KR20070099893A KR1020060031234A KR20060031234A KR20070099893A KR 20070099893 A KR20070099893 A KR 20070099893A KR 1020060031234 A KR1020060031234 A KR 1020060031234A KR 20060031234 A KR20060031234 A KR 20060031234A KR 20070099893 A KR20070099893 A KR 20070099893A
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- dielectric constant
- capacitor
- paste
- metal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000003985 ceramic capacitor Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 abstract description 13
- 239000012212 insulator Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 239000010949 copper Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 4
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 저온 동시 소성 세라믹 캐패시터에 관한 것이다.
본 발명은 하부와 상부에 금속면을 갖는 그린시트에 다수개의 홀이 가공하고 이 가공된 다수개의 홀에는 고유전율 페이스트를 충진하여 상기 유전율을 상승하여 줌으로써, 한정된 면적과 두께를 갖는 그린시트에 유전율을 높여 주게 되므로, 캐패시터는 높은 유전율을 갖게 되어 상기 높은 유전율에 의하여 고용량의 캐페시터를 제조할 수 있다.
LCTT, 엠아이엠캐패시터
Description
도 1은 종래 저온 동시 소성 세라믹 캐패시터의 분해 사시도
도 2는 본 발명의 일실시예에 따른 저온 동시 소성 세라믹 캐패시터의 분해사시도
도 3은 본 발명의 일실시예에 따른 저온 동시 소성 세라믹 캐패시터의 종단면도
*도면의 주요부분에 대한 부호의 설명*
21; 제 1 그린시트 22; 제 1 금속면
23; 제 2 그린시트 24; 제 2 금속면
25; 홀 26; 고유전체 페이스트
본 발명은 저온 동시 소성 세라믹 캐패시터에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 단소화 되어가고 있는 추세에 비추어 볼 때 부품의 집적화는 필수적이라 하겠고, 상기 부품의 집적화를 위해 다수개의 세라믹을 적층하여 형성하는 저온 소성 세라믹 방식을 이용하게 된다.
상기 저온 소성 세라믹(LTCC)방식은 800℃ 내지 1000℃ 정도의 저온에서 세라믹과 소자를 동시 소성하여 기판을 형성하는 방식으로, 용융점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 갖는 그린시트(GREEN SHEET)를 형성하고, 상기 그린시트 위에 도전성 페이스트를 인쇄 후 적층하여 기판을 형성하게 되는 것이다.
여기서 상기 그린시트 상에는 캐패시터, 레지스터, 인덕터 등의 수동소자들의 패턴을 형성하여 저온 소성 세라믹 캐패시터를 제작하게 된다.
이와 같이 제작하게 되는 저온 소성 세라믹 캐패시터는 주로 그린시트의 층간에 금속면을 형성한 저온 소성 세라믹 엠아이엠(Metal Insulation Metal)방식으로 제작하게 되는데, 상기 저온 소성 세라믹 엠아이엠 캐패시터는 도 1에 도시한 바와 같이, 그린시트(1)의 상부에 금속면(2)을 갖고 상면에 유전율을 갖는 그린시트(1)를 적층하고, 그 상부에 금속면(2)을 적층하여 다층 저온 소성 세라믹 엠아이엠 캐패시터를 제조하게 된다.
상기와 같이 제조되는 다층 저온 소성 세라믹 엠아이엠 캐패시터는 금속면(2)사이에 유전율을 갖는 그린시트(1)를 삽입하게 되므로 단품 수동소자의 특성보다 우수한 특성이 있지만, 기판의 크기에 제약을 받게 되는 단점이 있으며, 또한 한정된 면적에서 용량(C = εr S2/d) (여기서 S는 금속면(2)의 면적이고, d 는 금속면(2)간의 두께 또는 거리이며, εr은 유전율이다)을 높이는데 한계가 있어, 고 용량의 캐패시터를 형성하는데 쉽지 않으며 오차가 큰 단점이 있다.
뿐만 아니라 상기 다층 저온 소성 세라믹 엠아이엠 캐패시터의 용량(C)은 금 속면(2)의 면적과, 금속면(2)사이에 적층 된 그린시트(1)의 두께 즉 상기 금속면(2)사이의 거리에 따라 결정되게 되어, 가령 상기 용량 값을 높이려면 유전율의 그린시트(1)의 면적과 두께를 달리하여야 가능하다 하겠으나, 상기 한정된 면적 및 두께(거리)로는 캐패시터 값을 높일 수 없는 문제점을 가지게 되었다.
본 발명의 목적은 한정된 면적 및 두께에서 캐패시터 값을 높일 수 있는 저온 동시 소성 세라믹 캐패시터를 제공하는데 있다.
본 발명의 다른 목적은 그린시트에 유전율을 높여 용량 값을 높일 수 있는 캐패시터를 제공하는데 있다.
상기의 목적을 실현하기 위하여 본 발명은 제 1 그린시트와; 상기 제 1 그린시트 위에 형성된 제 1 금속면과; 상기 제 1 금속면 위에 형성된 제 2 그린시트와; 상기 제 2 그린시트 위에 형성된 제 2 금속면과; 상기 제 2 그린시트에는 유전율을 조정하는 홀과; 상기 홀에 충진되는 페이스트를 포함한다.
상기 홀은 그린시트의 유전율 미세조정이 가능한 소정의 구경을 갖는 다수 개로 천공하는 것을 포함한다.
상기 페이스트는 유전상수 50 ~ 2000을 포함한다.
따라서 본 발명에 의하면, 저온 동시 소성 세라믹 캐패시터의 금속면 사이에 적층되는 그린시트에 홀과 상기 홀에 고 유전율 페이스트를 충진하여 유전율을 높여줌으로써 고 유전율에 의하여 고용량의 캐패시터를 얻을 수 있게 되는 것이다.
이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 따른 저온 동시 소성 세라믹 캐패시터의 분해사시도이고, 도 3은 본 발명의 일실시예에 따른 저온 동시 소성 세라믹 캐패시터의 종단면도로서, 본 발명은 제 1 그린시트(21), 제 1 금속면(22), 제 2 그린시트(23), 제 2 금속면(24), 홀(25), 고 유전율 페이스트(26)를 포함한다.
상기 제 1 그린시트(21)는 그라운드면의 상부에 기계적 강도가 우수한 세라믹 및 글래스 세라믹의 혼합된 분말에 접합제(바인더), 가소제(Plasticizer) 및 용제(Solvant) 등을 혼합하여 닥터 블레이드(Doctor Blade)방법으로 건조 두께 100 - 200㎛, 유전상수 5 ~ 80으로 형성하게 된다.
상기 제 1 금속면(22)은 상기 제 1 그린시트(21)의 상면에 니켈(Ni) 혹은 니켈/구리(Ni/Cu) 금속재질 층으로, 상기 니켈(Ni) 혹은 니켈 구리(Ni/Cu) 포일(foil)을 확산 본딩 방법으로 하여 두께는 각각 10-50㎛로 형성하게 된다.
상기 제 2 그린시트(23)는 상기 제 1 금속면(22)의 상부에 적층되고, 기계적 강도가 우수한 세라믹 및 글래스 세라믹의 혼합된 분말에 접합제(바인더), 가소제(Plasticizer) 및 용제(Solvant) 등을 혼합하여 탁터 블레이드 방법으로 건조 두께100 - 200㎛ 형성하게 된다.
상기 제 2 금속면(24)는 상기 제 2 그린시트(23)의 상면에 니켈(Ni) 혹은 니켈/구리(Ni/Cu) 금속재질 층으로, 상기 니켈(Ni) 혹은 니켈 구리(Ni/Cu) 포일(foil)을 확산 본딩 방법으로 하여 두께는 각각 10-50㎛로 형성하게 된다.
상기 홀(25)은 상기 제 2 그린시트(23)에 유전율을 조정하기 위하여 소정의 구경으로 다수 개를 천공하게 된다.
상기 고 유전율 페이스트(26)는 유전상수 50 ~ 2000을 갖는 페이스트로, 상기 다수 개의 천공된 홀(25)에 충진되어 상기 제 2 그린시트(23)의 유전율을 높이게 된다.
상기와 같이 구성되는 본 발명은 소정의 두께와 유전상수 5 ~ 80을 갖는 사각형상의 제 1 그린시트(21)와 제 2 그린시트(23)를 준비하고, 상기 제 2 그린시트(23)에는 유전율을 높이기 위한 천공기를 이용하여 소정의 구경을 갖는 홀(25)을 다수 개 천공하여 상기 천공된 다수 개의 홀(25)에 유전율 50 ~ 2000을 갖는 고유전율 페이스트(26)를 충진하여 상기 제 2 그린시트(23)의 유전율을 높게 조절하게 된다.
이어서 그라운드 면의 상부에 상기 제 1 그린시트(21)를 적층하고, 상기 제 1 그린시트(21)의 상면에는 하부전극을 형성하는 니켈(Ni) 혹은 니켈 구리(Ni/Cu) 포일(foil)을 확산 본딩 방법으로 하여 두께는 각각 10-50㎛를 갖는 제 1 금속면(22)을 프린팅하게 된다.
상기 제 1 금속면(22)의 상부에는 상기 고 유전율 페이스트(26)가 충진된 제 2 그린시트(23)를 적층하고, 상기 제 2 그린시트(23)의 상면에는 상부전극을 형성하는 제 2 금속면(24)을 프린팅하며, 이어서 그라운드면을 적층한 후 동시 소성함으로써, 다층 저온소성 세라믹 엠아이엠 캐패시터를 제조하게 된다.
이와 같이 제조된 다층 저온소성 세라믹 엠아이엠 캐패시터는 제 1 금속면(22)과 제 2 금속면(24) 사이에 존재하는 제 2 그린시트(23)에 다수개의 홀(25) 을 형성하여 높은 유전상수를 갖는 페이스트를 충진함으로써, 캐패시터 값(C) = εr S2/d의 유전율(εr)을 높여주게 되므로 고용량의 캐패시터를 제조할 수 있게 되는 것이다.
이상에서 설명한 바와 같이 본 발명은 하부와 상부에 금속면을 갖는 그린시트에 다수개의 홀이 가공하고 이 가공된 홀에 고유전율 페이스트를 충진하여 상기 유전율을 상승하여 줌으로써, 한정된 면적과 두께를 갖는 그린시트에 유전율을 높여 주게 되므로, 캐패시터는 높은 유전율을 갖게 되어 상기 높은 유전율에 의하여 고용량의 캐페시터를 제조할 수 있다.
또한 본 발명은 한정된 면적과 두께를 갖는 그린시트에 원하는 캐패시터 값에 따라 적정하게 홀을 천공하고 고유전율 페이스트를 충진 함으로써, 상기 홀 천공에 따라 캐패시터의 값을 미세 조정할 수 있는 효과를 제공하게 되는 것이다.
Claims (4)
- 제 1 그린시트와; 상기 제 1 그린시트 위에 형성된 제 1 금속면과; 상기 제 1 금속면 위에 형성된 제 2 그린시트와; 상기 제 2 그린시트 위에 형성된 제 2 금속면과; 상기 제 2 그린시트에는 유전율을 조정하는 홀과; 상기 홀에 충진되는 페이스트를 포함하는 저온 동시 소성 세라믹 캐패시터.
- 제 1 항에 있어서, 상기 홀은 그린시트의 유전율 미세조정이 가능한 소정의 구경을 갖는 다수 개로 천공하는 저온 동시 소성 세라믹 캐패시터.
- 제 1 항에 있어서, 상기 페이스트는 유전상수 50 ~ 2000을 포함하는 저온 동시 소성 세라믹 캐패시터.
- 제 3 항에 있어서, 상기 제 2 그린시트는 유전상수 5 ~ 80을 갖는 것을 특징으로 하는 저온 동시 소성 세라믹 캐패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060031234A KR20070099893A (ko) | 2006-04-06 | 2006-04-06 | 저온 동시 소성 세라믹 캐패시터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060031234A KR20070099893A (ko) | 2006-04-06 | 2006-04-06 | 저온 동시 소성 세라믹 캐패시터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070099893A true KR20070099893A (ko) | 2007-10-10 |
Family
ID=38805068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060031234A KR20070099893A (ko) | 2006-04-06 | 2006-04-06 | 저온 동시 소성 세라믹 캐패시터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070099893A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160116836A (ko) * | 2015-03-31 | 2016-10-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
-
2006
- 2006-04-06 KR KR1020060031234A patent/KR20070099893A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160116836A (ko) * | 2015-03-31 | 2016-10-10 | 엘지이노텍 주식회사 | 인쇄회로기판 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6801705B2 (ja) | 複合基板及び複合基板の製造方法 | |
| KR20140081283A (ko) | 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판 | |
| US20110063174A1 (en) | Patch antenna and wireless communications module | |
| JP4821302B2 (ja) | セラミック多層基板及びその製造方法 | |
| WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
| JP6819603B2 (ja) | 多層セラミック基板およびその製造方法 | |
| CN104900406A (zh) | 可键合多层陶瓷电容器及其制备方法 | |
| JP2009111394A (ja) | 多層セラミック基板の製造方法 | |
| US20040028888A1 (en) | Three dimensional multilayer RF module having air cavities and method fabricating same | |
| KR20070099893A (ko) | 저온 동시 소성 세라믹 캐패시터 | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| JP2003304064A (ja) | 空気層を内蔵したセラミック多層回路基板及びその製造方法 | |
| WO2018030192A1 (ja) | セラミック電子部品 | |
| JP5207854B2 (ja) | 部品内蔵セラミックス基板およびその製造方法 | |
| KR101018100B1 (ko) | 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법 | |
| KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
| JP5114141B2 (ja) | 電子部品およびその製造方法 | |
| KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| JP4697755B2 (ja) | 多層セラミック基板の製造方法 | |
| KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
| KR100951265B1 (ko) | 적층 세라믹 기판 제조방법 | |
| JP2008135523A (ja) | 多層基板およびその製造方法 | |
| JP2008159940A (ja) | 多層配線基板およびその製造方法 | |
| KR100818461B1 (ko) | 다층 세라믹 기판 및 그 제조 방법 | |
| KR20000045202A (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |