JP2002353384A - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法Info
- Publication number
- JP2002353384A JP2002353384A JP2001159982A JP2001159982A JP2002353384A JP 2002353384 A JP2002353384 A JP 2002353384A JP 2001159982 A JP2001159982 A JP 2001159982A JP 2001159982 A JP2001159982 A JP 2001159982A JP 2002353384 A JP2002353384 A JP 2002353384A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- ball grid
- wiring board
- grid array
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 実装工程で特殊な材料や設備・工法を用いる
ことなく、端子の接続寿命、信頼性や放熱性のよい半導
体装置の実装構造を提供する。 【解決手段】 プリント配線板１とボールグリッドアレ
イ２との間に両者を接続する端子が通る貫通穴４を有す
るインサートプレート３を備える。貫通穴４は、スルー
ホールメッキされており、実装工程のリフローによって
半田から成る前記端子と一部接合される。インサートプ
レート３は、ガラス・エポキシ、ポリイミドまたはセラ
ミックから成り、線熱膨張係数は、プリント配線板１と
ボールグリッドアレイ３の中間の値とする。
ことなく、端子の接続寿命、信頼性や放熱性のよい半導
体装置の実装構造を提供する。 【解決手段】 プリント配線板１とボールグリッドアレ
イ２との間に両者を接続する端子が通る貫通穴４を有す
るインサートプレート３を備える。貫通穴４は、スルー
ホールメッキされており、実装工程のリフローによって
半田から成る前記端子と一部接合される。インサートプ
レート３は、ガラス・エポキシ、ポリイミドまたはセラ
ミックから成り、線熱膨張係数は、プリント配線板１と
ボールグリッドアレイ３の中間の値とする。
Description
【０００１】
【発明の属する技術分野】この発明は、プリント配線板
上にボールグリッドアレイを配置する半導体装置の実装
構造および実装方法に関する。
上にボールグリッドアレイを配置する半導体装置の実装
構造および実装方法に関する。
【０００２】
【従来の技術】プリント配線板上にボールグリッドアレ
イを実装する構造では、プリント配線板とボールグリッ
ドアレイを接続する端子の接続寿命や信頼性を高めるこ
とが重要な要素の一つとなっている。この目的のため
に、通常アンダーフィルと言われるボールグリッドアレ
イとプリント配線板の間にエポキシ系やビスマレイミド
系などの樹脂を充填し、端子部を補強するという手法が
採用されている。
イを実装する構造では、プリント配線板とボールグリッ
ドアレイを接続する端子の接続寿命や信頼性を高めるこ
とが重要な要素の一つとなっている。この目的のため
に、通常アンダーフィルと言われるボールグリッドアレ
イとプリント配線板の間にエポキシ系やビスマレイミド
系などの樹脂を充填し、端子部を補強するという手法が
採用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この手
法では、樹脂をプリント配線板とボールグリッドアレイ
の間に充填するためにディスペンサなど専用装置が必要
であり、なおかつ信頼性ばらつきにつながるボイドなど
の発生を抑えるように管理する必要があり、結果として
製造費を上げる要因となってしまう。また、一旦樹脂で
封止してしまうと、修理することが困難である。
法では、樹脂をプリント配線板とボールグリッドアレイ
の間に充填するためにディスペンサなど専用装置が必要
であり、なおかつ信頼性ばらつきにつながるボイドなど
の発生を抑えるように管理する必要があり、結果として
製造費を上げる要因となってしまう。また、一旦樹脂で
封止してしまうと、修理することが困難である。
【０００４】修理性については、特開平０９−２３２３
７３号公報に記載の発明では、ボールグリッドアレイ側
の端子根本に補強用樹脂を塗布して形成した構造による
改善が提案されているが、部品供給側で対応して貰わな
くてはならず、希望する任意の部品へ対策を施すことは
困難であると考えられる。
７３号公報に記載の発明では、ボールグリッドアレイ側
の端子根本に補強用樹脂を塗布して形成した構造による
改善が提案されているが、部品供給側で対応して貰わな
くてはならず、希望する任意の部品へ対策を施すことは
困難であると考えられる。
【０００５】この発明の目的は、実装工程で特殊な材料
や設備・工法を用いることなく、端子の接続寿命、信頼
性や放熱性のよい半導体装置の実装構造および実装方法
を提供することにある。
や設備・工法を用いることなく、端子の接続寿命、信頼
性や放熱性のよい半導体装置の実装構造および実装方法
を提供することにある。
【０００６】
【課題を解決するための手段】この発明は、ボールグリ
ッドアレイとプリント配線板との間に両者を接続する端
子が通る貫通穴を有する挿入基板を備えることを特徴と
する。
ッドアレイとプリント配線板との間に両者を接続する端
子が通る貫通穴を有する挿入基板を備えることを特徴と
する。
【０００７】前記貫通穴は、スルーホールメッキされて
おり、実装工程のリフローによって半田から成る前記端
子と一部接合されることを特徴とする。
おり、実装工程のリフローによって半田から成る前記端
子と一部接合されることを特徴とする。
【０００８】前記挿入基板は、ガラス・エポキシ、ポリ
イミドまたはセラミックから成ることを特徴とする。
イミドまたはセラミックから成ることを特徴とする。
【０００９】前記挿入基板の線熱膨張係数は、前記プリ
ント配線板とボールグリッドアレイの中間の値であるこ
とを特徴とする。
ント配線板とボールグリッドアレイの中間の値であるこ
とを特徴とする。
【００１０】
【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００１１】この発明は、従来のプリント配線板上にボ
ールグリッドアレイを実装するという構成に対し、両者
を接続するボールグリッドアレイの端子が通る貫通穴を
有するインサートプレート（挿入基板）を設けるもので
ある。
ールグリッドアレイを実装するという構成に対し、両者
を接続するボールグリッドアレイの端子が通る貫通穴を
有するインサートプレート（挿入基板）を設けるもので
ある。
【００１２】図１は、この発明の半導体装置の実装構造
の実施の形態を示す断面図である。図２（ａ）は、この
発明の第１の実施例に係る半導体装置の実装構造の平面
図であり、図２（ｂ）は、図２（ａ）に示す半導体装置
の実装構造の側面図である。また、図３（ａ）は、ボー
ルグリッドアレイを、図２（ａ）に示すＡ−Ａ線に沿っ
て切り欠いたときの状態を示す一部切り欠き平面図であ
り、図３（ｂ）は、図３（ａ）のＢ−Ｂ線に沿った断面
図である。
の実施の形態を示す断面図である。図２（ａ）は、この
発明の第１の実施例に係る半導体装置の実装構造の平面
図であり、図２（ｂ）は、図２（ａ）に示す半導体装置
の実装構造の側面図である。また、図３（ａ）は、ボー
ルグリッドアレイを、図２（ａ）に示すＡ−Ａ線に沿っ
て切り欠いたときの状態を示す一部切り欠き平面図であ
り、図３（ｂ）は、図３（ａ）のＢ−Ｂ線に沿った断面
図である。
【００１３】プリント配線板１上には、ボールグリッド
アレイ２が搭載される。そして、プリント配線板１とボ
ールグリッドアレイ２で囲まれる空間に両者を接続する
端子が通る貫通穴４を有するインサートプレート３を配
している。
アレイ２が搭載される。そして、プリント配線板１とボ
ールグリッドアレイ２で囲まれる空間に両者を接続する
端子が通る貫通穴４を有するインサートプレート３を配
している。
【００１４】インサートプレート３の貫通穴４は、スル
ーホールメッキされており、実装工程のリフローによっ
て半田から成る端子と一部接合される。
ーホールメッキされており、実装工程のリフローによっ
て半田から成る端子と一部接合される。
【００１５】インサートプレート３は、プリント配線板
１と同様のガラス・エポキシ材を基材とするのが一般的
であるが、スルーホールメッキ５の形成し易さから、ポ
リイミドやセラミックなどを使用してもよい。
１と同様のガラス・エポキシ材を基材とするのが一般的
であるが、スルーホールメッキ５の形成し易さから、ポ
リイミドやセラミックなどを使用してもよい。
【００１６】上述した構成おいては、各端子の半田がス
ルーホールメッキ５と接続されているため、端子に発生
する熱疲労サイクル、部品に取り付けられるヒートシン
クなどの重量物によるクリープ荷重、落下衝撃、振動な
どをインサートプレート３に接続される他の全端子に分
散し、応力集中を防止する役目を果たす。
ルーホールメッキ５と接続されているため、端子に発生
する熱疲労サイクル、部品に取り付けられるヒートシン
クなどの重量物によるクリープ荷重、落下衝撃、振動な
どをインサートプレート３に接続される他の全端子に分
散し、応力集中を防止する役目を果たす。
【００１７】特に、この役目を果たすためにインサート
プレート３の基材は、線熱膨張係数がプリント配線板１
とボールグリッドアレイ２の中間の値（約１０〜１００
×１０-6／℃）で、ヤング率やポアソン比が、プリント
配線板１に準じることが好ましい。ただし、これらは応
力解析の結果や後述の熱伝導性を考え決めればよい。
プレート３の基材は、線熱膨張係数がプリント配線板１
とボールグリッドアレイ２の中間の値（約１０〜１００
×１０-6／℃）で、ヤング率やポアソン比が、プリント
配線板１に準じることが好ましい。ただし、これらは応
力解析の結果や後述の熱伝導性を考え決めればよい。
【００１８】したがって、端子の接続寿命、信頼性の高
い実装構造を得ることができる。また、インサートプレ
ート３は、それ自体が熱伝導の役目を果たすため、ボー
ルグリッドアレイの高出力（ワット）化を可能とし、高
出力時における動作信頼性の高い実装構造を得ることが
できる。
い実装構造を得ることができる。また、インサートプレ
ート３は、それ自体が熱伝導の役目を果たすため、ボー
ルグリッドアレイの高出力（ワット）化を可能とし、高
出力時における動作信頼性の高い実装構造を得ることが
できる。
【００１９】このことを図４に示す熱回路網と電子部品
の熱抵抗値を用いて説明する。この図４は、この発明と
従来のものとの熱抵抗の違いを示している。
の熱抵抗値を用いて説明する。この図４は、この発明と
従来のものとの熱抵抗の違いを示している。
【００２０】この発明の半導体装置の実装構造では、こ
の発明によるインサートプレートの存在により、ボール
グリッドアレイ中のデバイス表面のジャンクションから
端子を介し、大気中に放熱する経路にて、熱抵抗が従来
の８１０℃／Ｗから１１５℃／Ｗへ約１／７となる。
の発明によるインサートプレートの存在により、ボール
グリッドアレイ中のデバイス表面のジャンクションから
端子を介し、大気中に放熱する経路にて、熱抵抗が従来
の８１０℃／Ｗから１１５℃／Ｗへ約１／７となる。
【００２１】また、全体の熱抵抗Ｒjaは、以下の式によ
り導き出すことができ、 Ｒja＝１／｛（１／Ｒja-PKG）＋（１／Ｒja-PWB）＋
（１／Ｒja-BALL ）｝ 従来の端子部の熱抵抗Ｒja-BALL を８１０℃／Ｗとする
と、Ｒjaは８１℃／Ｗとなり、この発明の端子部の熱抵
抗Ｒja-BALL を１１５℃／Ｗとすると、Ｒjaは５１℃／
Ｗとなる。したがって、全体としては、８１−５１＝３
０℃／Ｗの低減となり、約３７％の熱抵抗低減を実現し
ている。
り導き出すことができ、 Ｒja＝１／｛（１／Ｒja-PKG）＋（１／Ｒja-PWB）＋
（１／Ｒja-BALL ）｝ 従来の端子部の熱抵抗Ｒja-BALL を８１０℃／Ｗとする
と、Ｒjaは８１℃／Ｗとなり、この発明の端子部の熱抵
抗Ｒja-BALL を１１５℃／Ｗとすると、Ｒjaは５１℃／
Ｗとなる。したがって、全体としては、８１−５１＝３
０℃／Ｗの低減となり、約３７％の熱抵抗低減を実現し
ている。
【００２２】具体的に言い換えれば、従来、約１ワット
までしか出力を許容できなかった範囲を、約１．６ワッ
トまで広げることができると言え、放熱性の点において
も性能が向上していることが分かる。
までしか出力を許容できなかった範囲を、約１．６ワッ
トまで広げることができると言え、放熱性の点において
も性能が向上していることが分かる。
【００２３】この発明の半導体装置の実装構造は、図５
に示す方法によって製造される。まず、プリント配線板
１に半田６を形成する。次に、インサートプレート３を
搭載する。次に、インサートプレート３の貫通穴にボー
ルグリッドアレイ２の接続端子を挿入するように位置合
わせを行ってインサートプレート３上にボールグリッド
アレイ２を搭載する。次に、リフローによりインサート
プレート３、ボールグリッドアレイ２、プリント配線板
１を接合する。
に示す方法によって製造される。まず、プリント配線板
１に半田６を形成する。次に、インサートプレート３を
搭載する。次に、インサートプレート３の貫通穴にボー
ルグリッドアレイ２の接続端子を挿入するように位置合
わせを行ってインサートプレート３上にボールグリッド
アレイ２を搭載する。次に、リフローによりインサート
プレート３、ボールグリッドアレイ２、プリント配線板
１を接合する。
【００２４】その際、インサートプレート３の搭載精
度、ボールグリッドアレイ２の搭載精度、端子径を考慮
してインサートプレート３の貫通穴径、スルーホールメ
ッキ厚み、位置精度を決めなければならないのは言うま
でもない。
度、ボールグリッドアレイ２の搭載精度、端子径を考慮
してインサートプレート３の貫通穴径、スルーホールメ
ッキ厚み、位置精度を決めなければならないのは言うま
でもない。
【００２５】また、インサートプレート３のスルーホー
ルメッキ部分は、プリフラックスや金メッキ、半田レベ
ラーなどの濡れ性を向上する前処理が施されていること
が好ましい。
ルメッキ部分は、プリフラックスや金メッキ、半田レベ
ラーなどの濡れ性を向上する前処理が施されていること
が好ましい。
【００２６】上述した製造方法では、従来と同様の半田
形成、部品搭載、リフローという工程を採用しており、
しかもそのサイクルが１回で済むため、工数の増加は、
わずかインサートプレートの搭載のみであり、工程の簡
易さという点でも有利である。
形成、部品搭載、リフローという工程を採用しており、
しかもそのサイクルが１回で済むため、工数の増加は、
わずかインサートプレートの搭載のみであり、工程の簡
易さという点でも有利である。
【００２７】さらに、アンダーフィルなどの樹脂封止で
ないため、実装後も加熱処理で取り外せ、修理も簡易で
ある。
ないため、実装後も加熱処理で取り外せ、修理も簡易で
ある。
【００２８】次に、この発明の第２の実施の形態につい
て説明する。
て説明する。
【００２９】図６（ａ）は、この発明の第２の実施の形
態に係る半導体装置の実装構造の平面図であり、図６
（ｂ）は、図６（ａ）に示す半導体装置の実装構造の側
面図である。また、図７（ａ）は、ボールグリッドアレ
イを、図６（ａ）に示すＡ−Ａ線に沿って切り欠いたと
きの状態を示す一部切り欠き平面図であり、図７（ｂ）
は、図７（ａ）のＢ−Ｂ線に沿った断面図である。
態に係る半導体装置の実装構造の平面図であり、図６
（ｂ）は、図６（ａ）に示す半導体装置の実装構造の側
面図である。また、図７（ａ）は、ボールグリッドアレ
イを、図６（ａ）に示すＡ−Ａ線に沿って切り欠いたと
きの状態を示す一部切り欠き平面図であり、図７（ｂ）
は、図７（ａ）のＢ−Ｂ線に沿った断面図である。
【００３０】上述した実施の形態では、プリント配線板
とボールグリッドアレイで囲まれる空間に単に両者を接
続する端子が通る貫通穴を有するインサートプレートを
配したが、この第２の実施の形態では、図７に示すよう
に、インサートプレート３にプリント配線板１と同様な
配線パターン７、メッキスルーホール１２を設け、接地
端子８や電源端子９など互いに同電位の端子を結んでい
る。
とボールグリッドアレイで囲まれる空間に単に両者を接
続する端子が通る貫通穴を有するインサートプレートを
配したが、この第２の実施の形態では、図７に示すよう
に、インサートプレート３にプリント配線板１と同様な
配線パターン７、メッキスルーホール１２を設け、接地
端子８や電源端子９など互いに同電位の端子を結んでい
る。
【００３１】また、インサートプレート３の角部には、
プリント配線板１とインサートプレート３の双方を互い
に接続して補強するための半田部分である補強ランド１
１が形成されている。
プリント配線板１とインサートプレート３の双方を互い
に接続して補強するための半田部分である補強ランド１
１が形成されている。
【００３２】インサートプレート３にパターン７、メッ
キスルーホール１２を設け、接地端子８や電源端子９な
ど互いに同電位の端子を結ぶことにより、不特定のある
箇所が破断しても、その箇所の破断による接続不良を防
止する役目を果たし、さらに接続寿命、信頼性の高い実
装構造を得ることができる。
キスルーホール１２を設け、接地端子８や電源端子９な
ど互いに同電位の端子を結ぶことにより、不特定のある
箇所が破断しても、その箇所の破断による接続不良を防
止する役目を果たし、さらに接続寿命、信頼性の高い実
装構造を得ることができる。
【００３３】また、プリント配線板１とインサートプレ
ート３の双方を互いに接続することにより接続寿命、信
頼性を更に高めるという効果が得られる。
ート３の双方を互いに接続することにより接続寿命、信
頼性を更に高めるという効果が得られる。
【００３４】しかも、配線に使用される銅は、良い熱伝
導体であるため、放熱特性をさらに高めるという効果も
得られる。
導体であるため、放熱特性をさらに高めるという効果も
得られる。
【００３５】さらに、上述した構成において、プリント
配線板とインサートプレート、さらにボールグリッドア
レイのそれぞれの間隔に余裕があるのであれば、小型の
チップコンデンサや抵抗を設け、バイパス特性を高める
こともできる。
配線板とインサートプレート、さらにボールグリッドア
レイのそれぞれの間隔に余裕があるのであれば、小型の
チップコンデンサや抵抗を設け、バイパス特性を高める
こともできる。
【００３６】近年の１００ＭＨｚを越すクロックや信号
を通す回路では、接続部や配線周辺の誘電体の影響によ
り、波形の立ち上がり時間を遅延させ、動作に支障を発
生させる恐れがあるが、この場合は、上述した効果は得
られなくなるが、上述した配慮が必要な端子付近のみ穴
径を十分に取り、スルーホールメッキによる接続をしな
いという選択肢も考え得る。
を通す回路では、接続部や配線周辺の誘電体の影響によ
り、波形の立ち上がり時間を遅延させ、動作に支障を発
生させる恐れがあるが、この場合は、上述した効果は得
られなくなるが、上述した配慮が必要な端子付近のみ穴
径を十分に取り、スルーホールメッキによる接続をしな
いという選択肢も考え得る。
【００３７】次に、この発明の第３の実施の形態につい
て説明する。
て説明する。
【００３８】図８は、この発明の第２の実施の形態に係
る半導体装置の実装構造の平面図と側面図である。この
発明は、なるべく安価な方法で接続寿命や信頼性、放熱
特性を高めることを主眼としているため構成が複雑にな
ることを好まないが、図８に示すように、複数のボール
グリッドアレイ３にまたがるようにインサートプレート
２を配することも可能である。
る半導体装置の実装構造の平面図と側面図である。この
発明は、なるべく安価な方法で接続寿命や信頼性、放熱
特性を高めることを主眼としているため構成が複雑にな
ることを好まないが、図８に示すように、複数のボール
グリッドアレイ３にまたがるようにインサートプレート
２を配することも可能である。
【００３９】ロジックの関連するボールグリッドアレイ
同士にまたがり、インサートプレートに上述した接地や
電源以外の回路を形成し、接続することが可能である。
同士にまたがり、インサートプレートに上述した接地や
電源以外の回路を形成し、接続することが可能である。
【００４０】これら回路は、通常、プリント配線板自体
で形成するか、モジュール化が必要な場合はマルチチッ
プモジュールやマルチチップパッケージとする場合が殆
どであるが、この実装構造によれば、プリント配線板の
配線間違いの修正に用いたり、マルチチップモジュール
やマルチチップパッケージなど複雑で高価な工程を必要
とせず、同様の回路網を形成できるという効果を得るこ
とができる。
で形成するか、モジュール化が必要な場合はマルチチッ
プモジュールやマルチチップパッケージとする場合が殆
どであるが、この実装構造によれば、プリント配線板の
配線間違いの修正に用いたり、マルチチップモジュール
やマルチチップパッケージなど複雑で高価な工程を必要
とせず、同様の回路網を形成できるという効果を得るこ
とができる。
【００４１】もちろん、この実施の形態は、接続寿命や
信頼性、放熱特性を損なうことはない。
信頼性、放熱特性を損なうことはない。
【００４２】しかしながら、複数のボールグリッドアレ
イにまたがる場合、お互いの部品の位置精度の累積があ
るため、貫通穴径や位置精度を上げる必要がある。
イにまたがる場合、お互いの部品の位置精度の累積があ
るため、貫通穴径や位置精度を上げる必要がある。
【００４３】
【発明の効果】以上説明したように、この発明は、従来
のボールグリッドアレイとプリント配線板の間に両者を
接続する端子が通る貫通穴を有するインサートプレート
を挟むことにより、端子に発生する熱疲労サイクル、部
品に取り付けられるヒートシンクなどの重量物によるク
リープ荷重、落下衝撃、振動などをインサートプレート
に接続される他の全端子に分散し、応力集中を防止する
ことができる。
のボールグリッドアレイとプリント配線板の間に両者を
接続する端子が通る貫通穴を有するインサートプレート
を挟むことにより、端子に発生する熱疲労サイクル、部
品に取り付けられるヒートシンクなどの重量物によるク
リープ荷重、落下衝撃、振動などをインサートプレート
に接続される他の全端子に分散し、応力集中を防止する
ことができる。
【００４４】また、インサートプレートにプリント配線
板と同様なパターン、メッキスルーホールを設け接地や
電源など互いに同電位の端子を結ぶことにより、不特定
のある箇所が破断しても、その箇所の破断による接続不
良を防止することができる。
板と同様なパターン、メッキスルーホールを設け接地や
電源など互いに同電位の端子を結ぶことにより、不特定
のある箇所が破断しても、その箇所の破断による接続不
良を防止することができる。
【００４５】従って、この発明は、複合的な効果とし
て、接続寿命、信頼性の高い実装構造を提供することが
できる。
て、接続寿命、信頼性の高い実装構造を提供することが
できる。
【００４６】また、インサートプレートそれ自体が熱伝
導の役目を果たすため、ボールグリッドアレイの高出力
（ワット）化を可能とし、高出力時における動作信頼性
の高い実装構造を提供することができる。
導の役目を果たすため、ボールグリッドアレイの高出力
（ワット）化を可能とし、高出力時における動作信頼性
の高い実装構造を提供することができる。
【００４７】また、インサートプレートを挟む実装は、
ボールグリッドアレイも含め一回のリフローで接続が完
了するため、実装工法そのものが簡易である。
ボールグリッドアレイも含め一回のリフローで接続が完
了するため、実装工法そのものが簡易である。
【００４８】さらに、アンダーフィルなどの樹脂封止で
ないため実装後も加熱処理で取り外せ、修理も簡易であ
る。
ないため実装後も加熱処理で取り外せ、修理も簡易であ
る。
【図１】この発明の半導体装置の実装構造の実施の形態
を示す断面図である。
を示す断面図である。
【図２】この発明の第１の実施例に係る半導体装置の実
装構造の平面図と側面図である。
装構造の平面図と側面図である。
【図３】Ａ−Ａ線に沿って切り欠いたときの状態を示す
一部切り欠き平面図と、Ｂ−Ｂ線に沿った断面図であ
る。
一部切り欠き平面図と、Ｂ−Ｂ線に沿った断面図であ
る。
【図４】この発明と従来との熱抵抗値の違いを説明する
図である。
図である。
【図５】この発明の半導体装置の実装構造の製造方法を
説明する図である。
説明する図である。
【図６】この発明の第２の実施例に係る半導体装置の実
装構造の平面図と側面図である。
装構造の平面図と側面図である。
【図７】Ａ−Ａ線に沿って切り欠いたときの状態を示す
一部切り欠き平面図と、Ｂ−Ｂ線に沿った断面図であ
る。
一部切り欠き平面図と、Ｂ−Ｂ線に沿った断面図であ
る。
【図８】この発明の第３の実施の形態に係る半導体装置
の実装構造の平面図と側面図である。
の実装構造の平面図と側面図である。
１ プリント配線板 ２ ボールグリッドアレイ ３ インサートプレート ４ 貫通穴 ５ スルーホールメッキ ６ 半田 ７ パターン ８ 接地端子 ９ 電源端子 １０ 信号端子 １１ 補強ランド １２ メッキスルーホール
Claims (8)
- 【請求項１】ボールグリッドアレイとプリント配線板と
の間に両者を接続する端子が通る貫通穴を有する挿入基
板を備えることを特徴とする半導体装置の実装構造。 - 【請求項２】複数のボールグリッドアレイとプリント配
線板との間に両者を接続する端子が通る貫通穴を有する
挿入基板を備えることを特徴とする半導体装置の実装構
造。 - 【請求項３】前記貫通穴は、スルーホールメッキされて
おり、実装工程のリフローによって半田から成る前記端
子と一部接合されることを特徴とする請求項１または２
に記載の半導体装置の実装構造。 - 【請求項４】前記挿入基板は、ガラス・エポキシ、ポリ
イミドまたはセラミックから成ることを特徴とする請求
項１〜３のいずれかに記載の半導体装置の実装構造。 - 【請求項５】前記挿入基板の線熱膨張係数は、前記プリ
ント配線板とボールグリッドアレイの中間の値であるこ
とを特徴とする請求項１〜４のいずれかに記載の半導体
装置の実装構造。 - 【請求項６】前記挿入基板は、配線パターン、スルーホ
ール、端子を備えることを特徴とする請求項１〜５のい
ずれかに記載の半導体装置の実装構造。 - 【請求項７】前記挿入基板の角部には、挿入基板と前記
プリント配線板の双方を互いに接続して補強するための
半田部分である補強ランドが形成されているていること
を特徴とする請求項１〜６のいずれかに記載の半導体装
置の実装構造。 - 【請求項８】プリント配線板に半田を形成し、 前記プリント配線板上に、接続端子が通るための貫通穴
を有する挿入基板を搭載し、 前記貫通穴に前記ボールグリッドアレイの接続端子を挿
入するように位置合わせを行って前記挿入基板上に前記
ボールグリッドアレイを搭載し、 リフローにより前記プリント配線板、インサートプレー
ト、ボールグリッドアレイを接合することを特徴とする
半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159982A JP2002353384A (ja) | 2001-05-29 | 2001-05-29 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001159982A JP2002353384A (ja) | 2001-05-29 | 2001-05-29 | 半導体装置の実装構造および実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353384A true JP2002353384A (ja) | 2002-12-06 |
Family
ID=19003470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001159982A Pending JP2002353384A (ja) | 2001-05-29 | 2001-05-29 | 半導体装置の実装構造および実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709929B2 (en) | 2006-03-16 | 2010-05-04 | Fujitsu Limited | Capacitor sheet and electronic circuit board |
-
2001
- 2001-05-29 JP JP2001159982A patent/JP2002353384A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709929B2 (en) | 2006-03-16 | 2010-05-04 | Fujitsu Limited | Capacitor sheet and electronic circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0117111B1 (en) | Semiconductor device assembly | |
| US6396136B2 (en) | Ball grid package with multiple power/ground planes | |
| JP3239909B2 (ja) | 積層可能な三次元マルチチップ半導体デバイスとその製法 | |
| US5701032A (en) | Integrated circuit package | |
| US6034427A (en) | Ball grid array structure and method for packaging an integrated circuit chip | |
| US6002168A (en) | Microelectronic component with rigid interposer | |
| JP3110922B2 (ja) | マルチチップ・モジュール | |
| US5590462A (en) | Process for dissipating heat from a semiconductor package | |
| KR101388328B1 (ko) | 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법 | |
| EP0822738B1 (en) | Column array connections | |
| US7709943B2 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
| EP0520841A1 (en) | Composite flip chip semi-conductor device and method for making and burning-in the same | |
| US20060209515A1 (en) | Processor/memory module with foldable substrate | |
| US6492620B1 (en) | Equipotential fault tolerant integrated circuit heater | |
| JPH09283695A (ja) | 半導体実装構造 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JPH11214445A (ja) | 半導体装置 | |
| JP2003031728A (ja) | Ｉｃチップおよびその取付構造 | |
| JP2002353384A (ja) | 半導体装置の実装構造および実装方法 | |
| JP2658967B2 (ja) | 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体 | |
| JP2002151634A (ja) | 基板放熱装置 | |
| JPH08191128A (ja) | 電子装置 | |
| JP3034657B2 (ja) | 半導体装置用パッケージ | |
| JPH0574989A (ja) | マルチチツプモジユール実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |