JPH0574989A - マルチチツプモジユール実装構造体 - Google Patents

マルチチツプモジユール実装構造体

Info

Publication number
JPH0574989A
JPH0574989A JP3234586A JP23458691A JPH0574989A JP H0574989 A JPH0574989 A JP H0574989A JP 3234586 A JP3234586 A JP 3234586A JP 23458691 A JP23458691 A JP 23458691A JP H0574989 A JPH0574989 A JP H0574989A
Authority
JP
Japan
Prior art keywords
chip
mounting structure
chip module
board
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3234586A
Other languages
English (en)
Inventor
Takashi Otsuka
隆 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3234586A priority Critical patent/JPH0574989A/ja
Publication of JPH0574989A publication Critical patent/JPH0574989A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ＩＣチップを複数個フェイスダウン実装した
マルチチップモジュールを回路基板へ実装したマルチチ
ップモジュール実装構造体を提供する。 【構成】 第１の電極端子５を有する第１の配線基板４
に複数個のＩＣチップ１をフェイスダウン実装したマル
チチップモジュールと、第２の電極端子８と一部に貫通
孔を有しこの貫通孔を塞ぐ高熱伝導性基板６を装着した
回路基板７とからなり、第１の配線基板４と回路基板７
とが第１の電極端子５と第２の電極端子８により電気的
に接続され、さらにＩＣチップ１の裏面と高熱伝導性基
板６が熱伝導材料１０により接続されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣチップを複数個フェ
イスダウン実装したマルチチップモジュール実装構造体
に関する。
【０００２】
【従来の技術】近年、ＩＣチップを複数個フェイスダウ
ン実装したマルチチップモジュールが開発されている
（Electronic Packaging Technology Vol.3 No.1 P6
参照）。
【０００３】以下図面を参照しながら、従来のマルチチ
ップモジュール実装構造体について説明する。図４
（ａ）は従来のマルチチップモジュールの側面図であ
る。図４（ａ）において、２０はＩＣチップ、２１は第
１の電極端子、２２は第１の配線基板、２３は第１の配
線基板２２の上にＩＣチップ２０をフェイスダウン実装
するためのバンプ、２４はＩＣチップ２０と第１の配線
基板２２とを接続しバンプ２３を固定するための光硬化
性絶縁樹脂、２５は第２の電極端子、２６は第１の配線
基板２２と第２の配線基板２７とを電気的に接続する導
電性ワイヤ、２８は外部回路に接続するためのピンであ
る。以上のように、従来例ではマルチチップモジュール
を外部回路に接続するために、第１の配線基板２２とは
異なった材料からなる第２の配線基板２７を必要として
いた。
【０００４】図４（ｂ）は従来のマルチチップモジュー
ル実装構造体の側面図である。この実装構造体は、図４
（ａ）に示すマルチチプモジュールの第２の配線基板２
７の下部に設けられたピン２８を回路基板３０に設置し
たＩＣソケット２９に挿入したものである。
【０００５】図４（ｃ）は従来の他のマツチチップモジ
ュール実装構造体の側面図である。この実装構造体は図
４（ａ）に示すマルチチップモジュールの第２の配線基
板２７の下部に設けられたピン２８を回路基板３０の導
体配線（図示せず）に直接はんだ付けし、実装したもの
である。
【０００６】図５は放熱部品を装着した従来のマルチチ
ップモジュールの側断面図である。ここでは図４（ａ）
に示すマルチチップモジュールの上にケース３１を設置
し、その上部に放熱部品３２を設けている。
【０００７】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ＩＣチップで発生する熱の大部分は回路
基板に熱伝達され、放熱されるため近年多く見られる大
規模集積回路のような大量の発熱を伴うＩＣチップを多
数個搭載することは困難であり、さらにＩＣチップ、バ
ンプ、第１の配線基板、第２の配線基板の熱膨張率の違
いによる熱応力で信頼性が低下するという課題を有して
いた。
【０００８】本発明は上記の従来の課題を解決するもの
で、ＩＣチップの放熱効果の改善と、回路基板の厚み方
向の実装密度の向上と、マルチチップモジュールとして
の電気的安定性と、構造の簡略化を実現するマルチチッ
プモジュール実装構造体を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明のマルチチップモジュール実装構造体は、複数
個のＩＣチップをフェイスダウン実装した第１の配線基
板と、一部に貫通孔を有しその貫通孔を塞いだ高熱伝導
性基板を装着した回路基板とを電気的に接続し、さらに
ＩＣチップ裏面と高熱伝導性基板とが熱伝導材料により
接続された構成を有している。
【００１０】
【作用】この構成によって、ＩＣチップで発生した熱は
第１の配線基板から回路基板に達する経路と、ＩＣチッ
プ裏面から熱伝導材料を介して高熱伝導性基板に達する
経路を経て放熱される。
【００１１】またＩＣチップを導電性材料で囲んだ構成
が容易に実現でき、電気的ノイズからＩＣチップを保護
することができる。
【００１２】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の第１の実施例におけ
るマルチチップモジュール実装構造体の側断面図であ
る。図１において、１はＩＣチップ、２はバンプ、３は
光硬化性絶縁樹脂、４は第１の配線基板、５は第１の電
極端子である。これら１〜５の構成要素によってマルチ
チップモジュールが構成される。また６は高熱伝導性基
板、７は回路基板、８は第２の電極端子、９は接続用の
バンプ、１０は熱伝導性材料である。以上のように本実
施例におけるマルチチップモジュール実装構造体では、
回路基板７と高熱伝導性基板６により構成された凹部に
ＩＣチップ１が収納される。
【００１３】次にマルチチップモジュールの回路基板７
への実装方法について説明する。回路基板７と高熱伝導
性基板６とで形成される凹部の大きさは実装するマルチ
チップモジュールの第１の配線基板４およびＩＣチップ
１の面積と厚みにより決定される。マルチチップモジュ
ールの回路基板７への実装は、第１の配線基板４の上に
設けた第１の電極端子５と回路基板７の上の第２の電極
端子８とを予め第１または第２の電極端子５、８の上に
形成した金または金めっきした樹脂球などの基板接続用
バンプ９により接続する。それと同時に高熱伝導性基板
６の上に予め形成しておくか、またはＩＣチップ１の裏
面に形成した熱伝導性材料１０を介してＩＣチップ１の
裏面と高熱伝導性基板６とを接続する。この熱伝導性材
料１０には低弾性率または低降伏点を有する樹脂材料、
または金属などが使用される。このように予め基板接続
用バンプ９と熱伝導性材料１０を回路基板７または高熱
伝導性基板６側に設けておくことにより、マルチチップ
モジュールの回路基板７への実装を１ステップで実行す
ることができる。
【００１４】以上のようなマルチチップモジュール実装
構造体では図５に示すような放熱のための部品を必要と
せず、構造が簡略化され、同時に厚み方向の実装密度が
増大する。
【００１５】図２は本発明の第２の実施例におけるマル
チチップモジュール実装構造体の側断面図である。図２
に示す第２の実施例が図１に示す第１の実施例と異なる
点は、高熱伝導性基板６が回路基板７の内部のグランド
配線層１１に接続され、ＩＣチップ１の裏面と高熱伝導
性基板６とが電気伝導性材料１２を用いて接続されてい
る点である。このように高熱伝導性基板６と配線層１１
とを電気的に接続することにより、ＩＣチップ１の裏面
がグランドに接続されるためＩＣチップ１の電気的安定
性が保たれ、マルチチップモジュール実装構造体として
も電気的安定性が向上することになる。
【００１６】図３は本発明の第３の実施例におけるマル
チチップモジュール実装構造体の側断面図である。図３
に示す第３の実施例が図２に示す第２の実施例と異なる
点は、第１の配線基板４にグランド配線層１１に接続さ
れた導電層１３を形成した点である。このように導電層
１３でＩＣチップ１をほぼ完全に囲むことになり、ＩＣ
チップ１を外部の電気的ノイズから保護することがで
き、ＩＣチップ１の電気的安定性が向上し、そのために
マルチチップモジュール実装構造体として信頼性が向上
することになる。
【００１７】なお第１の実施例では、複数個のＩＣチッ
プ１をフェイスダウン実装したマルチチップモジュール
としたが、ＩＣチップ１は１個でもよい。また高熱伝導
性基板６の両側に回路基板７を装着した構造とし、両面
にマルチチップモジュールを実装してもよい。さらに第
１の配線基板４の上の第１の電極端子５をピンとし、回
路基板７の上の第２の電極端子８をランドおよびスルー
ホールとしてもよい。この場合はマルチチップモジュー
ルの実装はピンの挿入により行なわれる。
【００１８】
【発明の効果】以上のように本発明は、複数個のＩＣチ
ップをフェイスダウン実装したマルチチップモジュール
を、一部に貫通孔を有しこの貫通孔を塞ぐように熱伝導
性基板を装着した回路基板に接続し、さらにＩＣチップ
の裏面が高熱伝導性基板に熱伝導性材料により接続され
た構成とすることにより、実装密度の向上、構造の簡略
化、放熱効果の向上および機械的強度の向上を図った優
れたマルチチップモジュール実装構造体を実現できるも
のである。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるマルチチップモ
ジュール実装構造体の側断面図
【図２】本発明の第２の実施例におけるマルチチップモ
ジュール実装構造体の側断面図
【図３】本発明の第３の実施例におけるマルチチップモ
ジュール実装構造体の側断面図
【図４】（ａ）は従来のマルチチップモジュールの側面
図で （ｂ）は従来のマルチチップモジュール実装構造体の側
面図 （ｃ）は従来の他のマツチチップモジュール実装構造体
の側面図
【図５】放熱部品を装着した従来のマルチチップモジュ
ールの側断面図
【符号の説明】
１ ＩＣチップ ４ 第１の配線基板 ５ 第１の電極端子 ６ 高熱伝導性基板 ７ 回路基板 ８ 第２の電極端子 １０ 熱伝導性材料

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１の電極端子を有する第１の配線基板
    に複数個のＩＣチップをフェイスダウン実装したマルチ
    チップモジュールと、第２の電極端子と一部に貫通孔を
    有しかつ前記貫通孔を塞ぐ高熱伝導性基板を装着した回
    路基板とからなり、第１の配線基板と回路基板とが第１
    の電極端子と第２の電極端子により電気的に接続され、
    さらにＩＣチップ裏面と前記高熱伝導性基板が熱伝導材
    料により接続されたマルチチップモジュール実装構造
    体。
  2. 【請求項２】 高熱伝導性基板が回路基板内のグランド
    配線層と接続された請求項１記載のマルチチップモジュ
    ール実装構造体。
  3. 【請求項３】 第１の配線基板にグランド配線層となる
    導電層が少なくともＩＣチップを覆って形成されている
    請求項２記載のマルチチップモジュール実装構造体。
JP3234586A 1991-09-13 1991-09-13 マルチチツプモジユール実装構造体 Pending JPH0574989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3234586A JPH0574989A (ja) 1991-09-13 1991-09-13 マルチチツプモジユール実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3234586A JPH0574989A (ja) 1991-09-13 1991-09-13 マルチチツプモジユール実装構造体

Publications (1)

Publication Number Publication Date
JPH0574989A true JPH0574989A (ja) 1993-03-26

Family

ID=16973347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3234586A Pending JPH0574989A (ja) 1991-09-13 1991-09-13 マルチチツプモジユール実装構造体

Country Status (1)

Country Link
JP (1) JPH0574989A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821762A (en) * 1994-02-28 1998-10-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US9254653B2 (en) 2013-02-26 2016-02-09 Seiko Epson Corporation Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus
US9579892B2 (en) 2013-02-26 2017-02-28 Seiko Epson Corporation Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821762A (en) * 1994-02-28 1998-10-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, production method therefor, method for testing semiconductor elements, test substrate for the method and method for producing the test substrate
US9254653B2 (en) 2013-02-26 2016-02-09 Seiko Epson Corporation Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus
US9579892B2 (en) 2013-02-26 2017-02-28 Seiko Epson Corporation Wiring structure, method of manufacturing wiring structure, liquid droplet ejecting head, and liquid droplet ejecting apparatus

Similar Documents

Publication Publication Date Title
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US5583377A (en) Pad array semiconductor device having a heat sink with die receiving cavity
JP3239909B2 (ja) 積層可能な三次元マルチチップ半導体デバイスとその製法
US6326244B1 (en) Method of making a cavity ball grid array apparatus
US5909058A (en) Semiconductor package and semiconductor mounting part
JP2910670B2 (ja) 半導体実装構造
KR20040034457A (ko) 개선된 히트싱크 구조를 갖는 반도체 장치
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US20040080036A1 (en) System in package structure
KR100768998B1 (ko) 다층인쇄회로기판을 사용한 범프접속형 칩실장모듈
JP3148718B2 (ja) 熱的及び電気的に増強された半導体パッケージ
JP2845227B2 (ja) マルチチップモジュールの実装構造
US6710438B2 (en) Enhanced chip scale package for wire bond dies
US7310224B2 (en) Electronic apparatus with thermal module
US20020063331A1 (en) Film carrier semiconductor device
US6057594A (en) High power dissipating tape ball grid array package
JPH0574989A (ja) マルチチツプモジユール実装構造体
GB2370687A (en) An integrated circuit package
JP2004214460A (ja) 半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2612455B2 (ja) 半導体素子搭載用基板
JPH10321670A (ja) 半導体装置
JP2765632B2 (ja) 半導体装置用パッケージ
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP3372169B2 (ja) 半導体パッケージ