CN101752388B - 一次性可编程存储器、制造及编程读取方法 - Google Patents
一次性可编程存储器、制造及编程读取方法 Download PDFInfo
- Publication number
- CN101752388B CN101752388B CN2008102399275A CN200810239927A CN101752388B CN 101752388 B CN101752388 B CN 101752388B CN 2008102399275 A CN2008102399275 A CN 2008102399275A CN 200810239927 A CN200810239927 A CN 200810239927A CN 101752388 B CN101752388 B CN 101752388B
- Authority
- CN
- China
- Prior art keywords
- ion implanted
- type
- implanted region
- heavily doped
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了半晶体管结构的一次性可编程存储器、制造及编程读取方法，所述半晶体管包括：由多晶硅层、栅氧层、离子注入区形成的可编程电容；由离子注入区与重掺杂区形成的二极管；所述可编程电容与所述二极管串联连接；其中，所述离子注入区位于紧邻的绝缘层上；所述多晶硅层与字线相连接，所述重掺杂区与位线相连接。利用可编程电容被击穿时形成导通电阻，未击穿时仍为绝缘电容的特性以及二极管的正向导通与反向关闭的特性，实现具有存储单元面积小，集成度高，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、具有高数据存储稳定性和可靠性的一次性可编程存储器。
Description
技术领域
本发明主要涉及半导体存储器领域，尤其涉及一次性可编程存储器、制造及编程读取方法。
背景技术
目前，基于逻辑工艺的一次性可编程存储器的设计主要采用动态随机存储器结构，利用晶体管的栅氧层的可击穿特性来进行数据编程。这种一次性可编程存储器的每个单元都包括两个晶体管，其中一个晶体管是用于输入输出的厚栅氧层晶体管，由于其栅氧层较厚，因此具有较高的耐压性能；另一个晶体管是用于芯片内部电路的薄栅氧层晶体管，由于其栅氧层较薄，因此很容易在较低的电压下被击穿。由于厚栅氧层晶体管具备选通特性，薄栅氧层晶体管具备可击穿电容特性，因此，这种电路结构也称为包括一个选通晶体管和一个可击穿电容(1T1C)的电路结构。这种结构的一次性可编程存储器，由于编程电压较高，需要选通管具有较高的耐压性能，但由于厚栅氧层晶体管的面积相对较大，使得每个存储单元的面积也比较大，因此，造成制造成本的增加和集成度的降低。
发明内容
有鉴于此，本发明的目的在于提供一种一次性可编程存储器、制造及编程读取方法，达到提供具有存储单元面积小，集成度高，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、具有高数据存储稳定性和可靠性的一次性可编程存储器。
根据本发明实施例的一方面，提供了一种半晶体管结构的一次性可编程存储器，所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接。
根据本发明实施例的一个特征，所述半晶体管包括：
隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层。
根据本发明实施例的另一个特征，所述半晶体管包括：
所述离子注入区的掺杂浓度小于所述重掺杂区的掺杂浓度。
根据本发明实施例的另一个特征，所述离子注入区包括n型或p型离子注入区。
根据本发明实施例的另一个特征，所述重掺杂区包括n型或p型重掺杂区。
根据本发明实施例的另一个特征，所述栅氧层与所述重掺杂区之间保持预定距离。
根据本发明实施例的另一个特征，所述绝缘层包括氧化硅层或蓝宝石层。
根据本发明实施例的另一方面，提供了一种半晶体管结构的一次性可编程存储器的制造方法，包括以下步骤：
生成隔离沟槽，其中隔离沟槽深入至衬底上的绝缘层；
在绝缘层上形成离子注入区；
在离子注入区上生成栅氧层；
在栅氧层上生成多晶硅层；
在离子注入区内形成重掺杂区；其中，
多晶硅层、薄栅氧层、离子注入区形成可编程电容；
离子注入区与重掺杂区形成二极管；
可编程电容和二极管串联连接。
根据本发明实施例的一个特征，
所述隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层。
根据本发明实施例的另一个特征，所述离子注入区的掺杂浓度小于所述重掺杂区的掺杂浓度。
根据本发明实施例的另一个特征，所述离子注入区包括n型或p型离子注入区。
根据本发明实施例的另一个特征，所述重掺杂区包括n型或p型重掺杂区。
根据本发明实施例的另一个特征，所述栅氧层与所述重掺杂区之间保持预定距离。
根据本发明实施例的另一个特征，所述绝缘层包括氧化硅层或者蓝宝石。
根据本发明实施例的另一方面，提供了一种半晶体管结构的一次性可编程存储器的编程方法，所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接；
所述编程方法包括：
在字线上施加第一电压，在位线上施加第二电压，将可编程电容击穿形成导通电阻，并使二极管导通。
根据本发明实施例的一个特征，
所述第一电压与所述第二电压的差值为能够将所述可编程电容击穿的电压值。
根据本发明实施例的另一方面，提供了一种半晶体管结构的一次性可编程存储器的读取方法，
所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接；
所述读取方法包括：
在字线上施加第三电压，在位线上施加第四电压，检测灵敏放大器是否有电流，如果是，则表示可编程电容被击穿形成电阻，二极管导通，输出为逻辑“1”；否则，表示可编程电容未被击穿，输出逻辑“0”。
本发明所述的一次性可编程存储器、制造及编程读取方法，达到的有益效果如下：
1.由于采用半晶体管结构，因此，该一次性可编程存储单元只占用半个晶体管的面积，从而减小了存储单元面积，提高了集成度；
2.由于基于现有逻辑工艺制造，因此该一次性可编程存储单元可以随工艺特征尺寸等比例缩小，使该一次性可编程存储器的集成度随工艺的发展而进一步提高；
3.由于无需增加特殊工艺、因此该一次性可编程存储单元可以直接嵌入到SOC芯片中；
4.由于编程时可编程电容击穿区域集中在离子注入区，因此保证晶体管的重掺杂区不受击穿电压影响，因而提高了一次性编程存储器的可靠性。
5.由于采用绝缘层替代传统体硅工艺的反型阱，并且通过绝缘层和隔离沟槽有效隔离离子注入区，不但提高了数据存储的稳定性和可靠性，而且进一步减小了存储单元面积。
附图说明
图1为本发明第一实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图；
图2为本发明第一实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图；
图3为本发明第二实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图；
图4为本发明第二实施例中p型半晶体管结构的一次性可编程存储阵列的局部俯视图；
图5为本发明第三实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图；
图6为本发明第三实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图；
图7为本发明第四实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图；
图8为本发明第四实施例中p型半晶体管结构的一次性可编程存储阵列的局部俯视图；
图9为本发明第五实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图；
图10为本发明第五实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图；
图11为本发明第六实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图；
图12为本发明第七实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图；
图13为本发明第八实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图；
图14为本发明第九实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图；
图15A为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储单元的等效电路原理图；
图15B为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储单元编程击穿后的等效电路原理图；
图16为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储阵列的局部示意图；
图17A为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储单元的电路原理图；
图17B为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储单元编程击穿后的等效电路原理图；
图18为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储阵列的局部示意图。
具体实施方式
下面结合附图详细描述本发明的具体实施例。
实施例一
图1为本发明第一实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图，图1中包括：多晶硅层101、薄栅氧层102、p型离子注入区103、n型重掺杂区104、浅隔离沟槽105、n型阱106和p型衬底107。多晶硅层101下接于薄栅氧层102、薄栅氧层102下接于p型离子注入区103，p型离子注入区103位于n型阱106内，重掺杂区104位于p型离子注入区103中；多晶硅层101与字线(WL，Word Line)相连接，n型重掺杂区104与位线(BL，Bit Line)相连接。薄栅氧层102与p型离子注入区103连接。薄栅氧层102与n型重掺杂区104之间保持预定距离。
其中，多晶硅层101、薄栅氧层102、p型离子注入区103形成可编程电容，p型离子注入区103与n型重掺杂区104形成二极管。浅隔离沟槽105用于将p型离子注入区103隔离，其中，浅隔离沟槽105的深度大于p型离子注入区103的深度。p型离子注入区103的掺杂浓度大于n型阱106的掺杂浓度但是小于n型重掺杂区104的掺杂浓度。
下面介绍本发明第一实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤101S，按照掩膜图形生成浅隔离沟槽；
步骤102S，在p型衬底上形成n阱；
步骤103S，在n阱内形成p型离子注入区；
步骤104S，在p型离子注入区上生成栅氧层；
步骤105S，在栅氧层上生成多晶硅层；
步骤106S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区。
上述步骤中，多晶硅层、栅氧层、p型离子注入区形成可编程电容，p型离子注入区与n型重掺杂区形成二极管。浅隔离沟槽的深度小于n阱的深度但大于p型离子注入区的深度，从而保证浅隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图2为本发明第一实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图，图2中，每个一次性可编程存储单元包括多晶硅层201、金属层202、接触孔203、n型重掺杂区204和p型离子注入区205。其中，多晶硅层201与字线WL1连接，与位线BL1连接的金属层202经接触孔203与n型重掺杂区204连接。
表1为本发明第一实施例中n型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表1
表1中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加击穿电压Vpp，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，从而将多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容击穿，并使p型离子注入区与n型重掺杂区形成的二极管正向导通。在0.13um的逻辑工艺下，击穿电压Vpp可选取的电压值如6.5V，工作电压Vdd可选取的电压值如1.3V，读取电压Vread可选取的电压值如0.8-1.3V。
读取过程：
在与字线WL上施加读取电压Vread，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容被击穿形成电阻，p型离子注入区与n型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例二
图3为本发明第二实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图，图3中包括：多晶硅层301、薄栅氧层302、n型离子注入区303、p型重掺杂区304、浅隔离沟槽305、p型阱306和p型衬底307。多晶硅层301下接于薄栅氧层302、薄栅氧层302下接于n型离子注入区303，n型离子注入区303位于p型阱306内，p型重掺杂区304位于n型离子注入区303中。多晶硅层301与字线WL相连接，p型重掺杂区304与位线BL相连接。薄栅氧层302与n型离子注入区303连接。薄栅氧层302与p型重掺杂区304之间保持预定距离。
其中，多晶硅层301、薄栅氧层302、n型离子注入区303形成可编程电容，n型离子注入区303与p型重掺杂区304形成二极管。浅隔离沟槽305用于将n型离子注入区303隔离，其中，浅隔离沟槽305的深度大于n型离子注入区303的深度。n型离子注入区303的掺杂浓度大于p型阱306的掺杂浓度但是小于p型重掺杂区304的掺杂浓度。
下面介绍本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤201S，按照掩膜图形生成浅隔离沟槽；
步骤202S，在p型衬底上形成p阱；
步骤203S，在p阱内形成n型离子注入区；
步骤204S，在n型离子注入区上生成栅氧层；
步骤205S，在栅氧层上生成多晶硅层；
步骤206S，在n型离子注入区内进行大剂量的p型离子注入形成p型重掺杂区。
上述步骤中，多晶硅层、栅氧层、n型离子注入区形成可编程电容，n型离子注入区与p型重掺杂区形成二极管。浅隔离沟槽的深度小于p阱的深度但大于n型离子注入区的深度，从而保证浅隔离沟槽能够很好地隔离n型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图4为本发明第二实施例中p型半晶体管结构的一次性可编程存储阵列的局部俯视图，图4中，每个一次性可编程存储单元包括多晶硅层401、金属层402、接触孔403、p型重掺杂区404和n型离子注入区405。其中，多晶硅层401与字线WL1连接，与位线BL1连接的金属层402经接触孔403与p型重掺杂区404连接。
表2为本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | 0V | Vpp | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vpp或高阻 | Vpp | 否 | |
| 不选WL/不选BL | Vpp或高阻 | 0V | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | 0V | Vread | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vdd | Vread | 否 | |
| 不选WL/不选BL | Vdd | 0V | 否 |
表2
表2中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在与字线WL上施加0V电压，在位线BL上施加击穿电压Vpp，即在p型重掺杂区上施加击穿电压Vpp，从而将多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容击穿，并使p型重掺杂区与n型离子注入区形成的二极管正向导通。
读取过程：
在字线WL施加电压0V电压，在位线BL上施加读取电压Vread，即在p型重掺杂区上施加读取电压Vread，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容被击穿形成电阻，p型重掺杂区与n型离子注入区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例三
图5为本发明第三实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图，图5中包括：多晶硅层501、薄栅氧层502、p型轻掺杂漏区503、n型重掺杂区504、p型离子注入区505、浅隔离沟槽506、n型阱507和p型衬底508。多晶硅层501下接于薄栅氧层502、薄栅氧层502邻接于p型轻掺杂漏区503，p型轻掺杂漏区503、n型重掺杂区504位于p型离子注入区505中，p型离子注入区505位于n型阱507中。多晶硅层501与字线(WL，WordLine)相连接，n型重掺杂区504与位线(BL，Bit Line)相连接。薄栅氧层502与p型离子注入区505连接。
其中，多晶硅层501、薄栅氧层502、p型轻掺杂漏区503、p型离子注入区505形成可编程电容，p型离子注入区505与n型重掺杂区504形成二极管。浅隔离沟槽505用于将p型离子注入区505隔离，其中，浅隔离沟槽505的深度大于p型离子注入区505的深度。p型离子注入区505的掺杂浓度大于n型阱507的掺杂浓度但是小于n型重掺杂区504的掺杂浓度。
下面介绍本发明第三实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤301S，按照掩膜图形生成浅隔离沟槽；
步骤302S，在p型衬底上形成n阱；
步骤303S，在n阱内形成p型离子注入区；
步骤304S，在p型离子注入区上生成栅氧层；
步骤305S，在栅氧层上生成多晶硅层；
步骤306S，在p型离子注入区进行小剂量的p型离子注入形成p型轻掺杂漏区；
步骤307S，在栅氧层和多晶硅层的两侧形成侧墙(sidewall)；
步骤308S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区，由于侧墙的阻挡，使离子注入区与侧墙接触的区域保留部分p型轻掺杂漏区，形成p型轻掺杂漏区。
上述步骤中，多晶硅层、栅氧层、p型轻掺杂漏区、p型离子注入区形成可编程电容，p型离子注入区与n型重掺杂区形成二极管。浅隔离沟槽的深度小于n阱的深度但大于p型离子注入区的深度，从而保证浅隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图6为本发明第三实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图，图6中，每个一次性可编程存储单元包括多晶硅层601、金属层602、接触孔603、n型重掺杂区604、p型轻掺杂漏区605和p型离子注入区606。其中，多晶硅层601与字线WL1连接，与位线BL1连接的金属层602经接触孔603与n型重掺杂区604连接。虚线框表示的p型离子注入区606，其一部分被多晶硅层601覆盖。
表3为本发明第三实施例中n型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表3
表3中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在与字线WL上施加电压Vpp，在位线BL施加0V电压，即在n型重掺杂区上施加0V电压。此时，p型离子注入区与n型重掺杂区形成的二极管结构，使p型离子注入区被箝位在二极管开启电压Vth；另外，在p型离子注入区中与薄栅氧层连接的部分形成n型反型层，并且该n型反型层的电势会由于字线WL上电压Vpp的作用而被相应提高，因此，p型轻掺杂漏区与薄栅氧层之间的电势差将大于p型离子注入区与薄栅氧层之间的电势差，因此，多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容将在p型轻掺杂漏区与薄栅氧层的连接部分被击穿，p型离子注入区与n型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加电压Vread，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容被击穿形成电阻，p型离子注入区与n型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例四
图7为本发明第四实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图，图7中包括：多晶硅层701、薄栅氧层702、n型轻掺杂漏区703、p型重掺杂区704、n型离子注入区705、浅隔离沟槽706、p型阱707和p型衬底708。多晶硅层701下接于薄栅氧层702、薄栅氧层702邻接于n型轻掺杂漏区703，n型轻掺杂漏区703、p型重掺杂区704位于n型离子注入区705中，n型离子注入区705位于p型阱707中。多晶硅层701与字线WL相连接，p型重掺杂区704与位线BL相连接。薄栅氧层702与n型离子注入区705连接。
其中，多晶硅层701、薄栅氧层702、n型轻掺杂漏区703、n型离子注入区705形成可编程电容，n型离子注入区705与p型重掺杂区704形成二极管。浅隔离沟槽705用于将n型离子注入区705隔离，其中，浅隔离沟槽705的深度大于n型离子注入区705的深度。n型离子注入区705的掺杂浓度大于p型阱706的掺杂浓度但是小于p型重掺杂区704的掺杂浓度。
下面介绍本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤401S，按照掩膜图形生成浅隔离沟槽；
步骤402S，在p型衬底上形成p阱；
步骤403S，在p阱内形成n型离子注入区；
步骤404S，在n型离子注入区上生成栅氧层；
步骤405S，在栅氧层上生成多晶硅层；
步骤406S，在n型离子注入区内进行小剂量的n型离子注入形成n型轻掺杂漏区。
步骤407S，在栅氧层和多晶硅层的两侧形成侧墙(sidewall)；
步骤408S，在n型离子注入区内进行大剂量的p型离子注入形成p型重掺杂区，由于侧墙的阻挡，使离子注入区与侧墙接触的区域保留部分n型轻掺杂漏区，形成n型轻掺杂漏区。
上述步骤中，多晶硅层、栅氧层、n型轻掺杂漏区、n型离子注入区形成可编程电容，n型离子注入区与p型重掺杂区形成二极管。浅隔离沟槽的深度小于p阱的深度但大于n型离子注入区的深度，从而保证浅隔离沟槽能够很好地隔离n型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图8为本发明第四实施例中p型半晶体管结构的一次性可编程存储阵列的局部俯视图，图8中，每个一次性可编程存储单元包括多晶硅层801、金属层802、接触孔803、p型重掺杂区804和n型轻掺杂漏区805和n型离子注入区806。其中，多晶硅层801与字线WL1连接，与位线BL1连接的金属层802经接触孔803与p型重掺杂区804连接。虚线框表示的n型离子注入区806，其一部分被多晶硅层801覆盖。
表4为本发明第四实施例中p型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | 0V | Vpp | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vpp或高阻 | Vpp | 否 | |
| 不选WL/不选BL | Vpp或高阻 | 0V | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | 0V | Vread | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vdd | Vread | 否 | |
| 不选WL/不选BL | Vdd | 0V | 否 |
表4
表4中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加0V电压，在位线BL上施加电压Vpp，即在p型重掺杂区上施加击穿电压Vpp。此时，n型离子注入区与p型重掺杂区形成的二极管结构，使n型离子注入区被箝位在Vpp-Vth；另外，在n型离子注入区中与薄栅氧层连接的部分形成p型反型层，并且该p型反型层的电势会由于字线WL上0V电压的作用而被相应降低，因此，n型轻掺杂漏区与薄栅氧层之间的电势差将大于n型离子注入区与薄栅氧层之间的电势差，因此，多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容将在n型轻掺杂漏区与薄栅氧层的连接部分被击穿，此时，n型离子注入区与p型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加电压0V电压，在位线BL上施加电压Vread，即在p型重掺杂区上施加读取电压Vread，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容被击穿形成电阻，n型离子注入区与p型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容未被击穿，无电流经过，输出逻辑“0”。
实施例五
图9为本发明第五实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图，图9中包括：多晶硅层901、薄栅氧层902、p型轻掺杂漏区903、n型重掺杂区904、p型离子注入区905、浅隔离沟槽906、n型阱907和p型衬底908。多晶硅层901下接于薄栅氧层902、薄栅氧层902下接于p型离子注入区905之外的区域，p型轻掺杂漏区903、p型离子注入区905位于n型阱907内，n型重掺杂区904位于p型离子注入区905中，p型轻掺杂漏区903邻接于p型离子注入区905。多晶硅层901与字线WL相连接，n型重掺杂区905与位线BL相连接。薄栅氧层902邻接于p型轻掺杂漏区903。
其中，多晶硅层901、薄栅氧层902、p型轻掺杂漏区903、p型离子注入区905形成可编程电容，p型离子注入区905与n型重掺杂区905形成二极管。浅隔离沟槽906用于将p型离子注入区905隔离，其中，浅隔离沟槽906的深度大于p型离子注入区905的深度。p型离子注入区905的掺杂浓度大于n型阱907的掺杂浓度但是小于n型重掺杂区905的掺杂浓度。
下面介绍本发明第五实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤501S，按照掩膜图形生成浅隔离沟槽；
步骤502S，在p型衬底上形成n阱；
步骤503S，淀积二氧化硅，形成栅氧层；
步骤504S，在栅氧层上生成多晶硅层；
步骤505S，在n阱内进行小剂量的p型离子注入形成p型轻掺杂漏区；
步骤506S，在栅氧层和多晶硅层的两侧形成侧墙(sidewall)；
步骤507S，在n阱内进行大剂量的n型离子注入形成n型重掺杂区。
步骤508S，在n阱内形成p型离子注入区，其中，p型轻掺杂漏区位于p型离子注入区之外，n型重掺杂区位于p型离子注入区之内。
上述步骤中，多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成可编程电容，p型离子注入区与n型重掺杂区形成二极管。浅隔离沟槽的深度小于n阱的深度但大于p型离子注入区的深度，从而保证浅隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
另外，本发明第三实施例中，由于栅氧层未覆盖p型离子注入区和p型轻掺杂漏区，因此，可以先淀积二氧化硅，形成栅氧层，再在n阱内形成p型离子注入区和p型轻掺杂漏区。
图10为本发明第五实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图，图10中，每个一次性可编程存储单元包括多晶硅层1001、金属层1002、接触孔1003、p型轻掺杂漏区1004、n型重掺杂区1005和p型离子注入区1006。其中，多晶硅层1001与字线WL1连接，作为位线BL1的金属层1002经接触孔1003与p型重掺杂区1004连接。虚线框表示的p型离子注入区1006。
表5为本发明第五实施例中n型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表5
表5中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加电压Vpp，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压。此时，p型离子注入区与n型重掺杂区形成的二极管结构，使p型离子注入区被箝位在二极管开启电压Vth；另外，在p型离子注入区中与薄栅氧层连接的部分形成n型反型层，并且该n型反型层的电势会由于字线WL上电压Vpp的作用而被相应提高，因此，p型轻掺杂漏区与薄栅氧层之间的电势差将大于p型离子注入区与薄栅氧层之间的电势差，因此，多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容将在p型轻掺杂漏区与薄栅氧层的连接部分被击穿，此时，p型离子注入区和n型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加电压Vread，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容被击穿形成电阻，p型离子注入区与n型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例六
图11为本发明第六实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图，图11中包括：多晶硅层1101、薄栅氧层1102、p型离子注入区1103、n型重掺杂区1104、浅隔离沟槽1105、绝缘层1106和p型衬底1107。多晶硅层1101下接于薄栅氧层1102、薄栅氧层1102下接于p型离子注入区1103，p型离子注入区1103位于绝缘层1106上，重掺杂区1104位于p型离子注入区1103中；多晶硅层1101与字线WL相连接，n型重掺杂区1104与位线BL相连接。薄栅氧层1102与p型离子注入区1103连接。薄栅氧层1102与n型重掺杂区1104之间保持预定距离。
其中，多晶硅层1101、薄栅氧层1102、p型离子注入区1103形成可编程电容，p型离子注入区1103与n型重掺杂区1104形成二极管。浅隔离沟槽1105直接连接到绝缘层1106，从而可靠地隔离p型离子注入区1103，其中，p型离子注入区1103的掺杂浓度小于n型重掺杂区1104的掺杂浓度。绝缘层1106可以通过绝缘体上硅(SOI，Silicon On Insulator)工艺或者蓝宝石上硅(SOS，Silicon On Sapphire)工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层1106具有良好的绝缘特性，因此无须在衬底1107上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第六实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤601S，按照掩膜图形生成浅隔离沟槽；其中，浅隔离沟槽深入至绝缘层；
步骤602S，在绝缘层上形成p型离子注入区；
步骤603S，在p型离子注入区上生成栅氧层；
步骤604S，在栅氧层上生成多晶硅层；
步骤605S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区。
上述步骤中，多晶硅层、栅氧层、p型离子注入区形成可编程电容，p型离子注入区与n型重掺杂区形成二极管。浅隔离沟槽至上而下直接连接到绝缘层，从而可靠地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
实施例六的局部俯视图与图2相同。
表6为本发明第六实施例中n型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表6
表6中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加击穿电压Vpp，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，从而将多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容击穿，并使p型离子注入区与n型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加读取电压Vread，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容被击穿形成电阻，p型离子注入区与n型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、p型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例七
图12为本发明第七实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图，图12中包括：多晶硅层1201、薄栅氧层1202、n型离子注入区1203、p型重掺杂区1204、浅隔离沟槽1205、绝缘层1206和p型衬底1207。多晶硅层1201下接于薄栅氧层1202、薄栅氧层1202下接于n型离子注入区1203，n型离子注入区1203位于绝缘层1206上，p型重掺杂区1204位于n型离子注入区1203中。多晶硅层1201与字线WL相连接，p型重掺杂区1204与位线BL相连接。薄栅氧层1202与n型离子注入区1203连接。薄栅氧层1202与p型重掺杂区1204之间保持预定距离。
其中，多晶硅层1201、薄栅氧层1202、n型离子注入区1203形成可编程电容，n型离子注入区1203与p型重掺杂区1204形成二极管。浅隔离沟槽1205直接连接到绝缘层1206，从而可靠地隔离n型离子注入区1203。n型离子注入区1203的掺杂浓度小于p型重掺杂区1204的掺杂浓度。绝缘层1206可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层1206具有良好的绝缘特性，因此无须在衬底1207上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤701S，按照掩膜图形生成浅隔离沟槽；其中，浅隔离沟槽深入至绝缘层；
步骤702S，在绝缘层上形成n型离子注入区；
步骤703S，在n型离子注入区上生成栅氧层；
步骤704S，在栅氧层上生成多晶硅层；
步骤705S，在n型离子注入区内进行大剂量的p型离子注入形成p型重掺杂区。
上述步骤中，多晶硅层、栅氧层、n型离子注入区形成可编程电容，n型离子注入区与p型重掺杂区形成二极管。浅隔离沟槽至上而下直接连接到绝缘层，从而可靠地隔离n型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
实施例七的局部俯视图与图4相同。
表7为本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | 0V | Vpp | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vpp或高阻 | Vpp | 否 | |
| 不选WL/不选BL | Vpp或高阻 | 0V | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | 0V | Vread | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vdd | Vread | 否 | |
| 不选WL/不选BL | Vdd | 0V | 否 |
表7
表7中，击穿电压Vpp≥2工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加0V电压，在位线BL上施加击穿电压Vpp，即在p型重掺杂区上施加击穿电压Vpp，从而将多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容击穿，并使p型重掺杂区与n型离子注入区形成的二极管正向导通。
读取过程：
在字线WL上施加电压0V电压，在位线BL上施加读取电压Vread，即在p型重掺杂区上施加读取电压Vread，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容被击穿形成电阻，p型重掺杂区与n型离子注入区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、n型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例八
图13为本发明第八实施例中n型半晶体管结构的一次性可编程存储单元结构的侧视图，图13中包括：多晶硅层1301、薄栅氧层1302、p型轻掺杂漏区1303、n型重掺杂区1304、p型离子注入区1305、浅隔离沟槽1306、绝缘层1307和p型衬底1308。多晶硅层1301下接于薄栅氧层1302、薄栅氧层1302邻接于p型轻掺杂漏区1303，p型轻掺杂漏区1303、n型重掺杂区1304位于p型离子注入区1305中，p型离子注入区1305位于绝缘层1307上。多晶硅层1301与字线WL相连接，n型重掺杂区1304与位线BL相连接。薄栅氧层1302下接于p型离子注入区1305。
其中，多晶硅层1301、薄栅氧层1302、p型轻掺杂漏区1303、p型离子注入区1305形成可编程电容，p型离子注入区1305与n型重掺杂区1304形成二极管。浅隔离沟槽1306直接连接到绝缘层1307，从而可靠地隔离p型离子注入区1305，其中，p型离子注入区1305的掺杂浓度小于n型重掺杂区1304的掺杂浓度。绝缘层1307可以通过绝缘体上硅(SOI，Silicon On Insulator)工艺或者蓝宝石上硅(SOS，Silicon On Sapphire)工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层1307具有良好的绝缘特性，因此无须在衬底1308上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第一实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤801S，按照掩膜图形生成浅隔离沟槽；其中，浅隔离沟槽深入至绝缘层；
步骤802S，在绝缘层上形成p型离子注入区；
步骤803S，在p型离子注入区上生成栅氧层；
步骤804S，在栅氧层上生成多晶硅层；
步骤805S，在p型离子注入区进行小剂量的p型离子注入形成p型轻掺杂漏区；
步骤806S，在栅氧层和多晶硅层的两侧形成侧墙(sidewall)；
步骤807S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区，由于侧墙的阻挡，使离子注入区与侧墙接触的区域保留部分p型轻掺杂漏区，形成p型轻掺杂漏区。
上述步骤中，多晶硅层、栅氧层、p型轻掺杂漏区、p型离子注入区形成可编程电容，p型离子注入区与n型重掺杂区形成二极管。浅隔离沟槽至上而下直接连接到绝缘层，从而可靠地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
实施例八的局部俯视图与图6相同。
表8为本发明第一实施例中n型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表8
表8中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加电压Vpp，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压。此时，p型离子注入区与n型重掺杂区形成的二极管结构，使p型离子注入区被箝位在二极管开启电压Vth；另外，在p型离子注入区中与薄栅氧层连接的部分形成n型反型层，并且该n型反型层的电势会由于字线WL上电压Vpp的作用而被相应提高，因此，p型轻掺杂漏区与薄栅氧层之间的电势差将大于p型离子注入区与薄栅氧层之间的电势差，因此，多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容将在p型轻掺杂漏区与薄栅氧层的连接部分被击穿，此时，p型离子注入区与n型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加电压Vread，在位线BL上施加0V电压，即在n型重掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容被击穿形成电阻，p型离子注入区与n型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、p型轻掺杂漏区、p型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
实施例九
图14为本发明第九实施例中p型半晶体管结构的一次性可编程存储单元结构的侧视图，图14中包括：多晶硅层1401、薄栅氧层1402、n型轻掺杂漏区1403、p型重掺杂区1404、n型离子注入区1405、浅隔离沟槽1406、绝缘层1407和p型衬底1408。多晶硅层1401下接于薄栅氧层1402、薄栅氧层1402邻接于n型轻掺杂漏区1403，n型轻掺杂漏区1403、p型重掺杂区1404位于n型离子注入区1405中，n型离子注入区1405位于绝缘层1407上。多晶硅层1401与字线WL相连接，p型重掺杂区1404与位线BL相连接。薄栅氧层1402下接于n型离子注入区1405。
其中，多晶硅层1401、薄栅氧层1402、n型轻掺杂漏区1403、n型离子注入区1405形成可编程电容，n型离子注入区1405与p型重掺杂区1404形成二极管。浅隔离沟槽1406直接连接到绝缘层1407，从而可靠地隔离n型离子注入区1405。n型离子注入区1405的掺杂浓度小于p型重掺杂区1404的掺杂浓度。绝缘层1407可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层1407具有良好的绝缘特性，因此无须在衬底1408上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第二实施例中p型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤901S，按照掩膜图形生成浅隔离沟槽；其中，浅隔离沟槽深入至绝缘层；
步骤902S，在绝缘层上形成n型离子注入区；
步骤903S，在n型离子注入区上生成栅氧层；
步骤904S，在栅氧层上生成多晶硅层；
步骤905S，在n型离子注入区内进行小剂量的n型离子注入形成n型轻掺杂漏区。
步骤906S，在栅氧层和多晶硅层的两侧形成侧墙(sidewall)；
步骤907S，在n型离子注入区进行大剂量的p型离子注入形成p型重掺杂区，由于侧墙的阻挡，使离子注入区与侧墙接触的区域保留部分n型轻掺杂漏区，形成n型轻掺杂漏区。
上述步骤中，多晶硅层、栅氧层、n型轻掺杂漏区、n型离子注入区形成可编程电容，n型离子注入区与p型重掺杂区形成二极管。浅隔离沟槽至上而下直接连接到绝缘层，从而可靠地隔离n型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
实施例九的局部俯视图与图8相同。
表9为本发明第九实施例中p型半晶体管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | 0V | Vpp | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vpp或高阻 | Vpp | 否 | |
| 不选WL/不选BL | Vpp或高阻 | 0V | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | 0V | Vread | 是 |
| 选WL/不选BL | 0V | 0V | 否 | |
| 不选WL/选BL | Vdd | Vread | 否 | |
| 不选WL/不选BL | Vdd | 0V | 否 |
表9
表9中，击穿电压Vpp≥2倍工作电压Vdd，读取电压Vread≤工作电压Vdd
编程过程：
在字线WL上施加0V电压，在位线BL上施加电压Vpp，即在p型重掺杂区上施加击穿电压Vpp。此时，n型离子注入区与p型重掺杂区形成的二极管结构，使n型离子注入区被箝位在Vpp-Vth；另外，在n型离子注入区中与薄栅氧层连接的部分形成p型反型层，并且该p型反型层的电势会由于字线WL上0V电压的作用而被相应降低，因此，n型轻掺杂漏区与薄栅氧层之间的电势差大于n型离子注入区与薄栅氧层之间的电势差，因此，多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容将在n型轻掺杂漏区与薄栅氧层的连接部分被击穿，此时，n型离子注入区与p型重掺杂区形成的二极管正向导通。
读取过程：
在字线WL上施加电压0V电压，在位线BL上施加电压Vread，即在p型重掺杂区上施加读取电压Vread，检测灵敏放大器是否有电流，如果是，则表示多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容被击穿形成电阻，使n型离子注入区与p型重掺杂区形成的二极管正向导通，则输出为逻辑“1”；否则，表示多晶硅层、薄栅氧层、n型轻掺杂漏区、n型离子注入区形成的可编程电容未被击穿，输出逻辑“0”。
图15A为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储单元的等效电路原理图，图15中包括串联连接的二极管1501和电容1502，其中，二极管1501与位线BL连接，电容1502与字线WL连接。
图15B为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储单元编程击穿后的等效电路原理图，图中包括串联连接的二极管1501和电阻1503，其中，当图15A中的电容1502在编程电压的作用下被击穿后，形成电阻1503。电流I沿字线WL到位线BL的方向流动。
图16为本发明第一、三、五、六、八实施例中n型半晶体管结构的一次性可编程存储阵列的局部示意图，图16中包括多个n型半晶体管结构的一次性可编程存储单元、字线WL1、字线WL2、字线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元与一条字线和一条位线连接。位于图中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已经被编程击穿，因此，图中以电阻串联二极管的等效电路来表示该一次性可编程存储单元。
图17A为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储单元的电路原理图，图17A中包括串联连接的二极管1701和电容1702，其中，二极管1701与位线BL连接，电容1702与字线WL连接。
图17B为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储单元编程击穿后的等效电路原理图，图17B中包括串联连接的二极管1701和电阻1703，其中，当图17A中的电容702在编程电压的作用下被击穿后，形成电阻1703。电流I沿位线BL到字线WL的方向流动。
图18为本发明第二、四、七、九实施例中p型半晶体管结构的一次性可编程存储阵列的局部示意图，图18中包括多个p型半晶体管结构的一次性可编程存储单元、字线WL1、字线WL2、字线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元与一条字线和一条位线连接。位于图中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已经被编程击穿，因此，图中以电阻串联二极管的等效电路来表示该一次性可编程存储单元。
上述本发明实施例中，第一、二、六、七实施例通过多晶硅层、薄栅氧层、离子注入区形成可编程电容，通过离子注入区与重掺杂区形成与可编程电容串联的二极管；第三、四、五、八、九实施例通过多晶硅层、薄栅氧层、轻掺杂漏区、离子注入区形成可编程电容，通过离子注入区与重掺杂区形成与可编程电容串联的二极管，利用可编程电容被击穿时形成导通电阻，未击穿时仍为绝缘电容的特性以及二极管的正向导通与反向关闭的特性，实现存储单元面积只占用半个晶体管面积，集成密度高，能够随工艺特征尺寸的缩小而以相同比例缩小，无需增加特殊工艺、可靠性高的一次性可编程非易失性存储器。
另外，上述本发明实施例中，第六、七、八、九实施例利用绝缘体上硅或蓝宝石上硅工艺中的绝缘层代替传统体硅工艺中的反型阱，大大提高了一次性可编程非易失性存储器数据存储的稳定性和可靠性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，对本发明实施例所作的任何修改、变更、组合、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种半晶体管结构的一次性可编程存储器，其特征在于，所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由所述离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接；
所述半晶体管还包括：
隔离沟槽，用于将所述半晶体管的所述离子注入区隔离；其中，所述隔离沟槽连接至所述绝缘层。
2.根据权利要求1所述的一次性可编程存储器，其特征在于，所述半晶体管包括：
所述离子注入区的掺杂浓度小于所述重掺杂区的掺杂浓度。
3.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述离子注入区包括n型或p型离子注入区。
4.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述重掺杂区包括n型或p型重掺杂区。
5.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述栅氧层与所述重掺杂区之间保持预定距离。
6.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述绝缘层包括氧化硅层或蓝宝石层。
7.一种半晶体管结构的一次性可编程存储器的制造方法，其特征在于，包括以下步骤：
生成隔离沟槽；
在绝缘层上形成离子注入区；
在所述离子注入区上生成栅氧层；
在所述栅氧层上生成多晶硅层；
在所述离子注入区内形成重掺杂区；其中，
所述多晶硅层、所述栅氧层、所述离子注入区形成可编程电容；
所述离子注入区与所述重掺杂区形成二极管；
所述可编程电容和所述二极管串联连接；
所述隔离沟槽，用于将所述半晶体管的所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层。
8.根据权利要求7所述的制造方法，其特征在于，
所述离子注入区的掺杂浓度小于所述重掺杂区的掺杂浓度。
9.根据权利要求7所述的制造方法，其特征在于，
所述离子注入区包括n型或p型离子注入区。
10.根据权利要求7所述的制造方法，其特征在于，
所述重掺杂区包括n型或p型重掺杂区。
11.根据权利要求7所述的制造方法，其特征在于，
所述栅氧层与所述重掺杂区之间保持预定距离。
12.根据权利要求7所述的制造方法，其特征在于，
所述绝缘层包括氧化硅层或者蓝宝石。
13.一种半晶体管结构的一次性可编程存储器的编程方法，其特征在于，
所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由所述离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接；
所述半晶体管还包括：
隔离沟槽，用于将所述半晶体管的所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层；
所述编程方法包括：
在所述字线上施加第一电压，在所述位线上施加第二电压，将所述可编程电容击穿形成导通电阻，并使所述二极管导通。
14.根据权利要求13所述的编程方法，其特征在于，
所述第一电压与所述第二电压的差值为能够将所述可编程电容击穿的电压值。
15.一种半晶体管结构的一次性可编程存储器的读取方法，其特征在于，
所述半晶体管包括：
由多晶硅层、栅氧层、离子注入区形成的可编程电容；
由所述离子注入区与重掺杂区形成的二极管；
所述可编程电容与所述二极管串联连接；其中，
所述离子注入区位于与其紧邻的绝缘层上；
所述多晶硅层与字线相连接，所述重掺杂区与位线相连接；
所述半晶体管还包括：
隔离沟槽，用于将所述半晶体管的所述离子注入区隔离；其中，所述隔离沟槽深入至所述绝缘层；
所述读取方法包括：
在所述字线上施加第三电压，在所述位线上施加第四电压，检测灵敏放大器是否有电流，如果是，则表示所述可编程电容被击穿形成电阻，所述二极管导通，输出为逻辑“1”；否则，表示所述可编程电容未被击穿，输出逻辑“0”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102399275A CN101752388B (zh) | 2008-12-15 | 2008-12-15 | 一次性可编程存储器、制造及编程读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102399275A CN101752388B (zh) | 2008-12-15 | 2008-12-15 | 一次性可编程存储器、制造及编程读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752388A CN101752388A (zh) | 2010-06-23 |
| CN101752388B true CN101752388B (zh) | 2012-08-22 |
Family
ID=42479080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102399275A Active CN101752388B (zh) | 2008-12-15 | 2008-12-15 | 一次性可编程存储器、制造及编程读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752388B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101266981A (zh) * | 2006-12-12 | 2008-09-17 | 株式会社瑞萨科技 | 半导体存储装置 |
-
2008
- 2008-12-15 CN CN2008102399275A patent/CN101752388B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101266981A (zh) * | 2006-12-12 | 2008-09-17 | 株式会社瑞萨科技 | 半导体存储装置 |
Non-Patent Citations (1)
| Title |
|---|
| JP平3-225864A 1991.10.04 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752388A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7095651B2 (en) | Non-volatile semiconductor memory device | |
| KR102178025B1 (ko) | 감소된 레이아웃 면적을 갖는 otp 셀 | |
| US9171587B2 (en) | Vertical memory with body connection | |
| CN102376358A (zh) | 电子系统、反熔丝记忆体元件及其提供方法 | |
| US8004034B2 (en) | Single poly type EEPROM and method for manufacturing the EEPROM | |
| CN102881692B (zh) | 单层多晶非易失性存储器单元 | |
| CN113496988B (zh) | 反熔丝单元及反熔丝阵列 | |
| KR20170088265A (ko) | 수평적 커플링 구조를 갖는 불휘발성 메모리셀 및 이를 이용한 메모리 셀 어레이 | |
| CN101752382B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| KR101958518B1 (ko) | 프로그래밍의 신뢰성이 개선된 otp 셀 | |
| CN100589248C (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101170116A (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| US6118691A (en) | Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read | |
| CN101752388B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101752384B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN103094282A (zh) | P型一次性可编程器件结构 | |
| CN101752383B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| US20070007577A1 (en) | Integrated circuit embodying a non-volatile memory cell | |
| CN101908548B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| US8243492B2 (en) | One time programmable memory device and manufacturing method of one time programmable memory device | |
| CN101908546B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101908547B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN100568511C (zh) | 多比特可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101207134B (zh) | 一次性可编程非易失性存储器单元、阵列及其制造方法 | |
| US20140167134A1 (en) | Self-aligned vertical nonvolatile semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Applicant after: GIGADEVICE SEMICONDUCTOR Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Applicant before: GigaDevice Semiconductor Inc. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: GIGADEVICE SEMICONDUCTOR INC. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC. |
|
| CP03 | Change of name, title or address |
Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Patentee before: GigaDevice Semiconductor Inc. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |