CN101908546B - 一次性可编程存储器、制造及编程读取方法 - Google Patents
一次性可编程存储器、制造及编程读取方法 Download PDFInfo
- Publication number
- CN101908546B CN101908546B CN2009100865208A CN200910086520A CN101908546B CN 101908546 B CN101908546 B CN 101908546B CN 2009100865208 A CN2009100865208 A CN 2009100865208A CN 200910086520 A CN200910086520 A CN 200910086520A CN 101908546 B CN101908546 B CN 101908546B
- Authority
- CN
- China
- Prior art keywords
- diode
- programmable memory
- type
- doped region
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 230000015556 catabolic process Effects 0.000 claims abstract description 85
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 31
- 238000013459 approach Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000012423 maintenance Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 abstract description 23
- 238000011161 development Methods 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract 2
- 239000007924 injection Substances 0.000 abstract 2
- 230000010354 integration Effects 0.000 abstract 2
- 238000013500 data storage Methods 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 85
- 230000004888 barrier function Effects 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- YJCDGKMVAYETOP-UHFFFAOYSA-N BL V Chemical compound CC(=O)OC1=C(OC(C)=O)C(C2=CC(O)=C(O)C=C2O2)=C2C(O)=C1C1=CC=C(O)C=C1 YJCDGKMVAYETOP-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了双二极管结构的一次性可编程存储器、制造及编程读取方法，双二极管结构的一次性可编程存储器单元包括：第一二极管，由第一掺杂区与离子注入区形成；第二二极管，由离子注入区与第二掺杂区形成；第一二极管与第二二极管串联连接；第一二极管与字线相连接，第二二极管与位线相连接；第一二极管的反向击穿电压不同于第二二极管的反向击穿电压。利用第一二极管被击穿时形成导通电阻，未击穿时关闭的特性以及第二二极管的正向导通与反向关闭的特性，实现存储单元面积小，集成度高，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、具有高数据存储稳定性和可靠性的一次性可编程存储器。
Description
技术领域
本发明主要涉及半导体存储器领域，尤其涉及一次性可编程存储器、制造及编程读取方法。
背景技术
目前，基于逻辑工艺的一次性可编程存储器的设计主要采用动态随机存储器结构，利用晶体管的栅氧层的可击穿特性来进行数据编程。这种一次性可编程存储器的每个单元都包括两个晶体管，其中一个晶体管是用于输入输出的厚栅氧层晶体管，由于其栅氧层较厚，因此具有较高的耐压性能；另一个晶体管是用于芯片内部电路的薄栅氧层晶体管，由于其栅氧层较薄，因此很容易在较低的电压下被击穿。由于厚栅氧层晶体管具备选通特性，薄栅氧层晶体管具备可击穿电容特性，因此，这种电路结构也称为包括一个选通晶体管和一个可击穿电容(1T1C)的电路结构。这种结构的一次性可编程存储器，由于编程电压较高，需要选通晶体管具有较高的耐压性能，由于厚栅氧层晶体管的面积相对较大，使得每个存储单元的面积也比较大，因此，造成制造成本的增加和集成度的降低。
发明内容
有鉴于此，本发明的目的在于提供一种双二极管结构的一次性可编程存储器、制造及编程读取方法，达到提供具有存储单元面积小，集成度高，能够随工艺的发展而进一步提高集成度，基于现有逻辑工艺，无需增加特殊工艺、编程电压可调、具有高数据存储稳定性和可靠性的一次性可编程存储器。
根据本发明实施例的一方面，提供了一种双二极管结构的一次性可编程存储器，包括多个双二极管结构的一次性可编程存储器单元，所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
根据本发明实施例的一个特征，所述可编程存储器包括：
隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽的深度大于所述离子注入区的深度。
根据本发明实施例的另一个特征，
所述多个双二极管结构的一次性可编程存储器单元至少包括第一双二极管结构的一次性可编程存储器单元和第二双二极管结构的一次性可编程存储器单元，其中，
所述第一双二极管结构的一次性可编程存储器单元与所述第二双二极管结构的一次性可编程存储器单元保持能够防止阱的热扩散效应造成的影响的预定距离。
根据本发明实施例的另一个特征，
所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；
所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
根据本发明实施例的另一个特征，
所述双二极管结构包括：
背向型双二极管结构或相向型双二极管结构。
根据本发明实施例的另一个特征，所述离子注入区包括阱。
根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器的制造方法，所述双二极管结构的一次性可编程存储器包括多个双二极管结构的一次性可编程存储器单元，所述制造方法包括以下步骤：
在衬底上形成离子注入区；
在离子注入区的第一区域内形成第一掺杂区；
在离子注入区的第二区域内形成第二掺杂区；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
将所述第一掺杂区与所述离子注入区形成第一二极管；
将所述离子注入区与所述第二掺杂区形成第二二极管；
将所述第一二极管与所述第二二极管串联连接；
将所述第一二极管与字线相连接，将所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
根据本发明实施例的一个特征，生成将所述离子注入区隔离的隔离沟槽，其中，所述隔离沟槽的深度大于所述离子注入区的深度。
根据本发明实施例的另一个特征，
所述多个双二极管结构的一次性可编程存储器单元至少包括第一双二极管结构的一次性可编程存储器单元和第二双二极管结构的一次性可编程存储器单元，其中，
将所述第一双二极管结构的一次性可编程存储器单元与所述第二双二极管结构的一次性可编程存储器单元保持能够防止阱的热扩散效应造成的影响的预定距离。
根据本发明实施例的另一个特征，
所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；
所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
根据本发明实施例的另一个特征，
所述双二极管结构包括：
背向型双二极管结构或相向型双二极管结构。
根据本发明实施例的另一个特征，所述离子注入区包括阱。
根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器的编程方法，其中，
所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；
所述编程方法包括：
在所述字线上施加第一电压，在所述位线上施加第二电压，将所述第一二极管和第二二极管中反向击穿电压小的二极管击穿形成导通电阻，并使所述第一二极管和第二二极管中反向击穿电压大的二极管导通。
根据本发明实施例的一个特征，所述第一电压与所述第二电压的差值为能够将所述第一二极管和第二二极管中反向击穿电压小的二极管击穿的电压值，但小于所述第一二极管和第二二极管中反向击穿电压大的二极管的击穿电压。
根据本发明实施例的另一方面，提供了一种双二极管结构的一次性可编程存储器的读取方法，其中，
所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；
所述读取方法包括：
在所述字线上施加第三电压，在所述位线上施加第四电压，检测灵敏放大器是否有电流，如果是，则表示所述第一二极管和第二二极管中反向击穿电压小的二极管被击穿形成电阻，输出为逻辑“1”；否则，表示所述第一二极管和第二二极管中反向击穿电压小的二极管未被击穿，输出逻辑“0”。
本发明所述的一次性可编程存储器、制造及编程读取方法，达到的有益效果如下：
1.打破现有技术中利用栅氧层的击穿特性制作一次性可编程存储器的传统观念，采用二极管的反向击穿特性制作一次性可编程存储器，由于采用双二极管结构，因此，该一次性可编程存储单元结构简单、存储单元面积小，集成度高；
2.由于基于现有逻辑工艺制造，因此该一次性可编程存储单元可以随工艺特征尺寸等比例缩小，使该一次性可编程存储器的集成度随工艺的发展而进 一步提高；
3.由于无需增加特殊工艺、因此该一次性可编程存储单元可以直接嵌入到SOC芯片中；
4、通过调节二极管结构中两个二极管PN结的掺杂浓度，从而保证双二极管结构中只有一个二极管被击穿，进而提高了一次性编程存储器的可靠性；
5、由于二极管的反向击穿电压与二极管PN结掺杂浓度有关，因此，可以通过调节二极管PN结的掺杂浓度来调节击穿电压，从而灵活地设计用于对存储单元进行编程的编程电压；
6.由于采用绝缘层替代传统体硅工艺的反型阱，并且通过绝缘层和隔离沟槽有效隔离离子注入区，不但提高数据存储的稳定性和可靠性，而且进一步减小了存储单元面积；
7、本发明利用SOI工艺的绝缘层与隔离沟槽形成的相互隔离的阱或离子注入区作为二极管的正极，因此不需要增加或改变任何工艺步骤，就可以做出面积很小的存储单元，而且能够避免普通体硅工艺性能上的劣势，如栓锁效应等。
附图说明
图1为本发明第一实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图2为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部俯视图；
图3为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部版图；
图4为本发明第二实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图5为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部俯视图；
图6为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部版图；
图7为本发明第三实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图8为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部俯视图；
图9为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部版图；
图10为本发明第四实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图11为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部俯视图；
图12为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部版图；
图13为本发明第五实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图14为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部俯视图；
图15为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部版图；
图16为本发明第六实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图17为本发明第七实施例中双二极管结构的一次性可编程存储单元结构的侧视图；
图18A为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元的等效电路原理图；
图18B为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元编程击穿后的等效电路原理图；
图19为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储阵列的局部示意图；
图20A为本发明第四、五、七实施例中双二极管结构的一次性可编程存 储单元的电路原理图；
图20B为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元编程击穿后的等效电路原理图；
图21为本发明第四、五、七实施例中双二极管结构的一次性可编程存储阵列的局部示意图。
具体实施方式
下面结合附图详细描述本发明的具体实施例。
第一实施例
图1为本发明第一实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图1中包括：n型重掺杂区101、n型轻掺杂区102、p型离子注入区103、隔离沟槽104、n型阱105和p型衬底106。其中，
n型重掺杂区101、n型轻掺杂区102位于p型离子注入区103内，p型离子注入区103位于n型阱105内，n型阱105位于p型衬底106上，n型重掺杂区101与字线(WL1，Word Line 1)相连接，n型轻掺杂区102与位线(BL1，Bit Line 1)相连接。其中，
n型重掺杂区101、p型离子注入区103形成如图18A所示的第一二极管1801，p型离子注入区103与n型轻掺杂区102形成如图18A所示的第二二极管1802。由于n型重掺杂区101为第一二极管1801的负极，n型轻掺杂区102为第二二极管1802的负极，p型离子注入区103分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双二极管结构又称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802共用作为正极的p型离子注入区103。由于第一二极管1801、第二二极管1802的负极的n型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第一二极管1801的n型重掺杂区101与p型离子注入区103形成的PN结的第一反向击穿电压小于第二二极管1802的n型轻掺杂区102与p型离子注入区103形成的PN结的第二反向击穿电压，也就是说，在相同电压作用下，第一二极管1801比第二二极管1802更容易被击穿。
隔离沟槽104用于将p型离子注入区103隔离，隔离沟槽104的深度大于 p型离子注入区103的深度但小于n型阱105的深度。
下面介绍本发明第一实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤101S，按照掩膜图形生成隔离沟槽；
步骤102S，在p型衬底上形成n阱；
步骤103S，在n阱内形成p型离子注入区；
步骤104S，在p型离子注入区的第一区域内进行大剂量的n型离子注入形成n型重掺杂区；
步骤105S，在p型离子注入区的第二区域内进行小剂量的n型离子注入形成n型轻掺杂区；
其中，步骤104S与步骤105S可以同时执行，也可以先执行步骤105S，再执行步骤104S。
上述步骤中，n型重掺杂区、p型离子注入区形成第一二极管，p型离子注入区与n型轻掺杂区形成第二二极管。隔离沟槽的深度小于n阱的深度并且大于p型离子注入区的深度，从而保证隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图2为本发明第一实施例中n型半晶体管结构的一次性可编程存储阵列的局部俯视图，图2中，每个一次性可编程存储单元包括n型重掺杂区101、n型轻掺杂区102、p型离子注入区103、隔离沟槽104、n型阱105，其中，隔离沟槽104将p型离子注入区103包围。
图3为本发明第一实施例中双二极管结构的一次性可编程存储阵列的局部版图，图3中，每个一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、位线BL2的金属层、n型重掺杂区101、n型轻掺杂区102、p型离子注入区103、第一接触孔107和第二接触孔108。其中，形成字线WL1的金属层通过第一接触孔107与n型重掺杂区101连接；形成位线BL1的金属层通过第二接触孔108与n型轻掺杂区102连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属层，形成位线的金属层为第 二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。
由于图3中的n型重掺杂区101、n型轻掺杂区102被形成字线、位线的金属层阻挡，因此，图3未示出n型重掺杂区101、n型轻掺杂区102。
第二实施例
图4为本发明第二实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图4中包括相隔预定距离的第一一次性可编程存储单元和第二一次性可编程存储单元，其中，
第一一次性可编程存储单元包括：n型重掺杂区201、p型离子注入区202、n型阱203和p型衬底204。
其中，n型重掺杂区201位于p型离子注入区202内，p型离子注入区202位于n型阱203内，n型阱203位于p型衬底204上。n型重掺杂区201与字线相连接，n型阱203与位线相连接。
第二一次性可编程存储单元包括：n型重掺杂区211、p型离子注入区212、n型阱213和p型衬底204。
其中，n型重掺杂区211位于p型离子注入区212内，p型离子注入区212位于n型阱213内，n型阱213位于p型衬底204上。n型重掺杂区211与字线相连接，n型阱213与位线相连接。
图4中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全相同的两个独立的一次性可编程存储单元，为了防止n型阱的热扩散效应造成的影响，将第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。下面对第一一次性可编程存储单元的结构进行描述。
在第一一次性可编程存储单元中，n型重掺杂区201、p型离子注入区202形成如图18A所示的第一二极管1801，p型离子注入区202与n型阱203形成如图18A所示的第二二极管1802。由于n型重掺杂区201为第一二极管1801的负极，n型阱203为第二二极管1802的负极，p型离子注入区202分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双二极管结构也称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802共用作为正极的p型离子注入区202。由于第一二极管1801、第二二极管1802 的负极的n型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第一二极管1801的n型重掺杂区101与p型离子注入区103形成的PN结的第一反向击穿电压要小于第二二极管1802的n型阱203与p型离子注入区202形成的PN结的第二反向击穿电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。
下面介绍本发明第二实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤201S，在p型衬底上形成n阱；
步骤202S，在n阱内形成p型离子注入区；
步骤203S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区。
上述步骤中，n型重掺杂区、p型离子注入区形成第一二极管，p型离子注入区与n阱形成第二二极管。
图5为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部俯视图，图5中，第一一次性可编程存储单元包括n型重掺杂区201、p型离子注入区202、n型阱203，第二一次性可编程存储单元包括n型重掺杂区211、p型离子注入区212、n型阱213，第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。
图6为本发明第二实施例中双二极管结构的一次性可编程存储阵列的局部版图，图6中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、位线BL2的金属层、n型重掺杂区201、p型离子注入区202、n型阱203、第一接触孔205和第二接触孔206。其中，形成字线WL1的金属层通过第一接触孔205与n型重掺杂区201连接；形成位线BL1的金属层通过第二接触孔206与n型阱203连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。
由于图6中的n型重掺杂区201被形成字线、位线的金属层阻挡，因此， 图6未示出n型重掺杂区201。
第三实施例
图7为本发明第三实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图7中包括由深隔离沟槽(dSTI，deeper STI)304隔离的第一一次性可编程存储单元和第二一次性可编程存储单元，其中，
第一一次性可编程存储单元包括：n型重掺杂区301、p型离子注入区302、n型阱303和p型衬底305。
其中，n型重掺杂区301位于p型离子注入区302内，p型离子注入区302位于n型阱303内，n型阱303位于p型衬底305上。n型重掺杂区301与字线WL1相连接，n型阱303与位线BL1相连接。
第二一次性可编程存储单元包括：n型重掺杂区311、p型离子注入区312、n型阱313和p型衬底305。
其中，n型重掺杂区311位于p型离子注入区312内，p型离子注入区312位于n型阱313内，n型阱313位于p型衬底305上。n型重掺杂区311与字线(WL，Word Line)相连接。
图7中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全相同的两个独立的一次性可编程存储单元，为了防止n型阱的热扩散效应造成的影响，采用比现有技术中隔离沟槽更深的深隔离沟槽对第一一次性可编程存储单元与第二一次性可编程存储单元进行隔离，从而使可编程存储单元之间的间距缩小，大大减小存储器的面积。下面对第一一次性可编程存储单元的结构进行描述。
在第一一次性可编程存储单元中，n型重掺杂区301、p型离子注入区302形成如图18A所示的第一二极管1801，p型离子注入区302与n型阱303形成如图18A所示的第二二极管1802。由于n型重掺杂区301为第一二极管1801的负极，n型阱303为第二二极管1802的负极，p型离子注入区302分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双二极管结构也称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802共用作为正极的p型离子注入区302。由于第一二极管1801、第二二极管1802的负极的n型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被 击穿，因此，第一二极管1801的n型重掺杂区101与p型离子注入区302形成的PN结的第一反向击穿电压要小于第二二极管1802的n型阱303与p型离子注入区302形成的PN结的第二反向击穿电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。
深隔离沟槽304用于将p型离子注入区303和p型离子注入区313隔离，深隔离沟槽304的深度大于p型离子注入区303、313的深度但小于n型阱305的深度。
下面介绍本发明第三实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤301S，按照掩膜图形生成深隔离沟槽；
步骤302S，在p型衬底上形成n阱；
步骤303S，在n阱内形成p型离子注入区；
步骤303S，在p型离子注入区内进行大剂量的n型离子注入形成n型重掺杂区。
上述步骤中，n型重掺杂区、p型离子注入区形成第一二极管，p型离子注入区与n阱形成第二二极管。深隔离沟槽的深度小于n阱的深度并且大于p型离子注入区的深度，从而保证深隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
图8为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部俯视图，图8中，第一一次性可编程存储单元包括n型重掺杂区301、p型离子注入区302、n型阱303，第二一次性可编程存储单元包括n型重掺杂区311、p型离子注入区312、n型阱313，深隔离沟槽304将第一一次性可编程存储单元、第二一次性可编程存储单元隔离。
图9为本发明第三实施例中双二极管结构的一次性可编程存储阵列的局部版图，图9中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、位线BL2的金属层、n型重掺杂区301、p型离子注入区302、n型阱303和接触孔306。其中，形成字线WL1的金属层通过接触孔306与n型重掺杂区301连接；形成位线BL1的金属层通过接触孔306与n 型阱303连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。
由于图9中的n型重掺杂区301被形成字线、位线的金属层阻挡，因此，图9未示出n型重掺杂区301。
第四实施例
图10为本发明第四实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图10中包括相隔预定距离的第一一次性可编程存储单元和第二一次性可编程存储单元，其中，
第一一次性可编程存储单元包括：p型轻掺杂区401、p型重掺杂区402、n型阱403和p型衬底404。
其中，p型轻掺杂区401、p型重掺杂区402位于n型阱403内，n型阱403位于p型衬底404上。p型轻掺杂区401与字线WL1相连接，p型重掺杂区402与位线BL1相连接。
第二一次性可编程存储单元包括：p型轻掺杂区411、p型重掺杂区412、n型阱413和p型衬底404。
其中，p型轻掺杂区411、p型重掺杂区412位于n型阱413内，n型阱413位于p型衬底404上。p型轻掺杂区411与字线WL1相连接。
图10中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全相同的两个独立的一次性可编程存储单元，为了防止n型阱的热扩散效应造成的影响，将第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。下面对第一一次性可编程存储单元的结构进行描述。
在第一一次性可编程存储单元中，p型轻掺杂区401、n型阱403形成如图20A所示的第一二极管2001，p型重掺杂区402与n型阱403形成如图20A所示的第二二极管2002。由于p型轻掺杂区401为第一二极管2001的正极，p型重掺杂区402为第二二极管2002的正极，n型阱403分别作为第一二极管2001、第二二极管2002的负极，因此，本实施例中的双二极管结构也称为P-N-P 相向型双二极管结构，第一二极管2001与第二二极管2002共用作为负极的n型阱403。由于第一二极管2001、第二二极管2002的正极的p型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第二二极管2002的n型阱403与p型重掺杂区402形成的PN结的第二反向击穿电压要小于第一二极管2001的p型轻掺杂区401与n型阱403形成的PN结的第一反向击穿电压，也就是说，第二二极管2002比第一二极管2002更容易被击穿。
下面介绍本发明第四实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤401S，在p型衬底上形成n阱；
步骤402S，在n阱的第一区域内进行大剂量的n型离子注入形成p型轻掺杂区；
步骤403S，在n阱的第二区域内进行小剂量的n型离子注入形成p型重掺杂区；
其中，步骤402S与步骤403S可以同时执行，也可以先执行步骤403S，再执行步骤402S。
上述步骤中，p型轻掺杂区与n阱形成第一二极管，p型重掺杂区与n阱形成第二二极管。
图11为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部俯视图，图5中，第一一次性可编程存储单元包括p型轻掺杂区401、p型重掺杂区402和n型阱403，第二一次性可编程存储单元包括p型轻掺杂区411、p型重掺杂区412、n型阱413，第一一次性可编程存储单元与第二一次性可编程存储单元相隔预定距离。
图12为本发明第四实施例中双二极管结构的一次性可编程存储阵列的局部版图，图12中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、位线BL2的金属层、p型轻掺杂区401、p型重掺杂区402、n型阱403和接触孔405。其中，形成字线WL1的金属层通过接触孔405与p型轻掺杂区401连接；形成位线BL1的金属层通过接触孔405与p型重掺杂区402连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属 层为第一金属层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。
由于图12中的p型轻掺杂区401、p型重掺杂区402被形成字线、位线的金属层阻挡，因此，图12未示出p型轻掺杂区401、p型重掺杂区402。
第五实施例
图13为本发明第五实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图13中包括由深隔离沟槽504隔离的第一一次性可编程存储单元和第二一次性可编程存储单元，其中，
第一一次性可编程存储单元包括：p型轻掺杂区501、p型重掺杂区502、n型阱503和p型衬底505。
其中，p型轻掺杂区501、p型重掺杂区502位于n型阱503内，n型阱503位于p型衬底505上。p型轻掺杂区501与字线WL1相连接，p型重掺杂区502与位线BL1相连接。
第二一次性可编程存储单元包括：p型轻掺杂区511、p型重掺杂区512(图未示)、n型阱513和p型衬底505。
其中，p型轻掺杂区511、p型重掺杂区512位于n型阱513内，n型阱513位于p型衬底505上。p型轻掺杂区511与字线WL1相连接。
图13中的第一一次性可编程存储单元与第二一次性可编程存储单元是结构完全相同的两个独立的一次性可编程存储单元，为了防止n型阱的热扩散效应造成的影响，采用深隔离沟槽将第一一次性可编程存储单元与第二一次性可编程存储单元隔离。深隔离沟槽的深度大于n阱的深度，从而保证深隔离沟槽能够很好地隔离n阱，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。下面对第一一次性可编程存储单元的结构进行描述。
在第一一次性可编程存储单元中，p型轻掺杂区501、n型阱503形成如图20A所示的第一二极管2001，p型重掺杂区502与n型阱503形成如图20A所示的第二二极管2002。由于p型轻掺杂区501为第一二极管2001的正极，p型重掺杂区502为第二二极管2002的正极，n型阱503分别作为第一二极管 2001、第二二极管2002的负极，因此，本实施例中的双二极管结构也称为P-N-P相向型双二极管结构，第一二极管2001与第二二极管2002共用作为负极的n型阱503。由于第一二极管2001、第二二极管2002的正极的p型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第二二极管2002的n型阱503与p型重掺杂区502形成的PN结的第二反向击穿电压要小于第一二极管2001的p型轻掺杂区501与n型阱503形成的PN结的第一反向击穿电压，也就是说，第二二极管2002比第一二极管2002更容易被击穿。
下面介绍本发明第五实施例中n型半晶体管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤501S，按照掩膜图形生成深隔离沟槽；
步骤502S，在p型衬底上形成n阱；
步骤503S，在n阱的第一区域内进行大剂量的n型离子注入形成p型轻掺杂区；
步骤504S，在n阱的第二区域内进行小剂量的n型离子注入形成p型重掺杂区；
其中，步骤503S与步骤504S可以同时执行，也可以先执行步骤504S，再执行步骤503S。
上述步骤中，p型轻掺杂区与n阱形成第一二极管，p型重掺杂区与n阱形成第二二极管。
图14为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部俯视图，图14中，第一一次性可编程存储单元包括p型轻掺杂区501、p型重掺杂区502和n型阱503，第二一次性可编程存储单元包括p型轻掺杂区511、p型重掺杂区512、n型阱513，深隔离沟槽504将第一一次性可编程存储单元、第二一次性可编程存储单元隔离。
图15为本发明第五实施例中双二极管结构的一次性可编程存储阵列的局部版图，图15中，一次性可编程存储单元包括形成字线WL1、字线WL2的金属层、形成位线BL1、位线BL2的金属层、p型轻掺杂区501、p型重掺杂区502、n型阱503和接触孔506。其中，形成字线WL1的金属层通过接触孔506与p型轻掺杂区501连接；形成位线BL1的金属层通过接触孔506与p 型重掺杂区502连接；形成字线WL1、字线WL2的金属层与形成位线BL1、位线BL2的金属层分别为位于不同层的两个金属层，例如，形成字线的金属层为第一金属层，形成位线的金属层为第二金属层，此外，形成字线的金属层与形成位线的金属层并不仅限于第一、二金属层，当然也可以是其它金属层，只要分别属于两个不同的金属层即可。
由于图15中的p型轻掺杂区501、p型重掺杂区502被形成字线、位线的金属层阻挡，因此，图15未示出p型轻掺杂区501、p型重掺杂区502。
第六实施例
图16为本发明第六实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图16中包括：n型重掺杂区601、n型轻掺杂区602、p型离子注入区603、隔离沟槽604、绝缘层605和p型衬底606。其中，
n型重掺杂区601、n型轻掺杂区602位于p型离子注入区603内，p型离子注入区103位于绝缘层605上，绝缘层605位于p型衬底606上，n型重掺杂区101与字线WL1相连接，n型轻掺杂区102与位线BL1相连接。其中，
n型重掺杂区601、p型离子注入区603形成如图18A所示的第一二极管1801，n型轻掺杂区602与p型离子注入区603形成如图18A所示的第二二极管1802。由于n型重掺杂区601为第一二极管1801的负极，n型轻掺杂区602为第二二极管1802的负极，p型离子注入区603分别作为第一二极管1801、第二二极管1802的正极，因此，本实施例中的双二极管结构又称为N-P-N背向型双二极管结构，第一二极管1801与第二二极管1802共用作为正极的p型离子注入区603。由于第一二极管1801、第二二极管1802的负极的n型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，第一二极管1801的n型重掺杂区601与p型离子注入区603形成的PN结的第一反向击穿电压要小于第二二极管1802的n型轻掺杂区602与p型离子注入区603形成的PN结的第二反向击穿电压，也就是说，第一二极管1801比第二二极管1802更容易被击穿。
隔离沟槽604直接连接到绝缘层605，从而可靠地将每个一次性可编程存储单元的p型离子注入区603隔离。绝缘层605可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质 材料来制造绝缘层。由于绝缘层605具有良好的绝缘特性，因此无须在衬底606上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第六实施例中双二极管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤601S，按照掩膜图形生成隔离沟槽；
步骤602S，在绝缘层上形成p型离子注入区；
步骤603S，在p型离子注入区的第一区域内进行大剂量的n型离子注入形成n型重掺杂区；
步骤604S，在p型离子注入区的第二区域内进行小剂量的n型离子注入形成n型轻掺杂区；
其中，步骤603S与步骤604S可以同时执行，也可以先执行步骤604S，再执行步骤603S。
上述步骤中，n型重掺杂区、p型离子注入区形成第一二极管，p型离子注入区与n型轻掺杂区形成第二二极管。隔离沟槽能够很好地隔离p型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
第七实施例
图17为本发明第七实施例中双二极管结构的一次性可编程存储单元结构的侧视图，图17中包括：p型轻掺杂区701、p型重掺杂区702、n型离子注入区703、隔离沟槽704、绝缘层705和p型衬底706。其中，
p型轻掺杂区701、p型重掺杂区702位于n型离子注入区703内，n型离子注入区703位于绝缘层705上，绝缘层705位于n型衬底706上，p型轻掺杂区101与字线WL1相连接，p型重掺杂区102与位线BL1相连接。其中，
p型轻掺杂区701、n型离子注入区703形成如图20A所示的第一二极管2001，n型离子注入区703与p型重掺杂区702形成如图20A所示的第二二极 管2002。由于第一二极管2001、第二二极管2002的正极的p型离子掺杂浓度不同，对于离子掺杂浓度越高的二极管将更容易被击穿，因此，p型轻掺杂区701为第一二极管2001的正极，p型重掺杂区702为第二二极管2002的正极，n型离子注入区703分别作为第一二极管2001、第二二极管2002的负极，因此，本实施例中的双二极管结构又称为P-N-P相向型双二极管结构，第一二极管2001与第二二极管2002共用作为正极的p型离子注入区703。由于第二二极管2002的n型重掺杂区702与p型离子注入区703形成的PN结的第一反向击穿电压要小于第一二极管2001的n型轻掺杂区701与p型离子注入区703形成的PN结的第二反向击穿电压，因此，第二二极管2002比第一二极管2001更容易被击穿。
隔离沟槽704直接连接到绝缘层705，从而可靠地将n型离子注入区703隔离。绝缘层705可以通过绝缘体上硅工艺或者蓝宝石上硅工艺制造，采用诸如二氧化硅、蓝宝石等具有高介电常数的电介质材料来制造绝缘层。由于绝缘层705具有良好的绝缘特性，因此无须在衬底706上制造反型阱，从而进一步减小存储单元的面积，另外，采用绝缘层替代传统体硅工艺的反型阱，从而能够避免体硅工艺性能上的劣势，如栓锁效应等。对于采用蓝宝石上硅工艺制造绝缘层的一次性可编程存储器，由于蓝宝石的具有极强的稳定性，不易受如辐射、高温高压等各种恶劣外部环境的影响，因此，极大地提高一次性可编程存储器的数据存储的稳定性和可靠性。
下面介绍本发明第七实施例中双二极管结构的一次性可编程存储单元的制造方法，具体步骤如下：
步骤701S，按照掩膜图形生成隔离沟槽；
步骤702S，在绝缘层上形成n型离子注入区；
步骤703S，在n型离子注入区的第一区域内进行大剂量的p型离子注入形成p型轻掺杂区；
步骤704S，在n型离子注入区的第二区域内进行小剂量的p型离子注入形成p型重掺杂区；
其中，步骤703S与步骤704S可以同时执行，也可以先执行步骤704S，再执行步骤703S。
上述步骤中，p型轻掺杂区、n型离子注入区形成第一二极管，n型离子注入区与p型重掺杂区形成第二二极管。隔离沟槽能够很好地隔离n型离子注入区，使得每个一次性可编程存储单元之间的间距很小，从而减小一次性可编程存储阵列占用的面积。
下表1为本发明实施例中双二极管结构的一次性可编程存储单元的编程和读取方法：
| VWL | VBL | 是否进行编程 | ||
| 编程 | 选WL/选BL | Vpp | 0V | 是 |
| 选WL/不选BL | Vpp | Vpp或高阻 | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vpp或高阻 | 否 | |
| 是否检测灵敏放大器电流 | ||||
| 读取 | 选WL/选BL | Vread | 0V | 是 |
| 选WL/不选BL | Vread | Vdd | 否 | |
| 不选WL/选BL | 0V | 0V | 否 | |
| 不选WL/不选BL | 0V | Vdd | 否 |
表1
表1中，击穿电压Vpp至少大于2倍工作电压Vdd、并小于第一二极管和第二二极管中反向击穿电压较小的二极管的击穿电压；读取电压Vread≤工作电压Vdd。
编程过程：
在字线WL上施加击穿电压Vpp，在位线BL上施加0V电压，从而将第一二极管和第二二极管中反向击穿电压较小的二极管击穿，并使第一二极管和第二二极管中反向击穿电压较大的二极管正向导通。对于未选中的可编程存储单元，在位线BL上施加击穿电压Vpp，以防止位于已选中的字线上的第一二极管已击穿的其它可编程存储单元发生漏电。
在0.13um的逻辑工艺下，击穿电压Vpp可选取的电压值如6-10V，工作电压Vdd可选取的电压值如1.3V，读取电压Vread可选取的电压值如1V。当然，根据不同的逻辑工艺，击穿电压Vpp、工作电压Vdd、读取电压Vread也可以有 所变化。
读取过程：
在与字线WL上施加读取电压Vread，在位线BL上施加0V电压，即在n型轻掺杂区上施加0V电压，检测灵敏放大器是否有电流，如果是，则表示第一二极管和第二二极管中反向击穿电压较小的二极管被击穿形成电阻，第一二极管和第二二极管中反向击穿电压较大的二极管正向导通，则输出为逻辑“1”；否则，表示第一二极管和第二二极管中反向击穿电压较小的二极管未被击穿，输出逻辑“0”。
图18A为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元的等效电路原理图；图18A中包括串联连接的第一二极管1801和第二二极管1802，其中，第一二极管1801与位线WL连接，第二二极管1802与字线BL连接。
图18B为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储单元编程击穿后的等效电路原理图；图18B中包括串联连接的电阻1803和第二二极管1802，其中，当图18A中的第一二极管1801在编程电压的作用下被击穿后，形成电阻1803。电流I沿字线WL到位线BL的方向流动。
图19为本发明第一、二、三、六实施例中双二极管结构的一次性可编程存储阵列的局部示意图；图19中包括多个双二极管结构的一次性可编程存储单元、字线WL1、字线WL2、字线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元分别与一条字线、一条位线连接。位于图19中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已经被编程击穿，因此，图中以电阻1903串联二极管1902的等效电路来表示该一次性可编程存储单元。
图20A为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元的电路原理图；图20A中包括串联连接的第一二极管2001和第二二极管2002，其中，第一二极管2001与位线WL连接，第二二极管2002与字线BL连接。
图20B为本发明第四、五、七实施例中双二极管结构的一次性可编程存储单元编程击穿后的等效电路原理图；图20B中包括串联连接的电阻2003和 第一二极管2001，其中，当图20A中的第二二极管2002在编程电压的作用下被击穿后，形成电阻1803。电流I沿字线WL到位线BL的方向流动。
图21为本发明第四、五、七实施例中双二极管结构的一次性可编程存储阵列的局部示意图；图21中包括多个双二极管结构的一次性可编程存储单元、字线WL1、字线WL2、字线WL3、位线BL1、位线BL2、位线BL3，每个一次性可编程存储单元分别与一条字线、一条位线连接。位于图21中央的分别连接字线WL2、位线BL2的一次性可编程存储单元已经被编程击穿，因此，图中以二极管2101串联电阻2103的等效电路来表示该一次性可编程存储单元。
本发明所述的一次性可编程存储器、制造及编程读取方法，由于采用双二极管结构，因此，该一次性可编程存储单元结构简单、存储单元面积小，集成度高。
另外，由于基于现有逻辑工艺制造，因此该一次性可编程存储单元可以随工艺特征尺寸等比例缩小，使该一次性可编程存储器的集成度随工艺的发展而进一步提高。
另外，由于无需增加特殊工艺、因此该一次性可编程存储单元可以直接嵌入到SOC芯片中。
另外，通过调节二极管结构中两个二极管PN结的掺杂浓度，从而保证双二极管结构中只有一个二极管被击穿，进而提高了一次性编程存储器的可靠性。
另外，由于二极管的反向击穿电压与二极管PN结掺杂浓度有关，因此，可以通过调节二极管PN结的掺杂浓度来调节击穿电压，从而灵活地设计用于对存储单元进行编程的编程电压。
另外，由于采用绝缘层替代传统体硅工艺的反型阱，并且通过绝缘层和隔离沟槽有效隔离离子注入区，不但提高数据存储的稳定性和可靠性，而且进一步减小了存储单元面积。
另外，本发明利用SOI工艺的绝缘层与隔离沟槽形成的相互隔离的阱作为二极管的正极，因此不需要增加或改变任何工艺步骤，就可以做出面积很小的存储单元，而且能够避免普通体硅工艺性能上的劣势，如栓锁效应等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，对本发明实施例所作的任何修改、变更、组合、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (15)
1.一种双二极管结构的一次性可编程存储器，其特征在于，包括多个双二极管结构的一次性可编程存储器单元，所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
2.根据权利要求1所述的一次性可编程存储器，其特征在于，所述可编程存储器包括：
隔离沟槽，用于将所述离子注入区隔离；其中，所述隔离沟槽的深度大于所述离子注入区的深度。
3.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述多个双二极管结构的一次性可编程存储器单元至少包括第一双二极管结构的一次性可编程存储器单元和第二双二极管结构的一次性可编程存储器单元，其中，
所述第一双二极管结构的一次性可编程存储器单元与所述第二双二极管结构的一次性可编程存储器单元保持能够防止阱的热扩散效应造成的影响的预定距离。
4.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；
所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
5.根据权利要求1所述的一次性可编程存储器，其特征在于，
所述双二极管结构包括：
背向型双二极管结构或相向型双二极管结构。
6.根据权利要求1所述的一次性可编程存储器，其特征在于，所述离子注入区包括阱。
7.一种双二极管结构的一次性可编程存储器的制造方法，其特征在于，所述双二极管结构的一次性可编程存储器包括多个双二极管结构的一次性可编程存储器单元，所述制造方法包括以下步骤：
在衬底上形成离子注入区；
在离子注入区的第一区域内形成第一掺杂区；
在离子注入区的第二区域内形成第二掺杂区；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
将所述第一掺杂区与所述离子注入区形成第一二极管；
将所述离子注入区与所述第二掺杂区形成第二二极管；
将所述第一二极管与所述第二二极管串联连接；
将所述第一二极管与字线相连接，将所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压。
8.根据权利要求7所述的制造方法，其特征在于，
生成将所述离子注入区隔离的隔离沟槽，其中，所述隔离沟槽的深度大于所述离子注入区的深度。
9.根据权利要求7所述的制造方法，其特征在于，
所述多个双二极管结构的一次性可编程存储器单元至少包括第一双二极管结构的一次性可编程存储器单元和第二双二极管结构的一次性可编程存储器单元，其中，
将所述第一双二极管结构的一次性可编程存储器单元与所述第二双二极管结构的一次性可编程存储器单元保持能够防止阱的热扩散效应造成的影响的预定距离。
10.根据权利要求7所述的制造方法，其特征在于，
所述第一掺杂区的离子类型与所述第二掺杂区的离子类型相同；
所述离子注入区的离子类型与所述第一、第二掺杂区的离子类型不同。
11.根据权利要求7所述的制造方法，其特征在于，
所述双二极管结构包括：
背向型双二极管结构或相向型双二极管结构。
12.根据权利要求7所述的制造方法，其特征在于，所述离子注入区包括阱。
13.一种双二极管结构的一次性可编程存储器的编程方法，其特征在于，
所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；
所述编程方法包括：
在所述字线上施加第一电压，在所述位线上施加第二电压，将所述第一二极管和第二二极管中反向击穿电压小的二极管击穿形成导通电阻，并使所述第一二极管和第二二极管中反向击穿电压大的二极管导通。
14.根据权利要求13所述的编程方法，其特征在于，
所述第一电压与所述第二电压的差值为能够将所述第一二极管和第二二极管中反向击穿电压小的二极管击穿的电压值，但小于所述第一二极管和第二二极管中反向击穿电压大的二极管的击穿电压。
15.一种双二极管结构的一次性可编程存储器的读取方法，其特征在于，
所述双二极管结构的一次性可编程存储器单元包括：
第一二极管，由第一掺杂区与离子注入区形成；
第二二极管，由所述离子注入区与第二掺杂区形成；
所述第一掺杂区与所述第二掺杂区的离子掺杂浓度不同；
所述第一二极管与所述第二二极管串联连接；
所述第一二极管与字线相连接，所述第二二极管与位线相连接；
所述第一二极管的反向击穿电压不同于所述第二二极管的反向击穿电压；
所述读取方法包括：
在所述字线上施加第三电压，在所述位线上施加第四电压，检测灵敏放大器是否有电流，如果是，则表示所述第一二极管和第二二极管中反向击穿电压小的二极管被击穿形成电阻，输出为逻辑“1”；否则，表示所述第一二极管和第二二极管中反向击穿电压小的二极管未被击穿，输出逻辑“0”。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100865208A CN101908546B (zh) | 2009-06-04 | 2009-06-04 | 一次性可编程存储器、制造及编程读取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100865208A CN101908546B (zh) | 2009-06-04 | 2009-06-04 | 一次性可编程存储器、制造及编程读取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908546A CN101908546A (zh) | 2010-12-08 |
| CN101908546B true CN101908546B (zh) | 2012-06-13 |
Family
ID=43263948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100865208A Active CN101908546B (zh) | 2009-06-04 | 2009-06-04 | 一次性可编程存储器、制造及编程读取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908546B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129107B (zh) * | 2016-07-01 | 2019-07-09 | 电子科技大学 | 半导体结构、半导体组件及功率半导体器件 |
-
2009
- 2009-06-04 CN CN2009100865208A patent/CN101908546B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908546A (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601499B2 (en) | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same | |
| CN101361139B (zh) | 一次可编程存储器及其操作方法 | |
| CN102376358A (zh) | 电子系统、反熔丝记忆体元件及其提供方法 | |
| CN113496988B (zh) | 反熔丝单元及反熔丝阵列 | |
| CN102881692B (zh) | 单层多晶非易失性存储器单元 | |
| EP2439746A1 (en) | Single polysilicon non-volatile memory | |
| CN112234061B (zh) | 一种反熔丝一次性可编程存储单元 | |
| WO2024077917A1 (zh) | 一种反熔丝单元及反熔丝阵列 | |
| CN203456098U (zh) | 可编程存储单元 | |
| CN101908546B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101752382B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN100589248C (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| CN101908548B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101908547B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| US6118691A (en) | Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read | |
| CN103094282A (zh) | P型一次性可编程器件结构 | |
| CN101170116A (zh) | 一种可编程非易失性存储器单元、阵列及其制造方法 | |
| CN113496989B (zh) | 反熔丝单元及反熔丝阵列 | |
| CN101752384B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| CN101752388B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| KR102166525B1 (ko) | 단일층의 게이트를 갖는 불휘발성 메모리소자 및 그 동작방법과, 이를 이용한 메모리 셀어레이 | |
| CN101752383B (zh) | 一次性可编程存储器、制造及编程读取方法 | |
| US8243492B2 (en) | One time programmable memory device and manufacturing method of one time programmable memory device | |
| KR20140119577A (ko) | 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법 | |
| KR20110022962A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Applicant after: GIGADEVICE SEMICONDUCTOR Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Applicant before: GigaDevice Semiconductor Inc. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: BEIJING XINJI JIAYI, MICROELECTRONIC SCIENCE + TECH. CO., LTD. TO: GIGADEVICE SEMICONDUCTOR INC. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD. Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC. |
|
| CP03 | Change of name, title or address |
Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing Patentee before: GigaDevice Semiconductor Inc. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |