CN100550428C - 一种非易失性存储器件及其设计方法 - Google Patents

一种非易失性存储器件及其设计方法 Download PDF

Info

Publication number
CN100550428C
CN100550428C CNB2007101757108A CN200710175710A CN100550428C CN 100550428 C CN100550428 C CN 100550428C CN B2007101757108 A CNB2007101757108 A CN B2007101757108A CN 200710175710 A CN200710175710 A CN 200710175710A CN 100550428 C CN100550428 C CN 100550428C
Authority
CN
China
Prior art keywords
contact hole
layer
metal
polysilicon layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101757108A
Other languages
English (en)
Other versions
CN101132025A (zh
Inventor
朱一明
胡洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd filed Critical Beijing Xinji Jiayi Microelectronic Science & Tech Co Ltd
Priority to CNB2007101757108A priority Critical patent/CN100550428C/zh
Publication of CN101132025A publication Critical patent/CN101132025A/zh
Application granted granted Critical
Publication of CN100550428C publication Critical patent/CN100550428C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种非易失性存储器件及其设计方法：包括：金属层、接触孔、阻挡层和晶体管，晶体管包括多晶硅层，金属层与接触孔形成控制栅；多晶硅层在阻挡层的阻隔下未与接触孔直接连接而形成浮栅；其中，金属层、接触孔、阻挡层和多晶硅层依次连接共同形成电容结构。通过本发明大大提高了控制栅与浮栅耦合电容的电容密度，减小了存储单元的面积，并有利于集成系统的金属线连接。

Description

一种非易失性存储器件及其设计方法
技术领域
本发明主要涉及半导体存储器件，尤其涉及一种非易失性存储器件及其设计方法。
背景技术
片上系统(SOC，System On Chip)的制造主要以逻辑工艺为基础，设计人员在进行SOC的设计时，常常需要集成大量的非易失性存储单元。现有的非易失性存储器的制造过程除了采用逻辑工艺外还需要采用特殊工艺，逻辑工艺是大多数集成电路(IC，Integrated Circuits)设计者普遍使用的主流工艺，而特殊工艺却与逻辑工艺有较大区别。由于在制造非易失性存储器时所需采用的特殊工艺不常使用，因此，如果采用该特殊工艺来开发和制造SOC器件，将耗费大量成本，将使所制造的SOC器件的价格比采用逻辑工艺制造的SOC器件要昂贵很多。
另外，尽管可以为了方便地制造非易失性存储器，而运用该特殊工艺来制造整个SOC，但所付出的代价是大大降低其它逻辑器件的性能。由于许多IC设计者并不像了解传统的逻辑工艺那样熟悉这种特殊工艺，因此，运用该特殊工艺来制造整个SOC的方法增加了设计风险和复杂度，更糟糕的还有高成本和滞后的技术支持。其中，滞后的技术支持将造成整个SOC开发时间上的延误，而造成滞后的技术支持的主要原因是因为在半导体制造行业还没有广泛地使用这种特殊工艺。
基于逻辑工艺的非易失性存储器主要包括以下几种方案：一是由P型金属氧化物半导体(PMOS，P type Metal-Oxide Semiconductor)和N型金属氧化物半导体(NMOS，N type Metal-Oxide Semiconductor)对构成的存储单元结构，为了防止高压操作时的闩锁效应，这种结构中的PMOS和NMOS必须保持较大间隔，占用了大量面积；二是采用同层金属的耦合电容控制浮栅的结构，由于同层金属耦合电容的电容密度比较小，这种结构往往需要占用较大的金属面积和多层金属，不利于集成芯片内部的金属线连接。另外，通过使用软击穿和硬击穿效应来产生一系列不同的阻抗来实现对数据的存储，然而，鉴于击穿操作过程中的控制难度和一些未知效应，通过利用软击穿和硬击穿效应设计的非易失性存储器的可编程次数将十分有限。
因此，对非易失性存储器的设计，在尝试保证存储单元的紧凑性和可靠性的同时，尽量采用与逻辑工艺一致的设计制造方法，尽可能地克服上述现有技术设计初期的缺陷。
发明内容
有鉴于此，本发明的目的在于提供一种非易失性存储器件及其设计方法。通过该非易失性存储器件及其设计方法，达到提高控制栅与浮栅耦合电容的电容密度，减小存储单元的面积，并有利于集成系统的金属线连接的目的。
本发明提供了一种非易失性存储器件，包括：
金属层、接触孔、阻挡层和晶体管，其中，
晶体管包括多晶硅层，
其特征在于，
金属层与接触孔形成控制栅；
多晶硅层形成浮栅；
金属层、接触孔、阻挡层和多晶硅层依次连接形成电容结构。
该器件所述阻挡层为金属硅化物阻挡层。
该器件所述接触孔为单个大接触孔。
该器件所述接触孔为多个常规接触孔。
该器件所述金属层为第一金属层。
该器件所述晶体管为P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管。
本发明还提供了一种非易失性存储器件的设计方法，包括：
提供金属层、接触孔、阻挡层和晶体管，其中，
晶体管包括多晶硅层，
其特征在于，
金属层和接触孔形成控制栅；
多晶硅层形成浮栅；
金属层、接触孔、阻挡层、多晶硅层依次连接形成电容结构。
该方法所述阻挡层为金属硅化物阻挡层。
该方法所述接触孔为单个接触孔。
该方法所述接触孔为多个接触孔。
本发明所述的一种非易失性存储器件及其设计方法，通过利用现有逻辑制造工艺中的金属硅化物阻挡层，使接触孔(contact)与浮栅之间保持预定距离，从而在接触孔和浮栅之间形成具有较大电容密度的耦合电容，大大提高了控制栅与浮栅耦合电容的电容密度，减小了存储单元的面积，并有利于集成系统的金属线连接。
附图说明
图1为本发明中第一种PMOS类型非易失性可编程存储单元的典型示意图；
图2为本发明中第一种NMOS类型非易失性可编程存储单元的典型示意图；
图3为本发明中第一种非易失性可编程存储单元的俯视图；
图4为本发明中第二种PMOS类型非易失性可编程存储单元的典型示意图；
图5为本发明中第二种NMOS类型非易失性可编程存储单元的典型示意图；
图6为本发明中第二种非易失性可编程存储单元的俯视图。
具体实施方式
下面结合附图来说明本发明的具体实施方式。
在现有半导体逻辑工艺中，为了提高集成电路的性能，需要利用难熔金属硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为：在完成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金属硅化物；反应完成后去除剩余的金属；由于金属不与绝缘层反应，因此不会影响绝缘层的性能。在自对准难熔金属硅化物工艺中，大规模集成电路的绝大部分有源区和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要阻挡层保护，我们称该层为金属硅化物阻挡层(SAB，Salicide Block)。
由于在现有半导体逻辑工艺中，金属硅化物阻挡层与其他介质层相比厚度很小，因此本发明将金属硅化物阻挡层用于浮栅结构非易失性存储器的耦合电容的制造，具体步骤如下：
一、在完成栅刻蚀及有源区的注入后，进行金属硅化物的淀积及刻蚀。其中，非易失性存储器的浮栅被金属硅化物阻挡层完全覆盖。
二、淀积金属，形成自对准难熔金属硅化物，去除剩余金属。
三、淀积第一层介质层。
四、进行平坦化工艺。
五、刻蚀及制作接触孔。
由于金属硅化物阻挡层的材料及性质与第一层介质层有差异，因此在接触孔刻蚀时，浮栅上的接触孔由于金属硅化物阻挡层的作用不能与浮栅真正接触，而是保持一段距离。这样接触孔与浮栅之间形成了具有较大电容密度的耦合电容。
六、将接触孔作为控制栅，用金属与之连接引出字线。
图1为本发明中第一种PMOS类型非易失性可编程存储单元的典型示意图，图中包括配置有电容的控制栅(Control Gate)100和具有浮栅(FloatingGate)102的PMOS型浮栅存储单元101。该PMOS型浮栅存储单元101包括一个PMOS晶体管，该PMOS晶体管包括N型衬底103、形成源极和漏极的p型离子扩散区104。浮栅102包括多晶硅(Poly)层106，浮栅102被金属硅化物阻挡层107覆盖。控制栅100包括第一金属层108和接触孔(contact)105。第一金属层108与接触孔105连接，接触孔105与金属硅化物阻挡层107连接，在金属硅化物阻挡层107的阻挡下，接触孔105与浮栅102中的多晶硅层106之间保持预定距离，从而使第一金属层108、接触孔105、金属硅化物阻挡层107和多晶硅层106共同形成金属层-介质层-多晶硅层的电容结构。由于金属硅化物阻挡层107的层厚很薄，因此，该电容结构具有较大的电容密度，从而使该电容结构产生的电容将取代现有技术中控制栅与浮栅之间的耦合电容而成为存储器实现存储功能的主要电容，从而为可编程存储单元进行特定的存储器操作提供更加恰当的电容比。该电容比的定义为：在一个可编程单元中，控制栅与浮栅之间的电容值除以浮栅与MOS晶体管衬底之间的电容值，所得比值即为电容比。通常情况下，该电容比的比值范围为[5，10]。
图2为本发明中第一种NMOS类型非易失性可编程存储单元的典型示意图，图中包括配置有电容的控制栅200和具有浮栅202的NMOS型浮栅存储单元201。浮栅存储单元201包括一个NMOS器件，它由p型衬底203、源极和漏极的n型离子扩散区204组成。浮栅202包括多晶硅层206，浮栅202被金属硅化物阻挡层207覆盖。控制栅200包括第一金属层208和接触孔205。第一金属层208与接触孔205连接，接触孔205与金属硅化物阻挡层207连接，在金属硅化物阻挡层207的阻挡下，接触孔205与浮栅202中的多晶硅层206之间保持预定距离，从而使第一金属层208、接触孔205、金属硅化物阻挡层207和多晶硅层206共同形成金属层-介质层-多晶硅层的电容结构。由于金属硅化物阻挡层207的层厚很薄，因此，该电容结构具有较大的电容密度，从而使该电容结构产生的电容将取代现有技术中控制栅与浮栅之间的耦合电容而成为存储器实现存储功能的主要电容，从而为可编程存储单元进行特定的存储器操作提供更加恰当的电容比。
图3为本发明中第一种非易失性可编程存储单元结构的俯视图。结合图1，图3中包括、p型离子扩散区104、多个接触孔105、多晶硅层106、金属硅化物阻挡层107和第一金属层108。由于图1是对PMOS型非易失性可编程存储单元结构进行的描述，图2是对NMOS型非易失性可编程存储单元结构进行的描述，二者仅仅是晶体管类型上的不同，在结构上完全一致，因此，图3也可以作为对图2中NMOS型非易失性可编程存储单元结构的俯视图。
结合本发明的另一种结构，图4为本发明中第二种PMOS类型非易失性可编程存储单元的典型示意图，该单元包括配置有电容的控制栅300和具有浮栅302的PMOS类型浮栅存储单元301。浮栅存储单元301包括PMOS器件，它由n型衬底和源极和漏极的p型离子扩散区304组成。浮栅302包括多晶硅层306，浮栅302被金属硅化物阻挡层307覆盖。控制栅300包括第一金属层308和接触孔305。第一金属层308与接触孔305连接，接触孔305与金属硅化物阻挡层307连接，在金属硅化物阻挡层307的阻挡下，接触孔305与浮栅302中的多晶硅层306之间保持预定距离，从而使第一金属层308、接触孔305、金属硅化物阻挡层307和多晶硅层306共同形成金属层-介质层-多晶硅层的电容结构。由于金属硅化物阻挡层307的层厚很薄，因此，该电容结构具有较大的电容密度，从而使该电容结构产生的电容将取代现有技术中控制栅与浮栅之间的耦合电容而成为存储器实现存储功能的主要电容，从而为可编程存储单元进行特定的存储器操作提供更加恰当的电容比。
图5为本发明中第二种NMOS类型非易失性可编程存储单元的典型示意图。NMOS类型的非易失性存储器包括配置有电容的控制栅400和具有浮栅402的NMOS类型的浮栅存储器401。浮栅存储单元401包括NMOS器件，该器件由p型衬底403和源极和漏极的n型离子扩散区404组成。浮栅402包括多晶硅层406，浮栅402被金属硅化物阻挡层407覆盖。控制栅400包括第一金属层408和接触孔405。第一金属层408与接触孔405连接，接触孔405与金属硅化物阻挡层407连接，在金属硅化物阻挡层407的阻挡下，接触孔405与浮栅402中的多晶硅层406之间保持预定距离，从而使第一金属层408、接触孔405、金属硅化物阻挡层407和多晶硅层406共同形成金属层-介质层-多晶硅层的电容结构。由于金属硅化物阻挡层407的层厚很薄，因此，该电容结构具有较大的电容密度，从而使该电容结构产生的电容将取代现有技术中控制栅与浮栅之间的耦合电容而成为存储器实现存储功能的主要电容，从而为可编程存储单元进行特定的存储器操作提供更加恰当的电容比。
图6为本发明中第二种非易失性可编程存储单元的俯视图，结合图4，图6中包括、p型离子扩散区304、单个接触孔305、多晶硅层306、金属硅化物阻挡层307和第一金属层308。由于图4是对PMOS型非易失性可编程存储单元结构进行的描述，图5是对NMOS型非易失性可编程存储单元结构进行的描述，二者仅仅是晶体管类型上的不同，在结构上完全一致，因此，图6也可以作为对图5中NMOS型非易失性可编程存储单元结构的俯视图。
通过对比图3与图6，容易发现图3中采用的是多个常规接触孔，而图6采用的是单个大接触孔。在实现本发明的过程中，采用单个大接触孔的方案比采用多个常规接触孔的方案更为优越，其具体原因如下：
由于为了满足现有逻辑工艺的要求，多个常规接触孔相互之间需要保持一定的安全间距，因此在产生相同大小的耦合电容前提下，在一个存储单元内部大接触孔所占用的面积将大大小于多个常规接触孔占用的面积；
最后要补充的是，本发明中的离子扩散区104，204，304或404用来提供包括位线在内的存储器的互连，从而使金属层可以更好地与互连线隔绝，进而更充分地提供电容。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (9)

1.一种非易失性存储器件，包括：金属层、接触孔、阻挡层和晶体管，其中，
晶体管包括多晶硅层，
其特征在于，
金属层与接触孔形成控制栅；
多晶硅层形成浮栅；
金属层、接触孔、阻挡层和多晶硅层依次连接形成电容结构。
2.根据权利要求1所述的非易失性存储器件，其特征在于，所述阻挡层为金属硅化物阻挡层。
3.根据权利要求1所述的非易失性存储器件，其特征在于，所述接触孔为单个接触孔。
4.根据权利要求1所述的非易失性存储器件，其特征在于，所述接触孔为多个接触孔。
5.根据权利要求1所述的非易失性存储器件，其特征在于，所述晶体管为P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管。
6.一种非易失性存储器件的设计方法，包括：
提供金属层、接触孔、阻挡层和晶体管，其中，
晶体管包括多晶硅层，
其特征在于，
金属层和接触孔形成控制栅；
多晶硅层形成浮栅；
金属层、接触孔、阻挡层、多晶硅层依次连接形成电容结构。
7.根据权利要求6所述的设计方法，其特征在于，所述阻挡层为金属硅化物阻挡层。
8.根据权利要求6所述的设计方法，其特征在于，所述接触孔为单个接触孔。
9.根据权利要求6所述的设计方法，其特征在于，所述接触孔为多个接触孔。
CNB2007101757108A 2007-10-10 2007-10-10 一种非易失性存储器件及其设计方法 Active CN100550428C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007101757108A CN100550428C (zh) 2007-10-10 2007-10-10 一种非易失性存储器件及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101757108A CN100550428C (zh) 2007-10-10 2007-10-10 一种非易失性存储器件及其设计方法

Publications (2)

Publication Number Publication Date
CN101132025A CN101132025A (zh) 2008-02-27
CN100550428C true CN100550428C (zh) 2009-10-14

Family

ID=39129196

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101757108A Active CN100550428C (zh) 2007-10-10 2007-10-10 一种非易失性存储器件及其设计方法

Country Status (1)

Country Link
CN (1) CN100550428C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831885B (zh) * 2018-06-29 2022-08-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法

Also Published As

Publication number Publication date
CN101132025A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
US10903237B1 (en) Three-dimensional memory device including stepped connection plates and methods of forming the same
US7973314B2 (en) Semiconductor device and method of manufacturing the same
US7915667B2 (en) Integrated circuits having a contact region and methods for manufacturing the same
US8355281B2 (en) Flash memory having multi-level architecture
CN103325418B (zh) 用于rom单元的器件
CN103367367B (zh) 用于高速rom单元的装置
US8134198B2 (en) Nonvolatile semiconductor memory
CN106024785A (zh) 集成电路器件及其制造方法
US10903223B2 (en) Driver placement in memories having stacked memory arrays
JP2004253730A (ja) 半導体集積回路装置およびその製造方法
CN104979351A (zh) 半导体装置及其制造方法
US8558283B2 (en) Semiconductor device including dummy
Lee Scaling challenges in NAND flash device toward 10nm technology
CN100589248C (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
US7405440B2 (en) Nonvolatile semiconductor memory
US7440311B2 (en) Single-poly non-volatile memory cell
CN100550428C (zh) 一种非易失性存储器件及其设计方法
US20150060987A1 (en) Flash memory with p-type floating gate
JP6031394B2 (ja) ３ｄｎａｎｄフラッシュメモリ
CN116941338A (zh) 集成组合件及形成集成组合件的方法
WO2007008344A1 (en) Integrated circuit embodying a non-volatile memory cell
CN100568510C (zh) 一种可编程非易失性存储单元结构及其制造方法
US20240090228A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
CN101207134B (zh) 一次性可编程非易失性存储器单元、阵列及其制造方法
JP2007201494A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: BEIJING ZHAOYI INNOVATION SCIENCE AND TECHNOLOGY C

Free format text: FORMER NAME: BEIJING XINJI JIAYI MICROELECTRONICS SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee after: GIGADEVICE SEMICONDUCTOR Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee before: GigaDevice Semiconductor Inc.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Non-volatile memory device and design method thereof

Effective date of registration: 20101207

Granted publication date: 20091014

Pledgee: Beijing Zhongguancun small loan Limited by Share Ltd.

Pledgor: GigaDevice Semiconductor Inc.

Registration number: 2010990000995

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20110130

Granted publication date: 20091014

Pledgee: Beijing Zhongguancun small loan Limited by Share Ltd.

Pledgor: GigaDevice Semiconductor Inc.

Registration number: 2010990000995

C56 Change in the name or address of the patentee

Owner name: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: BEIJING GIGADEVICE SEMICONDUCTOR INC.

CP03 Change of name, title or address

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Patentee before: GigaDevice Semiconductor Inc.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.