CN106024785A - 集成电路器件及其制造方法 - Google Patents

集成电路器件及其制造方法 Download PDF

Info

Publication number
CN106024785A
CN106024785A CN201610177256.9A CN201610177256A CN106024785A CN 106024785 A CN106024785 A CN 106024785A CN 201610177256 A CN201610177256 A CN 201610177256A CN 106024785 A CN106024785 A CN 106024785A
Authority
CN
China
Prior art keywords
fin
grid line
contact portion
active region
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610177256.9A
Other languages
English (en)
Other versions
CN106024785B (zh
Inventor
郑在烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN202111249022.8A priority Critical patent/CN114005827A/zh
Publication of CN106024785A publication Critical patent/CN106024785A/zh
Application granted granted Critical
Publication of CN106024785B publication Critical patent/CN106024785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供了一种集成电路器件，该集成电路器件包括：衬底；第一鳍式有源区域和第二鳍式有源区域，它们在衬底上在第一方向上延伸；衬底上的第一栅线和第二栅线，它们在与第一方向交叉的第二方向上延伸；以及第一接触结构和第二接触结构。第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉。第一接触结构位于第一栅线一侧的第一鳍式有源区域上并且接触第一栅线。第二接触结构位于第二栅线一侧的第二鳍式有源区域上。第一接触结构包括包含金属硅化物的第一下接触部分以及第一下接触部分上的第一上接触部分。第二接触结构包括包含金属硅化物的第二下接触部分以及第二下接触部分上的第二上接触部分。

Description

集成电路器件及其制造方法
相关申请的交叉引用
本申请要求于2015年3月25日在韩国知识产权局提交的韩国专利申请No.10-2015-0041644的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本公开涉及一种集成电路器件和/或其制造方法，并且更具体地说，涉及一种包括鳍场效应晶体管(FinFET)的集成电路器件和/或其制造方法。
背景技术
对于高速电子装置而言，已经使电子装置中的半导体器件小型化。提出FinFET作为半导体小型化技术的一个示例。在FinFET中，栅极可形成在从衬底突出的鳍上，以使得鳍用作三维沟道。
发明内容
本公开涉及一种具有提高的集成密度和性能的集成电路器件。
本公开涉及一种制造集成电路器件的方法。
根据示例实施例，一种集成电路器件包括衬底、在衬底上彼此间隔开的第一鳍式有源区域和第二鳍式有源区域、衬底上的第一栅线和第二栅线、第一鳍式有源区域上的第一接触结构以及第二鳍式有源区域上的第二接触结构。第一鳍式有源区域和第二鳍式有源区域在第一方向上延伸。第一栅线和第二栅线在与第一方向交叉的第二方向上延伸。第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉。第一接触结构在第一栅线的一侧。第一接触结构接触第一栅线。第二接触结构在第二栅线的一侧。第一接触结构包括第一下接触部分以及位于第一下接触部分上的第一上接触部分。第一下接触部分包括金属硅化物。第二接触结构包括第二下接触部分以及位于第二下接触部分上的第二上接触部分。第二下接触部分包括金属硅化物。
在示例实施例中，第一上接触部分可接触第一栅线的上表面。
在示例实施例中，第一下接触部分可在第二方向上延伸。
在示例实施例中，第一鳍式有源区域和第二鳍式有源区域可在垂直于衬底的主表面的方向上从衬底突出。第一下接触部分可延伸以覆盖第一鳍式有源区域的侧壁和上表面。第一下接触部分可延伸以覆盖第二鳍式有源区域的侧壁和上表面。
在示例实施例中，第一上接触部分在第一方向上的宽度可大于第二上接触部分在第一方向上的宽度。
在示例实施例中，第一栅线的接触第一上接触部分的那部分可为伪栅极。
在示例实施例中，第一栅线的接触第一上接触部分的那部分可与第一鳍式有源区域的侧壁竖直地重叠。
在示例实施例中，第一上接触部分可包括第一部分和第二部分。第一上接触部分的第一部分可接触第一下接触部分。第一上接触部分的第二部分可从第一部分的一侧向下突出并且可接触第一栅线。
在示例实施例中，第一上接触部分的第二部分的底表面可比第一下接触部分的上表面更低。
在示例实施例中，第一下接触部分的上表面可比第一栅线的上表面更高。
在示例实施例中，第一接触结构还可包括包围第一下接触部分的侧壁和底表面的第一下阻挡层。第二接触结构还可包括包围第二下接触部分的侧壁和底表面的第二下阻挡层。
在示例实施例中，第一鳍式有源区域可包括布置为彼此分离开的一对PMOS有源区域。第二鳍式有源区域可包括一对NMOS有源区域。所述一对PMOS有源区域可位于所述一对NMOS有源区域之间。
在示例实施例中，所述一对PMOS有源区域之间的第一距离可实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区域之一的所述一对NMOS有源区域之一之间的第二距离。
在示例实施例中，第一鳍式有源区域可包括一对PMOS有源区域。第二鳍式有源区域可包括两对NMOS有源区域。所述两对NMOS有源区域中的各对布置在所述一对PMOS有源区域的两侧中的每一侧。
在示例实施例中，所述一对PMOS有源区域之间的第一距离可实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区域之一的所述两对NMOS有源区域之一之间的第二距离。
在示例实施例中，所述一对PMOS有源区域之间的第一距离可大于所述两对NMOS有源区域中的一对NMOS有源区域之间的第三距离。
根据示例实施例，一种集成电路器件包括衬底和位于衬底上的静态随机存取存储器阵列。静态随机存取存储器阵列包括多个静态随机存取存储器单元。所述静态随机存取存储器阵列包括：多个第一鳍式有源区域和多个第二鳍式有源区域，它们在衬底上并且在第一方向上延伸；第一栅线和第二栅线，它们在衬底上并且在与第一方向交叉的第二方向上延伸；以及在第一栅线的一侧位于所述多个第一鳍式有源区域之一上的第一接触结构和在第二栅线的一侧位于所述多个第二鳍式有源区域之一上的第二接触结构。第一栅线和第二栅线分别与所述多个第一鳍式有源区域和所述多个第二鳍式有源区域交叉。第一接触结构包括：位于所述多个第一鳍式有源区域上的第一下接触部分；和位于第一下接触部分上的第一上接触部分，以及包围第一下接触部分的侧壁的第一下阻挡层。第一上接触部分接触第一栅线的一部分。
在示例实施例中，第一下接触部分可包括金属硅化物。
在示例实施例中，第二接触结构可包括：位于所述多个第二鳍式有源区域上的第二下接触部分，和位于第二下接触部分上的第二上接触部分。可形成第二上接触部分，以使得第二上接触部分不接触第一栅线或第二栅线。第一下接触部分的上表面的高度可实质上等于第二下接触部分的上表面的高度。
在示例实施例中，第二下接触部分可在第二方向上延伸。第二下接触部分可接触所述多个第二鳍式有源区域。
在示例实施例中，第一栅线的多个部分可与所述多个第一鳍式有源区域交叉。第一栅线的所述多个部分可位于所述多个第一鳍式有源区域的侧壁上，并且可形成伪晶体管。
在示例实施例中，静态随机存取存储器阵列可包括多个反相器。所述反相器中的每一个可包括上拉晶体管和下拉晶体管，多个传输晶体管分别连接至所述多个反相器的输出节点，第一栅线由上拉晶体管和下拉晶体管共享，并且第二栅线由选自所述多个传输晶体管中的两个传输晶体管共享。
在示例实施例中，所述静态随机存取存储器阵列可包括多个NMOS晶体管和多个PMOS晶体管。第二栅线可由所述多个NMOS晶体管中的两个NMOS晶体管共享。
在示例实施例中，所述静态随机存取存储器阵列可包括多个NMOS晶体管和多个PMOS晶体管。第一栅线可由具有不同导电类型的沟道的两个晶体管共享。所述两个晶体管可为所述多个NMOS晶体管和所述多个PMOS晶体管中的一部分。
根据示例实施例，一种制造集成电路器件的方法包括：在衬底上形成第一鳍式有源区域和第二鳍式有源区域，第一鳍式有源区域和第二鳍式有源区域在平行于衬底的主表面的第一方向上延伸；分别在第一鳍式有源区域和第二鳍式有源区域上形成第一栅线和第二栅线，第一栅线和第二栅线在与第一方向交叉的第二方向上延伸，第一栅线与第一鳍式有源区域交叉，并且第二栅线与第二鳍式有源区域交叉；以及在第一栅线的一侧在第一鳍式有源区域上形成第一接触结构并在第二栅线的一侧在第二鳍式有源区域上形成第二接触结构。第一接触结构和第二接触结构各自包括金属硅化物。
在示例实施例中，形成第一接触结构和形成第二接触结构的步骤可包括：在第一开口和第二开口的内壁和底部上形成第一下阻挡层和第二下阻挡层；以及在第一下阻挡层和第二下阻挡层上形成填充第一开口和第二开口的第一下接触部分和第二下接触部分。
在示例实施例中，所述方法还可包括：在绝缘夹层上形成蚀刻停止层和第二绝缘夹层，以及形成穿过蚀刻停止层和第二绝缘夹层的第三开口。绝缘夹层可为第一绝缘夹层。第三开口可暴露出第一栅线的上表面和第一下接触部分的上表面的一部分。
根据示例实施例，一种集成电路器件包括：多个鳍，它们在第一方向上延伸，所述鳍在与第一方向交叉的第二方向上彼此间隔开，所述多个鳍包括第一鳍和第二鳍；第一下接触部分，其在第二方向上在第一鳍和第二鳍上方延伸；第二下接触部分，其在第二鳍上，并且与第一下接触部分间隔开，第一下接触部分和第二下接触部分由金属硅化物形成；第一栅线，其在第一鳍上，并且在第二方向上延伸；第二栅线，其在第二鳍上，并且在第二方向上延伸，第一栅线和第二栅线彼此间隔开，第一上接触部分在第一栅线和第一下接触部分上，第一上接触部分在第一方向上延伸；以及位于第二下接触部分上的第二上接触部分。
在示例实施例中，所述集成电路器件还可包括衬底以及位于衬底上的多条第一栅线和第二栅线。第一鳍可为形成在衬底中的在第一方向上延伸的多个第一鳍之一。所述多个第一鳍可包括在第二方向上彼此间隔开的两个第一鳍。第二鳍可为形成在衬底中的多个第二鳍之一。所述多个第二鳍可包括在第二方向上彼此间隔开并且位于衬底上的两个第二鳍。所述两个第一鳍可布置在所述两个第二鳍之间。第一栅线中的第一条可在第二方向上在所述两个第一鳍以及所述两个第二鳍中的第一个上方延伸。第一栅线中的第二条可在第二方向上在所述两个第一鳍以及所述两个第二鳍中的第二个上方延伸。第二栅线中的第一条可连接至所述两个第二鳍中的第一个。第二栅线中的第二条可连接至所述两个第二鳍中的第二个。
在示例实施例中，所述集成电路器件还可包括第一栅线与第一鳍之间的栅极绝缘层。第一栅线可包括第一部分和第二部分。第一部分可位于第一鳍的上表面上。第二部分可邻近于第一鳍的侧壁。栅极绝缘层可位于第一鳍与第一栅线的第一部分和第二部分之间。
在示例实施例中，第一下接触部分的上表面可比第一栅线的上表面更高。
在示例实施例中，集成电路还可包括衬底。第一鳍和第二鳍可形成在衬底中。第一鳍可包括PMOS晶体管的沟道区域。第二鳍可包括NMOS晶体管的沟道区域。
附图说明
从以下对如附图所示的本发明构思的非限制性实施例的描述中，将更加清楚地理解本发明构思的示例实施例，图中相同的附图标记在不同的示图中始终指代相同的部件。附图不一定按照比例，而是重点示出本发明构思的原理。在附图中：
图1A至图1F示出了根据示例实施例的集成电路器件的透视图、平面图和剖视图；
图2是用于描述根据示例实施例的集成电路器件的电路图；
图3A至图3G示出了根据示例实施例的集成电路器件的平面图、布局图和剖视图；
图4A至图4D示出了根据示例实施例的集成电路器件的平面图、布局图和剖视图；
图5A、图5B、图6A、图6B、图7、图8A、图8B和图9至图11是用于描述根据示例实施例的制造集成电路器件的工艺次序的剖视图；
图12是根据示例实施例的非易失性存储器装置的框图；
图13是包括根据示例实施例的集成电路器件的电子系统的框图；以及
图14是包括根据示例实施例的集成电路器件的存储器系统的框图。
具体实施方式
现在，将在下文中参照其中示出了示例实施例的元件的附图更加全面地描述本发明构思。然而，本发明构思可按照许多不同形式实现，并且不应理解为仅限于本文阐述的示例实施例。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明构思的范围完全传递给本领域普通技术人员之一。在附图中，为了清楚起见，夸大层和区的厚度。附图中相同的参考符号和/或数字指代相同的元件，因此将不重复对它们的描述。
如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。当诸如“……中的至少一个”的表达出现于元件的列表之后时，更改元件的整个列表而不更改列表中的单独的元件。
应该理解，当诸如层、区或衬底的元件被称作“位于”另一元件“上”、“连接至”或“结合至”另一元件时，其可直接位于所述另一元件上、直接连接至或直接结合至所述另一元件，或者可存在中间元件。相反，当元件被称作“直接位于”另一元件或层“上”、“直接连接至”或“直接结合至”另一元件或层时，不存在中间元件或层。应该按照相同的方式解释其它用于描述元件或层之间的关系的词语(例如，“在……之间”与“直接在……之间”、“邻近”与“直接邻近”等)。
应该理解，虽然本文中可使用术语第一、第二等来描述多个元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可被称作第二元件，相似地，第二元件可被称作第一元件，而不脱离示例实施例的范围。
为了方便描述，本文中可使用诸如“在……下方”、“在……之下”、“下方”、“在……之上”、“上方”等的空间相对术语，以描述附图中所示的一个元件或特征与另一元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的器件除图中所示的取向之外的不同取向。例如，如果图中的器件被翻转，则被描述为“在其它元件之下”或“在其它元件下方”的元件将因此被取向为“在其它元件或特征之上”。因此，术语“在……之下”可涵盖“在……之上”和“在……之下”这两个取向。器件可按照其它方式取向(旋转90度或位于其它取向)，并且本文所用的空间相对描述语将相应地解释。
如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。还应该理解，当术语“包括”、“包括……的”、“包含”和/或“包含……的”用于本说明书中时，指明存在所列特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
本文参照作为示例实施例的理想实施例(和中间结构)的示意图的剖视图来描述示例实施例。这样，作为例如制造技术和/或公差的结果，可以预见附图中的形状的变化。因此，示例实施例不应理解为限于本文示出的区的具体形状，而是包括例如由制造工艺导致的形状的偏差。例如，示为矩形的蚀刻区或注入区可具有圆形或弯曲特征。因此，图中示出的区其本质上是示意性的，并且它们的形状不旨在示出器件的区的实际形状，并且不旨在限制示例实施例的范围。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员之一通常理解的含义相同的含义。还应该理解，除非本文中明确这样定义，否则诸如在通用词典中定义的那些术语应该被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应该按照理想化或过于正式的含义解释它们。
下文中，将参照附图详细描述本发明构思的示例实施例。
图1A至图1F示出了根据示例实施例的集成电路器件的透视图、平面图和剖视图。图1A是集成电路器件100的主要组件的透视图。图1B是图1A的集成电路器件100的平面图。图1C是沿着图1B的线1A-1A'截取的剖视图。图1D是沿着图1B的线1B-1B'截取的剖视图。图1E是沿着图1B的线1C-1C'截取的剖视图。图1F是沿着图1B的线1D-1D'截取的剖视图。为了方便起见，在图1A中省略了第一上阻挡层142U和第二上阻挡层144U以及第一下阻挡层142L和第二下阻挡层144L。
参照图1A至图1F，集成电路器件100可包括其上形成有第一鳍式有源区域FA1和第二鳍式有源区域FA2的衬底110。在示例实施例中，衬底110可为包括半导体材料的半导体衬底，所述半导体材料诸如硅、锗、硅锗、碳化硅、砷化镓、砷化铟和磷化铟。在示例实施例中，衬底110可具有绝缘体上硅(SOI)结构。例如，衬底110可包括掩埋氧化物(BOX)层。衬底110可包括导电区域，例如，掺有杂质的阱或者掺有杂质的结构。
第一鳍式有源区域FA1和第二鳍式有源区域FA2可在垂直于衬底110的主表面的方向Z上从衬底110突出，并且可分别具有第一导电类型的沟道区域CH1和第二导电类型的沟道区域CH2。根据示例实施例，第一导电类型的沟道区域CH1可为p型金属氧化物半导体(PMOS)晶体管的沟道区域，并且第二导电类型的沟道区域CH2可为n型金属氧化物半导体(NMOS)晶体管的沟道区域。第一沟道区域CH1可为n型的。第二沟道区域CH2可为p型的。然而，示例实施例不限于此。
第一鳍式有源区域FA1和第二鳍式有源区域FA2可在平行于衬底110的主表面的第一方向(方向X)上延伸。例如，第一鳍式有源区域FA1可具有沿着方向X(其为第一鳍式有源区域FA1延伸的方向)的长边，并且可具有沿着垂直于方向X的方向Y的短边。
在方向X上延伸的第一沟槽(未示出)可形成在第一鳍式有源区域FA1与第二鳍式有源区域FA2之间，并且隔离层112可形成在第一沟槽上。在衬底110上，第一栅线GL1和第二栅线GL2可在第二方向(方向Y)上在一条直线上延伸，第二方向与第一鳍式有源区域FA1和第二鳍式有源区域FA2延伸的方向交叉。第一栅线GL1可在隔离层112上延伸，以与第一鳍式有源区域FA1交叉同时覆盖第一鳍式有源区域FA1的上表面和两个侧表面，第二栅线GL2可在隔离层112上延伸以与第二鳍式有源区域FA2交叉同时覆盖第二鳍式有源区域FA2的上表面和两个侧表面。
第一栅线GL1和第二栅线GL2中的每一个可在第二方向(方向Y)上延伸，并且可在衬底110上的第一水平高度LV1处具有与衬底110的上表面平行地延伸的上表面。第一栅线GL1和第二栅线GL2的上表面可在平行于衬底110的延伸方向(也就是说，X-Y平面的延伸方向)的方向上延伸。
根据示例实施例，第一栅线GL1和第二栅线GL2可具有金属氮化物层、金属层、导电封盖层和间隙填充金属层按次序堆叠的结构。金属氮化物层和金属层中的每一个可包括选自Ti、Ta、W、Ru、Nb、Mo和Hf的至少一种金属。金属氮化物层和金属层中的每一个可通过原子层沉积(ALD)、金属有机ALD(MOALD)或者金属有机化学气相沉积(MOCVD)形成。导电封盖层可用作限制和/或防止金属层的表面氧化的保护层。另外，导电封盖层可用作当在金属层上沉积另一导电层时使得沉积处理容易的润湿层。导电封盖层可由诸如TiN和TaN或它们的组合的金属氮化物形成。然而，导电封盖层不限于此。间隙填充金属层可在第一鳍式有源区域FA1和第二鳍式有源区域FA2的侧壁和上表面上布置在导电封盖层上。间隙填充金属层可由钨(W)层或TiN层形成。间隙填充金属层可通过ALD、CVD或者物理气相沉积(PVD)形成。间隙填充金属层可掩埋由于导电封盖层的上表面上的台阶部分而在第一鳍式有源区域FA1和第二鳍式有源区域FA2的侧壁和上表面上形成的凹陷，而没有空隙。
栅极绝缘层120可介于第一栅线GL1与第一鳍式有源区域FA1之间，并且栅极间隔件130可形成在第一栅线GL1的两个侧壁上。栅极绝缘层120也可介于第一栅线GL1与栅极间隔件130之间。栅极绝缘层120可介于第二栅线GL2与第二鳍式有源区域FA2之间，并且栅极间隔件130可形成在第二栅线GL2的两个侧壁上。栅极绝缘层120也可介于第二栅线GL2与栅极间隔件130之间。
第一接触结构CS1可在第一栅线GL1的一侧形成在第一鳍式有源区域FA1上，并且第二接触结构CS2可在第二栅线GL2的一侧形成在第二鳍式有源区域FA2上。
第一接触结构CS1可包括：第一下接触部分CT1L，其覆盖隔离层112上的第一鳍式有源区域的上表面和两个侧壁以及第二鳍式有源区域的上表面和两个侧壁；以及第一上接触部分CT1U，其布置在第一下接触部分CT1L上，并且接触第一栅线GL1。
第一下接触部分CT1L可在第一栅线GL1的一侧沿着第一栅线GL1的延伸方向(方向Y)延伸。第一下接触部分CT1L可延伸以覆盖第一鳍式有源区域FA1的上表面和两个侧壁并且覆盖第二鳍式有源区域FA2的上表面和两个侧壁。第一下接触部分CT1L的上表面的高度可等于或大于第一栅线GL1和第二栅线GL2的上表面的高度。然而，示例实施例不限于此。第一上接触部分CT1U可形成在第一下接触部分CT1L上，并且可接触第一栅线GL1的上表面的一部分。第一上接触部分CT1U可具有沿着与第一栅线GL1的延伸方向交叉的方向(方向X)延伸的长边和沿着第一栅线GL1的延伸方向(方向Y)延伸的短边。
如图1E和图1F所示，第一下接触部分CT1L可沿着第一栅线GL1和第二栅线GL2的延伸方向延伸，并且第一上接触部分CT1U可在与第一下接触部分CT1L的延伸方向交叉的方向上在第一下接触部分CT1L上延伸。也就是说，第一上接触部分CT1U在方向X上的第一宽度W1Ua可大于第一下接触部分CT1L在方向X上的第二宽度W1La。同时，第一上接触部分CT1U在方向Y上的第三宽度W1Ub可小于第一下接触部分CT1L在方向Y上的第四宽度W1Lb。因此，分别在方向X和方向Y上延伸的第一上接触部分CT1U和第一下接触部分CT1L可在第一栅线GL1的一侧在第一鳍式有源区域FA1上彼此竖直地重叠。
根据示例实施例，第一下接触部分CT1L可包括金属硅化物。例如，第一下接触部分CT1L可包括硅化镍、硅化钴、硅化钨、硅化钽等。然而，第一下接触部分CT1L的材料不限于此。根据示例实施例，第一上接触部分CT1U可包括诸如金属、金属氮化物或掺有杂质的多晶硅的导电材料。然而，第一上接触部分CT1U的材料不限于此。
第一下阻挡层142L可覆盖第一下接触部分CT1L的侧壁和底表面，并且第一上阻挡层142U可覆盖第一上接触部分CT1U的侧壁和底表面。第一下阻挡层142L和第一上阻挡层142U可分别以期望(和/或替代性地，预定)厚度共形地形成在第一下接触部分CTL1和第一上接触部分CT1U的侧壁和底表面上。例如，第一下阻挡层142L和第一上阻挡层142U可包括氮化钛、氮化钽、氮化钨、钛碳氮化物等。根据示例实施例，第一下阻挡层142L和第一上阻挡层142U可具有约至的厚度。然而，示例实施例不限于此。
第一下阻挡层142L可介于第一下接触部分CT1L与第一鳍式有源区域FA1之间，以用作限制和/或防止第一下接触部分CT1L和第一鳍式有源区域FA1直接彼此接触的阻挡。具体地说，第一下阻挡层142L可限制和/或防止当在形成第一下接触部分CT1L的工艺中使用的材料(例如源气)渗入第一鳍式有源区域FA1中时会发生的集成电路器件100的性能劣化。另外，第一上阻挡层142U可限制和/或防止会由于第一上接触部分CT1U与第一下接触部分CT1L之间的直接接触造成的不期望的化学反应而导致的在第一上接触部分CT1U和第一下接触部分CT1L中的损坏。
第二接触结构CS2可包括：第二下接触部分CT2L，其覆盖隔离层112上的第二鳍式有源区域FA2的上表面和两个侧壁；和第二上接触部分CT2U，其布置在第二下接触部分CT2L上。
第二下接触部分CT2L可在第二栅线GL2的一侧覆盖第二鳍式有源区域FA2的上表面和两个侧壁。在第二下接触部分CT2L可在第二栅线GL2的一侧布置在第二鳍式有源区域FA2上的同时，第一下接触部分CT1L可在第二栅线GL2的另一侧布置在第二鳍式有源区域FA2上。因此，第一下接触部分CT1L和第二下接触部分CT2L(它们中的每一个布置为与第二鳍式有源区域FA2交叉)可在第二栅线GL2介于它们之间的情况下彼此分离开。第二下接触部分CT2L不接触第一鳍式有源区域FA1。根据示例实施例，第二下接触部分CT2L的上表面的高度可等于或大于第一栅线GL1和第二栅线GL2的上表面的高度。然而，示例实施例不限于此。
第二上接触部分CT2U可形成在第二下接触部分CT2L上。第二上接触部分CT2U的底表面的高度基本等于第一上接触部分CT1U的底表面的高度。然而，示例实施例不限于此。
第二下阻挡层144L可覆盖第二下接触部分CT2L的侧壁和底表面，并且第二上阻挡层144U可覆盖第二上接触部分CT2U的侧壁和底表面。
根据示例实施例，第二下接触部分CT2L可包括金属硅化物。例如，第二下接触部分CT2L可包括硅化镍、硅化钴、硅化钨、硅化钽等。然而，第二下接触部分CT2L的材料不限于此。根据示例实施例，第二上接触部分CT2U可包括诸如金属、金属氮化物或掺有杂质的多晶硅之类的导电材料。然而，第二上接触部分CT2U的材料不限于此。
根据示例实施例，第一接触结构CS1可用作静态随机存取存储器(SRAM)装置的存储节点接触部分。例如，第一接触结构CS1可将利用第一栅线GL1实现的下拉晶体管和上拉晶体管的漏极连接至利用第二栅线GL2实现的导通栅极(pass gate)。另外，第二接触结构CS2可用作SRAM装置的位线接触部分、互补位线接触部分、电源节点接触部分或者地节点接触部分。然而，示例实施例不限于此。
在参照图1A至图1F描述的集成电路器件100中，第一接触结构CS1和第二接触结构CS2分别包括包含金属硅化物的第一下接触部分CT1L和第二下接触部分CT2L。另外，第一下阻挡层142L和第二下阻挡层144L分别覆盖第一下接触部分CT1L和第二下接触部分CT2L的侧壁和底表面。由于第一接触结构CS1和第二接触结构CS2包括金属硅化物，因此第一接触结构CS1和第二接触结构CS2可具有减小的接触电阻。因此，可改进包括第一接触结构CS1和第二接触结构CS2的集成电路器件100的性能。
另外，由于第一接触结构CS1和第二接触结构CS2因包括金属硅化物而可具有减小的接触电阻，因此可利用具有相对小的尺寸(例如，宽度或高度)的接触结构CS1和CS2实现具有足够小的接触电阻的集成电路器件100。因此，可增大集成电路器件100的集成密度。
另外，在形成第一下接触部分CT1L和第二下接触部分CT2L的工艺中，第一鳍式有源区域FA1和第二鳍式有源区域FA2和/或邻近的第一栅线GL1和第二栅线GL2可受到物理损坏和化学损坏，而第一下阻挡层142L和第二下阻挡层144L可保护第一鳍式有源区域FA1和第二鳍式有源区域FA2免于这样的物理损坏和化学损坏。因此，尺寸增大的第一接触结构CS1和第二接触结构CS2可形成在第一鳍式有源区域FA1与第二鳍式有源区域FA2之间和第一栅线GL1与第二栅线GL2之间的相对窄的空间中(例如，第一接触结构CS1与第二接触结构CS2之间的距离以及第一栅线GL1与第二栅线GL2之间的距离可减小)，从而可增大集成电路器件100的集成密度。
第一栅线GL1可包括第一部分GL1_a和第二部分GL1_b，第一栅线GL1的第一部分GL1_a可布置在第一导电类型的沟道区域CH1的上表面上，并且第一栅线GL1的第二部分GL1_b可布置在第一导电类型的沟道区域CH1的侧壁与栅极间隔件130之间的隔离层112上。
图2是用于描述根据示例实施例的集成电路器件200的电路图。图2示出了包括六个晶体管的6T SRAM单元的电路图。
参照图2，集成电路器件200可包括并联在电源节点Vcc与地节点Vss之间的一对反相器INV1和INV2以及分别连接至所述一对反相器INV1和INV2的输出节点的第一传输晶体管PS1和第二传输晶体管PS2。第一传输晶体管PS1和第二传输晶体管PS2可分别连接至位线BL和互补位线/BL。第一传输晶体管PS1和第二传输晶体管PS2的栅极可连接至字线WL。
第一反相器INV1包括串联的第一上拉晶体管PU1和第一下拉晶体管PD1，并且第二反相器INV2包括串联的第二上拉晶体管PU2和第二下拉晶体管PD2。第一上拉晶体管PU1和第二上拉晶体管PU2可形成为PMOS晶体管，并且第一下拉晶体管PD1和第二下拉晶体管PD2可形成为NMOS晶体管。
第一反相器INV1的输入节点可连接至第二反相器INV2的输出节点，并且第二反相器INV2的输入节点可连接至第一反相器INV1的输出节点，以使得第一反相器INV1和第二反相器INV2形成一个锁存电路。
图3A至图3G示出了根据示例实施例的集成电路器件的平面图、布局图和剖视图。图3A是集成电路器件200A的主要组件的平面图。图3B是简明地示出图3A的鳍式有源区域FA和栅线SGL的布置方式的布局图。图3C是图3A的静态随机存取存储器(SRAM)单元210A的放大图。图3D是沿着图3A的线3D-3D'截取的剖视图。图3E是沿着图3A的线3E-3E'截取的剖视图，图3F是沿着图3A的线3F-3F'截取的剖视图，图3G是沿着图3A的线3G-3G'截取的剖视图。在图3A至图3G中，相同的附图标记指代图1A至图1F中的相同元件，并且将省略它们的详细描述。
参照图3A至图3G，集成电路器件200A包括SRAM阵列210，其包括在衬底110上按照矩阵排列的多个SRAM单元210A、210B、210C和210D。图3A至图3F示出了四个SRAM单元210A、210B、210C和210D，它们中的每一个包括六个鳍场效应晶体管(FinFET)。
SRAM阵列210可包括参照图1A至图1F描述的集成电路器件100的特征。
所述多个SRAM单元210A、210B、210C和210D中的每一个包括沿着第一方向(方向X)彼此平行地延伸的多个鳍式有源区域FA(例如，FA1至FA10)。所述多个鳍式有源区域FA中的每一个可在垂直于衬底110的主表面的方向Z上从衬底110突出。
另外，所述多个SRAM单元210A、210B、210C和210D可包括多条栅线SGL，它们延伸以覆盖所述多个鳍式有源区域FA的两个侧壁和上表面，并且在与第一方向(方向X)交叉的第二方向(方向Y)上彼此平行地延伸。所述多条栅线SGL中在一条直线上延伸的两条邻近的栅线SGL可具有与参照图1A至图1F描述的第一栅线(图1A的GL1)和第二栅线(图1A的GL2)的结构相对应的结构。
形成所述多个SRAM单元210A、210B、210C和210D的第一上拉晶体管PU1、第一下拉晶体管PD1、第一传输晶体管PS1、第二上拉晶体管PU2、第二下拉晶体管PD2和第二传输晶体管PS2中的每一个可形成为鳍式晶体管。具体地说，第一上拉晶体管PU1和第二上拉晶体管PU2中的每一个可形成为PMOS晶体管，并且第一下拉晶体管PD1、第二下拉晶体管PD2、第一传输晶体管PS1和第二传输晶体管PS2中的每一个可形成为NMOS晶体管。
各晶体管可形成在方向X上延伸的所述多个鳍式有源区域FA与在方向Y上延伸的所述多条栅线SGL交叉的交叉点处。例如，在SRAM单元210A中，各个晶体管可形成在所述多个鳍式有源区域FA与所述多条栅线SGL之间的六个交叉点中的每一个上，从而可在SRAM单元210A中形成六个晶体管。
如图3B所示，在SRAM单元210A中，第一传输晶体管PS1可形成在鳍式有源区域FA5与栅线SGL3彼此交叉的交叉点处。第二传输晶体管PS2形成在鳍式有源区域FA1与栅线SGL2彼此交叉的交叉点处。第一下拉晶体管PD1形成在鳍式有源区域FA5与栅线SGL1彼此交叉的交叉点处。第二下拉晶体管PD2形成在鳍式有源区域FA1与栅线SGL4彼此交叉的交叉点处。第一上拉晶体管PU1形成在鳍式有源区域FA4与栅线SGL1彼此交叉的交叉点处。第二上拉晶体管PU2形成在鳍式有源区域FA2与栅线SGL4彼此交叉的交叉点处。
所述多条栅线SGL1至SGL5中的每一条可由两个晶体管共享。例如，如在SRAM单元210A中，栅线SGL1可由第一下拉晶体管PD1和第一上拉晶体管PU1共享。另外，与栅线SGL1在一条直线上沿着栅线SGL1的延伸方向延伸的栅线SGL2可形成第二传输晶体管PS2。
在两个邻近的SRAM单元210A和210C中，在栅线SGL的延伸方向上在一条直线上延伸的两条邻近的栅线SGL中的栅线SGL1(位于SRAM单元210A中)可由形成SRAM单元210A的第一上拉晶体管PU1和第一下拉晶体管PD1共享，并且两条邻近的栅线SGL中位于SRAM单元210C中的栅线SGL5可由形成SRAM单元210C的第一上拉晶体管PU1和第一下拉晶体管PD1共享。
在示例实施例中，所述多条栅线SGL1至SGL5中的两条邻近的栅线SGL(所述两条邻近的栅线SGL在栅线SGL的延伸方向上在一条直线上延伸)中的每一条可由具有相同导电类型的沟道的两个晶体管共享。
在示例实施例中，所述多条栅线SGL1至SGL5中的两条邻近的栅线SGL(所述两条邻近的栅线SGL在栅线SGL的延伸方向上在一条直线上延伸)中的每一条可由具有不同导电类型的沟道的两个晶体管共享。
在示例实施例中，所述多条栅线SGL1至SGL5中的两条邻近的栅线SGL(所述两条邻近的栅线SGL在栅线SGL的延伸方向上在一条直线上延伸)中的任一条可由具有相同导电类型的沟道的两个晶体管共享，并且另一条栅线SGL可由具有不同导电类型的沟道的两个晶体管共享。
如图3B所示，形成SRAM单元210A的栅线SGL1可由形成为NMOS晶体管的第一下拉晶体管PD1和形成为PMOS晶体管的第一上拉晶体管PU1共享。邻近于栅线SGL1并且形成SRAM单元210C的栅线SGL5可由形成为NMOS晶体管的第一下拉晶体管PD1和形成为PMOS晶体管的第一上拉晶体管PU1共享。
另外，在两个邻近的SRAM单元210A和210B中，在一条直线上延伸的两条邻近的栅线SGL中的栅线SGL4(栅线SGL4位于SRAM单元210A中)可由形成为PMOS晶体管的第二上拉晶体管PU2和形成为NMOS晶体管的第二下拉晶体管PD2共享，并且邻近于栅线SGL4的栅线SGL3可由形成为NMOS晶体管的两个第一传输晶体管PS1共享。
如图3C所示，各种接触结构可布置在SRAM单元210A中。详细地说，一个字线接触部分C_WL可连接至第一传输晶体管PS1的栅线SGL3，并且另一个字线接触部分C_WL可连接至第二传输晶体管PS2的栅线SGL2。位线接触部分C_BL可连接至第一传输晶体管PS1的漏极，并且互补位线接触部分C_/BL可连接至第二传输晶体管PS2的漏极。一个电源节点接触部分C_Vcc可连接至第一上拉晶体管PU1的源极，并且另一个电源节点接触部分C_Vcc可连接至第二上拉晶体管PU2的源极。一个地节点接触部分C_Vss可连接至第一下拉晶体管PD1的源极，并且另一个地节点接触部分C_Vss可连接至第二下拉晶体管PD2的源极。第一存储节点接触部分C_SN1可连接至第一传输晶体管PS1的源极以及第一上拉晶体管PU1和第一下拉晶体管PD1的漏极。第二存储节点接触部分C_SN2可连接至第二传输晶体管PS2的源极以及第二上拉晶体管PU2和第二下拉晶体管PD2的漏极。
第一存储节点接触部分C_SN1和第二存储节点接触部分C_SN2中的至少一个可包括与参照图1A至图1F描述的集成电路器件100的第一接触结构(图1A的CS1)的特征相似的特征，并且位线接触部分C_BL、互补位线接触部分C_/BL、电源节点接触部分C_Vcc和地节点接触部分C_Vss中的至少一个可包括与集成电路器件100的第二接触结构(图1A的CS2)的特征相似的特征。这里，为了方便解释，第一存储节点接触部分C_SN1和第二存储节点接触部分C_SN2中的至少一个将被称作第一接触结构CS11，并且位线接触部分C_BL、互补位线接触部分C_/BL、电源节点接触部分C_Vcc和地节点接触部分C_Vss中的至少一个将被称作第二接触结构CS22。
如图3A所示，所述多个鳍式有源区域FA1至FA10可布置为在方向X上彼此分离开，并且第一接触结构CS11或第二接触结构CS22可在栅线SGL的一侧形成在所述多个鳍式有源区域FA上。
第一接触结构CS11可在由具有不同导电类型的沟道的两个晶体管共享的栅线SGL的一侧形成在所述多个鳍式有源区域FA1至FA10中的具有第一导电类型的沟道区域的鳍式有源区域FA上。第二接触结构CS22可在由具有不同导电类型的沟道的两个晶体管共享的栅线SGL的另一侧上形成在所述多个鳍式有源区域FA1至FA10中的具有第二导电类型的沟道区域的鳍式有源区域FA上。根据示例实施例，第一导电类型的沟道区域可为PMOS沟道区域，并且第二导电类型的沟道区域可为NMOS沟道区域。
如图3C所示，在SRAM单元210A中，第一存储节点接触部分C_SN1可形成在由具有不同导电类型的沟道的两个晶体管共享的栅线SGL4与具有第一导电类型的沟道区域的鳍式有源区域FA4彼此交叉的交叉点处，并且第二存储节点接触部分C_SN2可形成在由具有不同导电类型的沟道的两个晶体管共享的栅线SGL1与具有第一导电类型的沟道区域的鳍式有源区域FA2彼此交叉的交叉点处。
另外，这里，为了方便解释，由具有不同导电类型的沟道的两个晶体管共享的栅线SGL将被称作第一栅线SGLA，并且由具有相同导电类型的沟道的两个晶体管共享的栅线SGL将被称作第二栅线SGLB。第一栅线SGLA和第二栅线SGLB可包括与参照图1A至图1F描述的集成电路器件100的第一栅线GL1和第二栅线GL2的特征相似的特征。
第一接触结构CS11可在第一栅线SGLA的一侧形成在所述多个鳍式有源区域FA1至FA10中的具有第一导电类型的沟道区域的鳍式有源区域FA上，并且第一接触结构CS11的上部可接触第一栅线SGLA的上表面的一部分。
第一接触结构CS11可包括：第一下接触部分CT11L，其形成在所述多个鳍式有源区域FA1至FA10中的具有第一导电类型的沟道区域的鳍式有源区域FA上；以及第一上接触部分CT11U，其形成在第一下接触部分CT11L上并且接触第一栅线SGLA。
如图3A至图3C所示，第一下接触部分CT11L可在平行于第一栅线SGLA和第二栅线SGLB的方向(方向Y)上延伸(例如，第一下接触部分CT11L可具有在平行于第一栅线SGLA和第二栅线SGLB的方向(方向Y)上延伸的两条长边)。在所述多个SRAM单元210A、210B、210C和210D中的SRAM单元210A中，第一下接触部分CT11L可在栅线SGL1的一侧形成在鳍式有源区域FA2上，并且第一下接触部分CT11L可延伸以覆盖邻近的鳍式有源区域FA1。另外，在SRAM单元210A中，第一下接触部分CT11L可在栅线SGL4的一侧形成在鳍式有源区域FA4上，并且第一下接触部分CT11L可延伸以覆盖邻近的鳍式有源区域FA5。
第一上接触部分CT11U可在与第一栅线SGLA交叉的方向(方向X)延伸，并且可接触邻近的第一栅线SGLA(例如，第一上接触部分CT11U可具有在与第一栅线SGLA交叉的方向上延伸的两条长边)。如图3C所示，在所述多个SRAM单元210A、210B、210C和210D中的SRAM单元210A中，第一上接触部分CT11U可在栅线SGL1的一侧布置在第一下接触部分CT11L(其布置在鳍式有源区域FA2)上，以使得第一上接触部分CT11U接触栅线SGL1。另外，在SRAM单元210A中，第一上接触部分CT11U可在栅线SGL4的一侧布置在第一下接触部分CT11L(其布置在鳍式有源区域FA4上)上，以使得第一上接触部分CT11U接触栅线SGL4。
如图3D和图3E所示，第一上接触部分CT11U包括底表面的高度不同的第一部分CT11U_1和第二部分CT11U_2，并且第一部分CT11U_1可形成在第一下接触部分CT11L上。第二部分CT11U_2可在第一部分CT11U_1的一侧接触邻近的第一栅线SGLA的上表面。
第一栅线SGLA的上表面水平高度LV1可比第一下接触部分CT11L的上表面水平高度LV_C1更低。因此，第一上接触部分CT11U的第一部分CT11U_1的底表面的高度与第一下接触部分CT11L的上表面水平高度LV_C1基本相同。另外，第一上接触部分CT11U的第二部分CT11U_2的下表面水平高度LV_C2可比第一下接触部分CT11L的上表面水平高度LV_C1或者第一上接触部分CT11U的第一部分CT11U_1的下表面水平高度更低。如图3D和图3E所示，例如由于用于形成第一上接触部分CT11U的蚀刻工艺中的蚀刻率的区域性差异，导致第一上接触部分CT11U的第二部分CT11U_2的下表面水平高度LV_C2可比第一栅线SGLA的上表面水平高度LV1更低。然而，示例实施例不限于此，并且第一上接触部分CT11U的第二部分CT11U_2的下表面水平高度LV_C2可位于与第一栅线SGLA的上表面水平高度LV1基本相同的水平高度。
如图3D和图3E所示，第一栅线SGLA的接触第一上接触部分CT11U的那部分可与鳍式有源区域FA的短边的侧壁竖直地重叠。第一栅线SGLA可包括第一部分SGLA_a和第二部分SGLA_b，并且第一栅线SGLA的第一部分SGLA_a可布置在鳍式有源区域FA的上表面上，并且第一栅线SGLA的第二部分SGLA_b可布置在鳍式有源区域FA的短边的侧壁上。第一栅线SGLA的第二部分SGLA_b可形成SRAM单元210A中的伪晶体管。
与参照图1A至图1F的描述相似，第一下阻挡层142L可形成在第一下接触部分CT11L的侧壁和底表面上，并且第一上阻挡层142U可形成在第一上接触部分CT11U的侧壁和底表面上。
第二接触结构CS22可形成在所述多个鳍式有源区域FA中的其上未布置第一接触结构CS11的鳍式有源区域FA上。如图3C所示，在SRAM单元210A中，第一接触结构CS11(或者第二存储节点接触部分C_SN2)和第二接触结构CS22(或者电源节点接触部分C_Vcc)可形成在栅线SGL4两侧的鳍式有源区域FA2上。另外，第一接触结构CS11(或者第一存储节点接触部分C_SN1)和第二接触结构CS22(或者位线接触部分C_BL)可形成在栅线SGL3两侧的鳍式有源区域FA5上。
第二接触结构CS22可包括形成在鳍式有源区域FA上的第二下接触部分CT22L和形成在第二下接触部分CT22L上的第二上接触部分CT22U。第二接触结构CS22不接触第一栅线SGLA或者第二栅线SGLB。
第二下接触部分CT22L的上表面的高度可基本等于第一下接触部分CT11L的上表面的高度。因此，第二下接触部分CT22L的上表面水平高度可与第一下接触部分CT11L的上表面水平高度LV_C1相同。
与参照图1A至图1F的描述相似，第二下阻挡层144L可形成在第二下接触部分CT22L的侧壁和底表面上，并且第二上阻挡层144U可形成在第二上接触部分CT22U的侧壁和底表面上。
如图3E所示，第一下接触部分CT11L和第二下接触部分CT22L的侧壁可被按次序堆叠在隔离层112和所述多个鳍式有源区域FA上的第一栅极间绝缘层232和第一绝缘夹层234包围。第一栅极间绝缘层232可在方向Y上延伸的邻近的栅线SGLA与SGLB之间在方向Y上延伸。第一栅极间绝缘层232的上表面水平高度可与第一栅线SGLA的上表面水平高度(图3D的LV1)相同。第一栅极间绝缘层232和第一绝缘夹层234可包括诸如二氧化硅、氮化硅、氮氧化硅等的绝缘材料。
第一上接触部分CT11U和第二上接触部分CT22U的侧壁可被按次序堆叠的蚀刻停止层242和第二绝缘夹层244包围。蚀刻停止层242和第二绝缘夹层244可包括诸如二氧化硅、氮化硅、氮氧化硅等的绝缘材料。另外，蚀刻停止层242可包括相对于第一绝缘夹层234具有蚀刻选择性的材料。
第一上接触部分CT11U的第二部分CT11U_2可被第一绝缘夹层234包围，并且第二部分CT11U_2的底表面可接触第一栅线SGLA。虽然图3E示出的是第二部分CT11U_2的底部接触第一栅极间绝缘层232的一部分，但是示例实施例不限于此。
如图3D所示，绝缘封盖层240可形成在第一栅线SGLA和第二栅线SGLB上，并且绝缘封盖层240可介于第一栅极间绝缘层232与第一绝缘夹层234之间。绝缘封盖层240可用作保护层，其限制和/或防止在形成第一栅线SGLA和第二栅线SGLB之后的后续处理中会发生的第一栅线SGLA和第二栅线SGLB中的损坏。绝缘封盖层240可包括诸如二氧化硅、氮化硅、氮氧化硅等的绝缘材料。然而，绝缘封盖层240的材料不限于此。
如图3F所示，第一栅线SGLA和第二栅线SGLB可通过第二栅极间绝缘层250分离。第二栅极间绝缘层250可布置在沿着方向Y在一条直线上延伸并且彼此邻近的第一栅线SGLA与第二栅线SGLB之间。根据示例实施例，第二栅极间绝缘层250的上表面的高度可基本等于第一栅极间绝缘层232的上表面的高度。
如图3B所示，在所述多个SRAM单元210A、210B、210C和210D中，具有第一导电类型的沟道区域的鳍式有源区域FA与邻近的具有第一导电类型的沟道区域的鳍式有源区域FA之间的距离S1可基本等于具有第一导电类型的沟道区域的鳍式有源区域FA与邻近的具有第二导电类型的沟道区域的鳍式有源区域FA之间的距离S2。例如，在SRAM单元210A中，所述多个鳍式有源区域FA1、FA2、FA4和FA5可布置为彼此分离开相同距离。
如参照图1A至图1F的集成电路器件100的描述，由于第一接触结构CS11和第二接触结构CS22包括金属硅化物，因此第一接触结构CS11和第二接触结构CS22可具有减小的接触电阻，并且即使第一接触结构CS11和第二接触结构CS22的尺寸小也可实现具有足够小的接触电阻的集成电路器件200。另外，由于第一接触结构CS11和第二接触结构CS22包括阻挡层142L、142U、144L和144U，因此可限制和/或防止在形成第一接触结构CS11和第二接触结构CS22的工艺中会对所述多个鳍式有源区域FA和邻近的栅线SGL造成的损坏，并且尺寸增大的接触结构CS11和CS22可形成在相对小的空间中。因此，可实现其中所述多个鳍式有源区域FA布置为彼此分离开相同距离的SRAM单元阵列210。因此，集成电路器件200A可具有增大的集成密度。
图4A至图4D示出了根据示例实施例的集成电路器件的平面图、布局图和剖视图。图4A是集成电路器件300的主要组件的平面图。图4B是简单地示出图4A的鳍式有源区域FA和栅线SGL的布置方式的布局图。图4C是沿着图4A的线4C-4C'截取的剖视图。图4D是沿着图4A的线4D-4D'截取的剖视图。在图4A至图4D中，相同的附图标记指代图1A至图3G中的相同元件，并且将省略它们的详细描述。
参照图4A至图4D，集成电路器件300可与参照图3A至图3G描述的集成电路器件200A具有相似的组件。然而，就集成电路器件300而言，所述多个鳍式有源区域FA中的具有第二导电类型的沟道区域的鳍式有源区域FA可为具有第二导电类型的一对沟道区域的鳍式有源区域FA，所述一对沟道区域彼此平行地延伸。
在SRAM单元310A中，具有第二导电类型的沟道区域的一对鳍式有源区域F1A和F1B可布置在具有第一导电类型的沟道区域的邻近的鳍式有源区域F2的一侧。另外，具有第二导电类型的沟道区域的一对鳍式有源区域F5A和F5B可布置在具有第一导电类型的沟道区域的邻近的鳍式有源区域F4的一侧。
在SRAM单元310A中，可实现包括通过所述一对鳍式有源区域F5A和F5B串联的两个晶体管的第一传输晶体管PS1A，并且可实现包括通过所述一对鳍式有源区域F5A和F5B串联的两个晶体管的第一下拉晶体管PD1A。另外，可实现包括通过一对鳍式有源区域F1A和F1B串联的两个晶体管的第二传输晶体管PS2A，并且可实现包括通过所述一对鳍式有源区域F1A和F1B串联的两个晶体管的第二下拉晶体管PD2A。在图4A中，鳍式区域F6A和F6B以及F10A和F10B可分别与鳍式区域F1A和F1B以及F5A和F5B相似。
第一接触结构CS31的第一下接触部分CT31L可延伸以覆盖具有第一导电类型的沟道区域的鳍式有源区域F4的侧壁和上表面，并且覆盖具有第二导电类型的沟道区域的邻近的一对鳍式有源区域F5A和F5B的侧壁和上表面。另外，第二接触结构CS32的第二下接触部分CT32L可形成为覆盖所述一对鳍式有源区域F5A和F5B的侧壁和上表面。
由于形成了通过具有第二导电类型的沟道区域的所述成对的鳍式有源区域F5A和F5B以及F1A和F1B串联的第一下拉晶体管PD1A和第二下拉晶体管PD2A以及第一传输晶体管PS1A和第二传输晶体管PS2A，因此集成电路器件300可具有改进的性能。
图5A、图5B、图6A、图6B、图7、图8A、图8B和图9至图11是用于描述根据示例实施例的制造集成电路器件的处理次序的剖视图。将参照图5A至图11描述根据示例实施例的制造参照图3A至图3G描述的集成电路器件200A的方法。图5A、图6A、图8A和图9至图11是对应于沿着图3A的线3E-3E'截取的剖视图的一些部分的剖视图，图5B、图6B和图7是对应于沿着图3A的线3F-3F'截取的剖视图的一些部分的剖视图，并且图8B是对应于沿着图3A的线3G-3G'截取的剖视图的一些部分的剖视图。在图5A至图11中，相同的附图标记指代图3A至图3G中的相同元件，并且将省略它们的详细描述。
参照图5A和图5B，通过在衬底110上形成掩模图案(未示出)以及利用掩模图案作为蚀刻掩模蚀刻衬底110的一部分，可在衬底110上形成在方向Y上延伸的第一沟槽T1以及连接至第一沟槽T1并且在方向X上延伸的第二沟槽T2。
当第一沟槽T1和第二沟槽T2形成在衬底110上时，可获得多个鳍式有源区域FA，它们在垂直于衬底110的主表面的方向(方向Z)上从衬底110向上突出，并且在一个方向(方向X)上延伸。
根据示例实施例，掩模图案可由氮化硅层、氮氧化硅层、旋涂玻璃(SOG)层、旋涂硬掩模(SOH)层、光致抗蚀剂层或它们的组合形成。然而，掩模图案不限于此。
选择性地，可执行氧化所述多个鳍式有源区域FA的暴露的表面的处理，以形成覆盖所述多个鳍式有源区域FA的暴露的表面的衬垫(未示出)。
然后，可在衬底110上形成填充第一沟槽T1和第二沟槽T2的隔离层112。隔离层112可形成在所述多个鳍式有源区域FA的下侧壁上。另外，隔离层112的上表面可比所述多个鳍式有源区域FA的上表面更低，从而所述多个鳍式有源区域FA的上表面和侧壁的一些部分可不被隔离层112覆盖。根据示例实施例，可利用FSG、USG、BPSG、PSG、FOX、PE-TEOS或者TOSZ通过可流动的CVD(FCVD)工艺或者旋涂工艺来形成隔离层112。
参照图6A和图6B，可在衬底110上形成在与所述多个鳍式有源区域FA交叉的方向(方向Y)上延伸的初始栅线SGL_p。
用于形成初始栅线SGL_p的示例性工艺可为置换多栅极(RPG)工艺(或者后栅极工艺)。例如，可形成提供多个栅极空间的多个栅极间隔件130以及第一栅极间绝缘层232。然后，可在通过所述多个栅极间隔件130限定的所述多个栅极空间中形成栅极绝缘层120和初始栅线SGL_p。
这里，所述多个鳍式有源区域FA的侧壁和初始栅线SGL_P的一部分可彼此竖直地重叠，以使得初始栅线SGL_P的部分SGL_pb可形成在所述多个鳍式有源区域FA的侧壁上。
根据示例实施例，栅极绝缘层120可由二氧化硅层、高k介电层或它们的组合形成。高k介电层可由介电常数比二氧化硅层的材料的介电常数更大的材料形成。例如，栅极绝缘层120的介电常数可为约10至约25。高k介电层可由选自二氧化铪、氮氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、二氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物、铅锌铌酸盐以及它们的组合的材料形成。然而，高k介电层的材料不限于此。根据示例实施例，栅极绝缘层120可通过ALD、CVD或者PVD工艺形成。
初始栅线SGL_p可包括含金属功函数调整层以及填充形成在含金属功函数调整层的上部之上的空间的含金属间隙填充层。根据示例实施例，初始栅线SGL_p可具有其中金属氮化物层、金属层、导电封盖层和间隙填充金属层按次序堆叠的多层结构。金属氮化物层和金属层中的每一个可包括选自Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er和Pd的至少一种金属。金属氮化物层和金属层中的每一个可通过ALD、金属有机ALD(MOALD)或者金属有机CVD(MOCVD)工艺形成。导电封盖层可用作限制和/或防止金属层的表面被氧化的保护层。另外，导电封盖层可用作当另一导电层沉积在金属层上时使得沉积工艺容易的润湿层。导电封盖层可由诸如TiN、TaN或它们的组合的金属氮化物形成，但不限于此。间隙填充金属层可在导电封盖层上延伸。间隙填充金属层可由钨层形成。间隙填充金属层可通过ALD、CVD或PVD工艺形成。间隙填充金属层可掩埋通过导电封盖层的上表面上的台阶部分形成的凹陷，而没有空隙。
接着，源极/漏极区域116可在初始栅线SGL_p的两侧形成在所述多个鳍式有源区域FA上。虽然未示出，但是源极/漏极区域116可包括从所述多个鳍式有源区域FA外延生长的半导体层。源极/漏极区域116可形成为：包括外延生长的多个SiGe层的内置SiGe结构、外延生长的Si层、或者外延生长的SiC层。
然后，绝缘封盖层240可形成在初始栅线SGL_p和第一栅极间绝缘层232上。
参照图7，掩模图案(未示出)可形成在绝缘封盖层240上，并且掩模图案可用作蚀刻掩模，以去除绝缘封盖层240的一部分和初始栅线SGL_p的一部分，从而形成第一栅线SGLA和第二栅线SGLB。
然后，绝缘层(未示出)可形成在绝缘封盖层240上，并且可将绝缘层的上部平坦化直至暴露出绝缘封盖层240的上表面为止，以在第一栅线SGLA与第二栅线SGLB之间形成第二栅极间绝缘层250。
参照图8A和图8B，第一绝缘夹层234可形成在绝缘封盖层240和第二栅极间绝缘层250上。
然后，可在第二绝缘夹层234上形成第一开口H11L和第二开口H22L，它们在第一栅线SGLA和第二栅线SGLB的两侧暴露出所述多个鳍式有源区域FA的上表面。
参照图9，第一下阻挡层142L和第二下阻挡层144L可形成在第一开口H11L和第二开口H22L中。根据示例实施例，第一下阻挡层142L和第二下阻挡层144L可共形地形成在第一开口H11L和第二开口H22L的内壁上。可通过利用氮化钛、氮化钽、氮化钨、钛碳氮化物等形成第一下阻挡层142L和第二下阻挡层144L。
接着，可在第一下阻挡层142L和第二下阻挡层144L上形成导电层(未示出)以填充第一开口H11L和第二开口H22L，并且可将导电层的上部平坦化直至暴露出第一绝缘夹层234的上表面为止，从而可形成填充第一开口H11L和第二开口H22L的第一下接触部分CT11L和第二下接触部分CT22L。
根据示例实施例，导电层可通过利用CVD工艺或ALD工艺由金属硅化物形成。例如，金属硅化物可包括硅化镍、硅化钴、硅化钨、硅化钽等。第一下阻挡层142L和第二下阻挡层144L可保护所述多个鳍式有源区域FA免受在利用金属硅化物形成导电层的工艺中使用的材料(例如源气)渗入所述多个鳍式有源区域FA或第一绝缘夹层234中会发生的损坏。
参照图10，蚀刻停止层242和第二绝缘夹层244可按次序形成在第一下接触部分CT11L和第二下接触部分CT22L以及第一绝缘夹层234上。
然后，可在蚀刻停止层242和第二绝缘夹层244上形成第三开口H11U和第四开口H22U，它们暴露出第一下接触部分CT11L和第二下接触部分CT22L的上表面。这里，第三开口H11U还可暴露出第一栅线SGLA的上表面。
在用于形成第三开口H11U的蚀刻工艺中，第三开口H11U的宽度可形成为大于第一下接触部分CT11L的宽度，因此，第一绝缘夹层234的邻近于第一下接触部分CT11L的那部分也可被蚀刻。根据示例实施例，随着利用在第一绝缘夹层234与第一下接触部分CT11L之间具有蚀刻选择性的蚀刻剂执行蚀刻工艺，可形成底部低于第一下接触部分CT11L的上表面的第三开口H11U。
参照图11，第一上阻挡层142U和第二上阻挡层144U可形成在第三开口H11U和第四开口H22U中。
然后，填充第三开口H11U和第四开口H22U的导电层(未示出)可形成在第一上阻挡层142U和第二上阻挡层144U上，并且可将导电层的上部平坦化直至暴露出第二绝缘夹层244的上表面为止，从而可形成填充第三开口H11U和第四开口H22U的第一上接触部分CT11U和第二上接触部分CT22U。
可通过执行以上处理来制造集成电路器件200A。
图12是根据示例实施例的非易失性存储器装置900的框图。参照图12，将描述包括根据示例实施例的集成电路器件的非易失性存储器装置900。
参照图12，非易失性存储器装置900可形成为例如NAND闪速存储器装置。然而，根据本发明构思的示例实施例，非易失性存储器装置900不限于NAND闪速存储器装置，而是可形成为诸如NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变RAM(PRAM)、磁阻式随机存取存储器(MRAM)、铁电式随机存取存储器等的各种装置。
非易失性存储器装置900可实现为三维阵列结构。可将非易失性存储器装置900应用于其中电荷存储层由导电浮栅形成的闪速存储器装置和其中电荷存储层由绝缘层形成的电荷俘获闪速(CTF)存储器装置二者。
非易失性存储器装置900可包括存储器单元阵列910、行解码器电路920、读/写电路930、电压发生器电路940，以及控制逻辑和输入或输出接口块950。
存储器单元阵列910可包括存储器单元，其包括布置在行方向上的字线和布置在列方向上的位线。存储器单元可形成存储器块。
行解码器电路920可受控制逻辑和输入或输出接口块950控制，并且可选择和驱动存储器单元阵列910的字线。
读/写电路930可受控制逻辑和输入或输出接口块950控制，并且可根据操作模式而作为读电路或者写电路工作。例如，在读操作中，读/写电路930可作为读电路工作，其用于在控制逻辑和输入或输出接口块950的控制下从存储器单元阵列910中读数据。在写(或者编程)操作中，读/写电路930可作为写电路工作，其用于在控制逻辑和输入或输出接口块950的控制下在存储器单元阵列910中写数据。
电压发生器电路940可受控制逻辑和输入或输出接口块950控制，并且可产生用于操作非易失性存储器装置900的电压。例如，电压发生器电路940可产生：字线电压(诸如编程电压、导通电压、验证电压、选择电压等)，其将被提供至存储器单元阵列910的字线；以及阱偏置电压Vbb，其将被提供至存储器单元阵列910的衬底或形成在存储器单元阵列910的衬底上。根据工作模式，阱偏置电压Vbb可为0V和负电压中的任一个。
控制逻辑和输入或输出接口块950可控制非易失性存储器装置900的整体操作。控制逻辑和输入或输出接口块950可提供非易失性存储器装置900与外部装置(例如存储器控制器或主机)之间的数据转移通道。当请求编程操作时，控制逻辑和输入或输出接口块950可控制电压发生器电路940，以将其上形成有存储器单元的衬底或者形成在衬底上的阱偏置为负电压。
控制逻辑和输入或输出接口块950可包括根据示例实施例的集成电路器件100、200、200A和300中的至少一个，或者在本发明构思的示例实施例的范围内根据集成电路器件100、200、200A和300修改或改变的集成电路器件。
图13是包括根据示例实施例的集成电路器件的电子系统1000的框图。
参照图13，电子系统1000包括输入装置1010、输出装置1020、处理器装置1030和存储器装置1040。
处理器装置1030可经各个对应的接口控制输入装置1010、输出装置1020和存储器装置1040中的每一个。处理器装置1030可包括选自以下中的至少一个：微处理器、数字信号处理器、微控制器以及能够执行与它们的功能相似的功能的逻辑装置中的至少一个。
处理器装置1030和存储器装置1040中的至少一个包括根据示例实施例的集成电路器件100、200、200A和300中的至少一个，或者在本发明构思的示例实施例的范围内根据集成电路器件100、200、200A和300修改或改变的集成电路器件。
输入装置1010和输出装置1020中的每一个可包括键区、键盘或显示装置。
例如，存储器装置1040可包括存储器1042、易失性存储器装置或者诸如闪速存储器装置的非易失性存储器装置。
图14是包括根据示例实施例的集成电路器件的存储器系统1100的框图。
参照图14，存储器系统1100可包括接口单元1130、控制器1140和存储器装置1120。
接口单元1130可在主机与存储器系统(例如，图28所示的电子系统1000)之间提供联系。接口单元1130可包括对应于主机的数据交换协议，以与主机交互。接口单元1130可通过各种接口协议之一与主机通信，所述各种接口协议诸如通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子器件(IDE)等。
控制器1140可经接口单元1130接收从外部提供的数据或地址。控制器1140可通过参照从主机提供的数据和地址来访问存储器装置(例如，图13所示的存储器装置1040)。控制器1140可通过接口单元1130将从存储器装置1120读取的数据转移至主机。
控制器1140可包括缓冲存储器1150。缓冲存储器1150可暂时存储从主机提供的写数据或者从存储器装置1120读取的数据。
存储器装置1120可设为存储器系统1100的存储介质。例如，存储器装置1120可由PRAM、MRAM、RERAM、FRAM、NOR闪速存储器或它们的组合形成。存储器装置1120包括根据示例实施例的集成电路器件100、200、200A和300中的至少一个，或者在本发明构思的示例实施例的范围内由集成电路器件100、200、200A和300修改或改变的集成电路器件。
图14所示的存储器系统1100可安装在诸如个人数字助理(PDA)、便携式计算机、网络平板、数码相机、便携式媒体播放器(PMP)、移动电话、无线电话和笔记本计算机的信息处理装置中。存储器系统1100可实现为MMC卡、安全数字(SD)卡、微SD卡、记忆棒、ID卡、个人计算机存储卡国际协会(PCMCIA)卡、芯片卡、USB卡、智能卡、紧凑闪存(CF)卡等。
虽然已经参照本发明构思的示例实施例具体示出和描述了本发明构思，但是应该理解，在不脱离所附权利要求的精神和范围的情况下，可在其中作出各种形式和细节上的修改。

Claims (25)

1.一种集成电路器件，包括：
衬底；
第一鳍式有源区域和第二鳍式有源区域，所述第一鳍式有源区域和第二鳍式有源区域在衬底上彼此间隔开，第一鳍式有源区域和第二鳍式有源区域在第一方向上延伸；
位于衬底上的第一栅线和第二栅线，第一栅线和第二栅线在与第一方向交叉的第二方向上直线延伸，并且第一栅线和第二栅线分别与第一鳍式有源区域和第二鳍式有源区域交叉；
位于第一鳍式有源区域上的第一接触结构，所述第一接触结构在第一栅线的一侧，所述第一接触结构接触第一栅线，所述第一接触结构包括第一下接触部分以及第一下接触部分上的第一上接触部分，第一下接触部分包括金属硅化物；以及
位于第二鳍式有源区域上的第二接触结构，所述第二接触结构在第二栅线的一侧，所述第二接触结构包括第二下接触部分以及位于第二下接触部分上的第二上接触部分，并且所述第二下接触部分包括金属硅化物。
2.根据权利要求1所述的集成电路器件，其中，第一上接触部分接触第一栅线的上表面。
3.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域和第二鳍式有源区域在垂直于衬底的主表面的方向上从衬底突出，第一下接触部分延伸以覆盖第一鳍式有源区域的侧壁和上表面，并且第一下接触部分延伸以覆盖第二鳍式有源区域的侧壁和上表面。
4.根据权利要求1所述的集成电路器件，其中，第一上接触部分在第一方向上的宽度大于第二上接触部分在第一方向上的宽度。
5.根据权利要求1所述的集成电路器件，其中，第一栅线的接触第一上接触部分的那部分是伪栅极。
6.根据权利要求1所述的集成电路器件，其中，第一栅线的接触第一上接触部分的那部分与第一鳍式有源区域的侧壁竖直地重叠。
7.根据权利要求1所述的集成电路器件，其中，第一上接触部分包括第一部分和第二部分，第一上接触部分的第一部分接触第一下接触部分，并且第一上接触部分的第二部分从第一部分的一侧向下突出并且接触第一栅线。
8.根据权利要求7所述的集成电路器件，其中，第一上接触部分的第二部分的底表面比第一下接触部分的上表面更低。
9.根据权利要求1所述的集成电路器件，其中，第一下接触部分的上表面比第一栅线的上表面更高。
10.根据权利要求1所述的集成电路器件，其中，第一接触结构还包括包围第一下接触部分的侧壁和底表面的第一下阻挡层，并且
第二接触结构还包括包围第二下接触部分的侧壁和底表面的第二下阻挡层。
11.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域包括布置为彼此分离开的一对PMOS有源区域，第二鳍式有源区域包括一对NMOS有源区域，并且所述一对PMOS有源区域在所述一对NMOS有源区域之间。
12.根据权利要求11所述的集成电路器件，其中，所述一对PMOS有源区域之间的第一距离实质上等于所述一对PMOS有源区域之一与邻近于所述一对PMOS有源区域之一的所述一对NMOS有源区域之一之间的第二距离。
13.根据权利要求1所述的集成电路器件，其中，第一鳍式有源区域包括一对PMOS有源区域，第二鳍式有源区域包括两对NMOS有源区域，并且所述两对NMOS有源区域的各对布置在所述一对PMOS有源区域的两侧中的每一侧。
14.一种集成电路器件，包括：
衬底；
位于衬底上的静态随机存取存储器阵列，所述静态随机存取存储器阵列包括多个静态随机存取存储器单元，
所述静态随机存取存储器阵列包括：
多个第一鳍式有源区域和多个第二鳍式有源区域，它们在衬底上并且在第一方向上延伸，
第一栅线和第二栅线，它们在衬底上并且在与第一方向交叉的第二方向上延伸，第一栅线和第二栅线分别与所述多个第一鳍式有源区域和所述多个第二鳍式有源区域交叉，以及
在第一栅线的一侧位于所述多个第一鳍式有源区域之一上的第一接触结构和在第二栅线的一侧位于所述多个第二鳍式有源区域之一上的第二接触结构，所述第一接触结构包括：
位于所述多个第一鳍式有源区域上的第一下接触部分；和
位于第一下接触部分上的第一上接触部分，所述第一上接触部分接触第一栅线的一部分，以及
包围第一下接触部分的侧壁的第一下阻挡层。
15.根据权利要求14所述的集成电路器件，其中，第一下接触部分包括金属硅化物。
16.根据权利要求14所述的集成电路器件，其中，第二接触结构包括：
位于所述多个第二鳍式有源区域上的第二下接触部分，和
位于第二下接触部分上的第二上接触部分，其中第二上接触部分不接触第一栅线或第二栅线，并且
第一下接触部分的上表面的高度实质上等于第二下接触部分的上表面的高度。
17.根据权利要求14所述的集成电路器件，其中，第二下接触部分在第二方向上延伸，并且第二下接触部分接触所述多个第二鳍式有源区域。
18.根据权利要求14所述的集成电路器件，其中，静态随机存取存储器阵列包括多个反相器，所述多个反相器中的每一个包括上拉晶体管和下拉晶体管，多个传输晶体管分别连接至所述多个反相器的输出节点，第一栅线由上拉晶体管和下拉晶体管共享，并且第二栅线由选自所述多个传输晶体管中的两个传输晶体管共享。
19.根据权利要求14所述的集成电路器件，其中，静态随机存取存储器阵列包括多个NMOS晶体管和多个PMOS晶体管，并且第二栅极线由所述多个NMOS晶体管中的两个NMOS晶体管共享。
20.根据权利要求14所述的集成电路器件，其中，静态随机存取存储器阵列包括多个NMOS晶体管和多个PMOS晶体管，第一栅极线由具有不同导电类型的沟道的两个晶体管共享，并且所述两个晶体管是所述多个NMOS晶体管和所述多个PMOS晶体管中的一部分。
21.一种集成电路器件，包括：
多个鳍，它们在第一方向上延伸，所述多个鳍在与第一方向交叉的第二方向上彼此间隔开，所述多个鳍包括第一鳍和第二鳍；
第一下接触部分，其在第二方向上在第一鳍和第二鳍上方延伸；
第二下接触部分，其在第二鳍上，并且与第一下接触部分间隔开，第一下接触部分和第二下接触部分由金属硅化物形成；
第一栅线，其在第一鳍上，并且在第二方向上延伸；
第二栅线，其在第二鳍上，并且在第二方向上延伸，第一栅线和第二栅线彼此间隔开，
位于第一栅线和第一下接触部分上的第一上接触部分，第一上接触部分在第一方向上延伸；以及
位于第二下接触部分上的第二上接触部分。
22.根据权利要求21所述的集成电路器件，还包括：
衬底；以及
位于衬底上的多条第一栅线和第二栅线，其中
第一鳍是形成在衬底中的在第一方向上延伸的多个第一鳍之一，
所述多个第一鳍包括在第二方向上彼此间隔开的两个第一鳍，
第二鳍是形成在衬底中的多个第二鳍之一，
所述多个第二鳍包括在第二方向上彼此间隔开并且位于衬底上的两个第二鳍，
所述两个第一鳍布置在所述两个第二鳍之间，
第一栅线中的第一条在第二方向上在所述两个第一鳍以及所述两个第二鳍中的第一个上方延伸，
第一栅线中的第二条在第二方向上在所述两个第一鳍以及所述两个第二鳍中的第二个上方延伸，
第二栅线中的第一条连接至所述两个第二鳍中的第一个，并且
第二栅线中的第二条连接至所述两个第二鳍中的第二个。
23.根据权利要求21所述的集成电路器件，还包括：
栅极绝缘层，其位于第一栅线与第一鳍之间，其中，第一栅线包括第一部分和第二部分，第一部分在第一鳍的上表面上，第二部分邻近于第一鳍的侧壁，并且栅极绝缘层位于第一鳍与第一栅线的第一部分和第二部分之间。
24.根据权利要求21所述的集成电路器件，其中，第一下接触部分的上表面比第一栅线的上表面更高。
25.根据权利要求21所述的集成电路器件，还包括衬底，其中，第一鳍和第二鳍形成在衬底中，第一鳍包括PMOS晶体管的沟道区域，并且第二鳍包括NMOS晶体管的沟道区域。
CN201610177256.9A 2015-03-25 2016-03-25 集成电路器件及其制造方法 Active CN106024785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111249022.8A CN114005827A (zh) 2015-03-25 2016-03-25 集成电路器件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0041644 2015-03-25
KR1020150041644A KR102352153B1 (ko) 2015-03-25 2015-03-25 집적회로 장치 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111249022.8A Division CN114005827A (zh) 2015-03-25 2016-03-25 集成电路器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106024785A true CN106024785A (zh) 2016-10-12
CN106024785B CN106024785B (zh) 2021-11-12

Family

ID=56974657

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111249022.8A Pending CN114005827A (zh) 2015-03-25 2016-03-25 集成电路器件及其制造方法
CN201610177256.9A Active CN106024785B (zh) 2015-03-25 2016-03-25 集成电路器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111249022.8A Pending CN114005827A (zh) 2015-03-25 2016-03-25 集成电路器件及其制造方法

Country Status (3)

Country Link
US (2) US9893064B2 (zh)
KR (1) KR102352153B1 (zh)
CN (2) CN114005827A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573969A (zh) * 2017-03-09 2018-09-25 三星电子株式会社 集成电路器件
CN108807378A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN110556378A (zh) * 2018-06-04 2019-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111445935A (zh) * 2019-01-16 2020-07-24 爱思开海力士有限公司 半导体装置
CN113707661A (zh) * 2020-05-22 2021-11-26 联华电子股份有限公司 静态随机存取存储器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531793B (zh) * 2015-09-11 2021-06-15 联华电子股份有限公司 具有外延层的半导体结构
TWI726869B (zh) 2016-02-24 2021-05-11 聯華電子股份有限公司 靜態隨機存取記憶體的佈局結構及其製作方法
KR102446862B1 (ko) 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10020312B2 (en) * 2016-05-18 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory
CN107564953B (zh) * 2016-07-01 2021-07-30 中芯国际集成电路制造(上海)有限公司 变容晶体管及其制造方法
US10096604B2 (en) * 2016-09-08 2018-10-09 Globalfoundries Inc. Selective SAC capping on fin field effect transistor structures and related methods
KR102472135B1 (ko) * 2016-10-06 2022-11-29 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102471158B1 (ko) * 2017-03-06 2022-11-25 삼성전자주식회사 집적회로 소자
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US11347925B2 (en) 2017-05-01 2022-05-31 Advanced Micro Devices, Inc. Power grid architecture and optimization with EUV lithography
US11211330B2 (en) * 2017-05-01 2021-12-28 Advanced Micro Devices, Inc. Standard cell layout architectures and drawing styles for 5nm and beyond
US10050045B1 (en) * 2017-06-16 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell with balanced write port
KR102320047B1 (ko) 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10290640B1 (en) * 2017-10-22 2019-05-14 United Microelectronics Corp. Static random access memory cell and static memory circuit
US11152348B2 (en) * 2017-11-28 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with mixed row heights
US11411095B2 (en) * 2017-11-30 2022-08-09 Intel Corporation Epitaxial source or drain structures for advanced integrated circuit structure fabrication
WO2019132890A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Ferroelectric memory devices with integrated capacitors and methods of manufacturing the same
US10332819B1 (en) * 2018-03-29 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10685966B2 (en) * 2018-05-16 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with contacting gate structures
US10553643B2 (en) * 2018-06-28 2020-02-04 Microsemi Soc Corp. Circuit and layout for resistive random-access memory arrays having two bit lines per column
US10846458B2 (en) 2018-08-30 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Engineering change order cell structure having always-on transistor
US10796061B1 (en) 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
TWI773482B (zh) * 2020-09-15 2022-08-01 力旺電子股份有限公司 記憶體結構及其操作方法
US11894435B2 (en) 2020-10-15 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug structure of semiconductor device and method of forming same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200929A1 (en) * 2009-02-09 2010-08-12 Dong Suk Shin Semiconductor integrated circuit device
CN102122660A (zh) * 2009-12-07 2011-07-13 台湾积体电路制造股份有限公司 集成电路结构
CN103151071A (zh) * 2011-12-06 2013-06-12 台湾积体电路制造股份有限公司 用于finfet单元的方法和装置
CN103383964A (zh) * 2012-05-03 2013-11-06 台湾积体电路制造股份有限公司 用于FinFET的结构
CN103854696A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 含FinFET的SRAM单元

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936885B2 (en) * 2000-01-17 2005-08-30 Samsung Electronics Co., Ltd. NAND-type flash memory devices and methods of fabricating the same
JP2003203993A (ja) 2002-01-10 2003-07-18 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US7830703B2 (en) 2004-06-04 2010-11-09 Nec Corporation Semiconductor device and manufacturing method thereof
US7512017B2 (en) 2005-12-21 2009-03-31 Intel Corporation Integration of planar and tri-gate devices on the same substrate
KR100855579B1 (ko) * 2006-10-02 2008-09-03 삼성전자주식회사 반도체 메모리 장치 및 그 형성 방법
WO2008114716A1 (ja) 2007-03-20 2008-09-25 National Institute Of Advanced Industrial Science And Technology Ｓｒａｍ装置
US7723786B2 (en) * 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
JP4461154B2 (ja) 2007-05-15 2010-05-12 株式会社東芝 半導体装置
US7915681B2 (en) 2007-06-18 2011-03-29 Infineon Technologies Ag Transistor with reduced charge carrier mobility
JP2009130238A (ja) 2007-11-27 2009-06-11 Fujitsu Microelectronics Ltd 半導体装置
US7829951B2 (en) 2008-11-06 2010-11-09 Qualcomm Incorporated Method of fabricating a fin field effect transistor (FinFET) device
US8361871B2 (en) 2008-12-24 2013-01-29 Intel Corporation Trigate static random-access memory with independent source and drain engineering, and devices made therefrom
US8004042B2 (en) 2009-03-20 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Static random access memory (SRAM) cell and method for forming same
US8018007B2 (en) 2009-07-20 2011-09-13 International Business Machines Corporation Selective floating body SRAM cell
KR101087936B1 (ko) * 2009-11-30 2011-11-28 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8942030B2 (en) 2010-06-25 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for SRAM cell circuit
US8212295B2 (en) 2010-06-30 2012-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. ROM cell circuit for FinFET devices
US8964455B2 (en) 2010-03-10 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a SRAM circuit
US8675397B2 (en) 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US8315084B2 (en) 2010-03-10 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fully balanced dual-port memory cell
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
JP2012064657A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
US8987831B2 (en) 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
US8830732B2 (en) 2012-11-30 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell comprising FinFETs
US8964457B2 (en) 2012-11-30 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for operating SRAM cells
US8859372B2 (en) 2013-02-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Double channel doping in transistor formation
KR102109793B1 (ko) * 2013-11-04 2020-05-13 삼성전자주식회사 반도체 소자
US9806070B2 (en) * 2015-01-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device layout, memory device layout, and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200929A1 (en) * 2009-02-09 2010-08-12 Dong Suk Shin Semiconductor integrated circuit device
CN102122660A (zh) * 2009-12-07 2011-07-13 台湾积体电路制造股份有限公司 集成电路结构
CN103151071A (zh) * 2011-12-06 2013-06-12 台湾积体电路制造股份有限公司 用于finfet单元的方法和装置
CN103383964A (zh) * 2012-05-03 2013-11-06 台湾积体电路制造股份有限公司 用于FinFET的结构
CN103854696A (zh) * 2012-11-30 2014-06-11 台湾积体电路制造股份有限公司 含FinFET的SRAM单元

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
施敏等: "《半导体器件物理与工艺》", 31 January 2014, 苏州大学出版社 *
沈文正等: "《实用集成电路工艺手册》", 31 October 1989, 宇航出版社 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573969A (zh) * 2017-03-09 2018-09-25 三星电子株式会社 集成电路器件
CN108573969B (zh) * 2017-03-09 2022-10-28 三星电子株式会社 集成电路器件
CN108807378A (zh) * 2017-05-05 2018-11-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN110556378A (zh) * 2018-06-04 2019-12-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110556378B (zh) * 2018-06-04 2021-10-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111445935A (zh) * 2019-01-16 2020-07-24 爱思开海力士有限公司 半导体装置
CN111445935B (zh) * 2019-01-16 2023-04-11 爱思开海力士有限公司 半导体装置
CN113707661A (zh) * 2020-05-22 2021-11-26 联华电子股份有限公司 静态随机存取存储器
CN113707661B (zh) * 2020-05-22 2023-12-05 联华电子股份有限公司 静态随机存取存储器

Also Published As

Publication number Publication date
US9893064B2 (en) 2018-02-13
CN106024785B (zh) 2021-11-12
US20160284705A1 (en) 2016-09-29
US10522545B2 (en) 2019-12-31
US20180145078A1 (en) 2018-05-24
KR102352153B1 (ko) 2022-01-17
CN114005827A (zh) 2022-02-01
KR20160115018A (ko) 2016-10-06

Similar Documents

Publication Publication Date Title
CN106024785A (zh) 集成电路器件及其制造方法
US10229929B2 (en) Semiconductor memory devices including protrusion pads
US8445954B2 (en) Three-dimensional semiconductor memory device
US20220367505A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US20160329340A1 (en) Nonvolatile memory device
US20240172420A1 (en) Vertical digit lines for semiconductor devices
US10903223B2 (en) Driver placement in memories having stacked memory arrays
US11069704B2 (en) 3D NOR memory having vertical gate structures
US11393820B2 (en) Vertical digit line for semiconductor devices
US11903183B2 (en) Conductive line contact regions having multiple multi-direction conductive lines and staircase conductive line contact structures for semiconductor devices
US11538809B2 (en) Metal insulator semiconductor (MIS) contact in three dimensional (3D) vertical memory
US11696432B2 (en) Multi-direction conductive line and staircase contact for semiconductor devices
US11532630B2 (en) Channel formation for vertical three dimensional (3D) memory
CN101719381A (zh) 具有公共位线结构的非易失性存储器件
US20230240067A1 (en) Vertical contacts for semiconductor devices
US20220335982A1 (en) Shared vertical digit line for semiconductor devices
US20220367504A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US20220367503A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
US20220367394A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
WO2022236946A1 (en) Memory peripheral circuit having three-dimensional transistors and method for forming the same
WO2023221925A1 (en) Memory devices having vertical transistors and methods for forming the same
CN118057928A (zh) 半导体存储器装置和半导体存储器装置的制造方法
US9373629B1 (en) Memory device and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant