CN107564953B - 变容晶体管及其制造方法 - Google Patents

变容晶体管及其制造方法 Download PDF

Info

Publication number
CN107564953B
CN107564953B CN201610512157.1A CN201610512157A CN107564953B CN 107564953 B CN107564953 B CN 107564953B CN 201610512157 A CN201610512157 A CN 201610512157A CN 107564953 B CN107564953 B CN 107564953B
Authority
CN
China
Prior art keywords
dummy gate
contact
gate structure
semiconductor fin
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610512157.1A
Other languages
English (en)
Other versions
CN107564953A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610512157.1A priority Critical patent/CN107564953B/zh
Priority to US15/400,201 priority patent/US9985144B2/en
Priority to EP17178365.7A priority patent/EP3264473A1/en
Publication of CN107564953A publication Critical patent/CN107564953A/zh
Priority to US15/963,049 priority patent/US10644169B2/en
Application granted granted Critical
Publication of CN107564953B publication Critical patent/CN107564953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种变容晶体管及其制造方法，涉及半导体技术领域。该变容晶体管包括：具有第一导电类型的半导体鳍片；包绕半导体鳍片的一部分的彼此分离的多个栅极结构，所述多个栅极结构至少包括：在半导体鳍片的边缘上的伪栅极结构、以及与伪栅极结构间隔开的第一栅极结构，每个栅极结构包括：在半导体鳍片的一部分表面上的栅极绝缘物层、在栅极绝缘物层上的栅极、以及用于栅极的间隔物；以及在半导体鳍片上且在伪栅极结构与第一栅极结构之间的抬升的源极或漏极；其中伪栅极结构所包括的栅极与抬升的源极或漏极电连接到相同电位。本发明可以使得源极和漏极的形貌规整，并且可以尽量消除寄生电容，使得器件性能更稳定。

Description

变容晶体管及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种变容晶体管及其制造方法。
背景技术
随着MOSFET(MetalOxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件尺寸的逐渐减小，短沟道效应(Short Channel Effect，简称为SCE)成为一个关键问题。FINFET(Fin Field Effect Transistor，鳍片式场效应晶体管)器件对沟道电荷显示出比较好的栅极控制能力，从而可以进一步缩小器件尺寸。
在RF(Radio Frequency，射频)电路中，变容MOS晶体管是一种重要元件。现有技术中制造出了鳍片式的变容MOS晶体管。但是在制造鳍片式的变容MOS晶体管的过程中，在初始伪栅极多晶硅去除后，形成源极和漏极的外延体时，该源极和漏极的外延体的形貌可能不规整，从而影响器件性能。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明一个实施例的目的之一是：提供一种变容晶体管。本发明一个实施例的目的之一是：提供一种变容晶体管的制造方法。本发明可以使得源极和漏极的形貌比较规整。
根据本发明的第一方面，提供了一种变容晶体管，包括：
具有第一导电类型的半导体鳍片；
包绕所述半导体鳍片的一部分的彼此分离的多个栅极结构，所述多个栅极结构至少包括：在所述半导体鳍片的边缘上的伪栅极结构、以及与所述伪栅极结构间隔开的第一栅极结构，每个栅极结构包括：在所述半导体鳍片的一部分表面上的栅极绝缘物层、在所述栅极绝缘物层上的栅极、以及用于栅极的间隔物；以及
在所述半导体鳍片上且在所述伪栅极结构与所述第一栅极结构之间的抬升的源极或漏极；
其中所述伪栅极结构所包括的栅极与所述抬升的源极或漏极电连接到相同电位。
在一个实施例中，所述变容晶体管还包括：具有第二导电类型的衬底，所述第二导电类型不同于所述第一导电类型，所述半导体鳍片形成在所述衬底之上，并且在所述半导体鳍片与所述衬底之间形成反向pn结。
在一个实施例中，所述伪栅极结构包括：在所述半导体鳍片的第一边缘上的第一伪栅极结构和在所述半导体鳍片的第二边缘上的第二伪栅极结构，其中所述第一伪栅极结构与所述第二伪栅极结构位于所述第一栅极结构的两侧。
在一个实施例中，所述源极包括位于所述第一伪栅极结构与所述第一栅极结构之间的第一源极；所述漏极包括位于所述第二伪栅极结构与所述第一栅极结构之间的第一漏极。
在一个实施例中，所述变容晶体管还包括：到所述源极或漏极的第一接触件以及到所述伪栅极结构所包括的栅极的伪栅极接触件，其中，所述第一接触件与所述伪栅极接触件相连。
在一个实施例中，所述第一接触件包括到所述第一源极的第一源极接触件以及到所述第一漏极的第一漏极接触件；所述伪栅极接触件包括到所述第一伪栅极结构所包括的栅极的第一伪栅极接触件，以及到所述第二伪栅极结构所包括的栅极的第二伪栅极接触件；其中，所述第一源极接触件、所述第一漏极接触件、所述第一伪栅极接触件以及所述第二伪栅极接触件相连。
在一个实施例中，所述第一源极接触件、所述第一漏极接触件、所述第一伪栅极接触件以及所述第二伪栅极接触件均接地。
在一个实施例中，所述变容晶体管还包括：在所述半导体鳍片周围的用于所述半导体鳍片的沟槽隔离结构；所述沟槽隔离结构包括与所述半导体鳍片邻接的沟槽以及填充所述沟槽的第一绝缘物层。
在一个实施例中，所述变容晶体管还包括：在所述第一绝缘物层和所述半导体鳍片上包围所述多个栅极结构以及所述第一源极接触件和所述第一漏极接触件的一部分的层间电介质层。
在一个实施例中，所述变容晶体管还包括：在所述层间电介质层上包围所述第一伪栅极接触件、所述第二伪栅极接触件、以及所述第一源极接触件和所述第一漏极接触件的一部分的第一电介质层，其中所述第一电介质层露出所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件的上表面。
在一个实施例中，所述变容晶体管还包括：在所述第一电介质层上与所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件均接触的金属连接件。
在一个实施例中，所述栅极绝缘物层包括：在所述半导体鳍片的一部分表面上的界面层和在所述界面层上的高k电介质层。
在一个实施例中，所述栅极包括：在所述高k电介质层上的功函数调节层和在所述功函数调节层上的导电材料层。
在一个实施例中，所述变容晶体管还包括：位于所述层间电介质层与所述半导体鳍片之间的初始绝缘物层。
根据本发明的第二方面，提供了一种变容晶体管的制造方法，包括：
提供半导体结构，所述半导体结构包括具有第一导电类型的半导体鳍片以及覆盖在所述半导体鳍片的表面上的初始绝缘物层；
形成包绕所述半导体鳍片的一部分的彼此分离的多个初始伪栅极结构，所述多个初始伪栅极结构至少包括：在所述半导体鳍片的边缘上的边缘初始伪栅极结构以及与所述边缘初始伪栅极结构间隔开的第一初始伪栅极结构；每个初始伪栅极结构包括：在所述初始绝缘物层的一部分表面上的初始伪栅极以及用于初始伪栅极的间隔物；
在所述半导体鳍片上且在各初始伪栅极结构之间形成抬升的源极或漏极；
形成层间电介质层以包围所述多个初始伪栅极结构以及所述源极或漏极，其中所述层间电介质层露出所述多个初始伪栅极结构的初始伪栅极的上表面；
去除被露出的初始伪栅极以及其下的初始绝缘物层的部分以形成多个凹陷；
在所述多个凹陷中形成栅极绝缘物层以及在所述栅极绝缘物层上的栅极，从而形成彼此分离的多个栅极结构；其中所述多个栅极结构至少包括：在所述半导体鳍片的所述边缘上的伪栅极结构、以及与所述伪栅极结构间隔开的第一栅极结构；
在所述层间电介质层上形成第一电介质层以覆盖所述多个栅极结构；
形成穿过所述第一电介质层和所述层间电介质层到所述源极或漏极的第一接触件以及穿过所述第一电介质层到所述伪栅极结构所包括的栅极的伪栅极接触件；以及
在所述第一电介质层上形成与所述伪栅极接触件和所述第一接触件均接触的金属连接件。
在一个实施例中，所述半导体结构还包括：具有第二导电类型的衬底，所述第二导电类型不同于所述第一导电类型，所述半导体鳍片形成在所述衬底之上，并且在所述半导体鳍片与所述衬底之间形成反向pn结。
在一个实施例中，所述边缘初始伪栅极结构包括在所述半导体鳍片的第一边缘上的第一边缘初始伪栅极结构和在所述半导体鳍片的第二边缘上的第二边缘初始伪栅极结构，其中所述第一边缘初始伪栅极结构和所述第二边缘初始伪栅极结构分别位于所述第一初始伪栅极结构的两侧。
在一个实施例中，所述伪栅极结构包括：在所述半导体鳍片的第一边缘上的第一伪栅极结构和在所述半导体鳍片的第二边缘上的第二伪栅极结构，其中所述第一伪栅极结构与所述第二伪栅极结构位于所述第一栅极结构的两侧。
在一个实施例中，所述源极包括位于所述第一伪栅极结构与所述第一栅极结构之间的第一源极；所述漏极包括位于所述第二伪栅极结构与所述第一栅极结构之间的第一漏极。
在一个实施例中，所述第一接触件包括到所述第一源极的第一源极接触件以及到所述第一漏极的第一漏极接触件；所述伪栅极接触件包括到所述第一伪栅极结构所包括的栅极的第一伪栅极接触件，以及到所述第二伪栅极结构所包括的栅极的第二伪栅极接触件。
在一个实施例中，所述金属连接件与所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件均接触；其中所述金属连接件接地。
在一个实施例中，所述半导体结构还包括：在所述半导体鳍片周围的用于所述半导体鳍片的沟槽隔离结构；所述沟槽隔离结构包括与所述半导体鳍片邻接的沟槽以及填充所述沟槽的第一绝缘物层。
在一个实施例中，所述栅极绝缘物层包括：在所述半导体鳍片的一部分表面上的界面层和在所述界面层上的高k电介质层。
在一个实施例中，所述栅极包括：在所述高k电介质层上的功函数调节层和在所述功函数调节层上的导电材料层。
本发明可以使得源极和漏极的形貌比较规整。通过将伪栅极结构所包括的栅极与源极或漏极电连接到相同电位，可以尽量消除寄生电容，使得器件性能更稳定，并且可以使得变容晶体管的电容调试范围更大。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一个实施例的变容晶体管的制造方法的流程图。
图2至图15是示意性地示出根据本发明一个实施例的变容晶体管的制造过程中若干阶段的结构的横截面示意图。
图16A至图16J是示意性地示出根据本发明一个实施例的半导体结构的制造过程中若干阶段的结构的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示出根据本发明一个实施例的变容晶体管的制造方法的流程图。图2至图15是示意性地示出根据本发明一个实施例的变容晶体管的制造过程中若干阶段的结构的横截面示意图。下面结合图1以及图2至图15详细描述本发明一个实施例的变容晶体管的制造过程。
如图1所示，在步骤S101，提供半导体结构，该半导体结构包括具有第一导电类型的半导体鳍片以及覆盖在该半导体鳍片的至少一部分表面上的初始绝缘物层。
图2是示意性地示出在一个实施例中的在步骤S101的结构的横截面示意图。如图2所示，提供半导体结构。该半导体结构可以包括具有第一导电类型的半导体鳍片220以及覆盖在该半导体鳍片220的至少一部分表面上的初始绝缘物层230。该半导体鳍片220的材料例如可以包括硅。该初始绝缘物层230的材料例如可以包括二氧化硅。关于半导体结构的制造过程将在后面详细描述。
在一个实施例中，如图2所示，该半导体结构还可以包括：具有第二导电类型的衬底210。该第二导电类型不同于该第一导电类型。例如，第一导电类型为p型，第二导电类型为n型。又例如，第一导电类型为n型，第二导电类型为p型。该半导体鳍片220形成在衬底210之上，并且在半导体鳍片220与衬底210之间形成反向pn结。该衬底的材料例如可以包括硅。
在一个实施例中，如图2所示，该半导体结构还可以包括：在半导体鳍片220周围的用于该半导体鳍片220的沟槽隔离结构240。该沟槽隔离结构240可以包括与半导体鳍片220邻接的沟槽241以及填充该沟槽241的第一绝缘物层242。例如，第一绝缘物层242的材料可以包括二氧化硅。
回到图1，在步骤S102，形成包绕半导体鳍片的一部分的彼此分离的多个初始伪栅极结构。
图3是示意性地示出在一个实施例中的在步骤S102的结构的横截面示意图。如图3所示，形成包绕半导体鳍片220的一部分的彼此分离的多个初始伪栅极结构。所述多个初始伪栅极结构至少包括：在半导体鳍片的边缘上的边缘初始伪栅极结构以及与该边缘初始伪栅极结构间隔开的第一初始伪栅极结构351。每个初始伪栅极结构可以包括：在初始绝缘物层230的一部分表面上的初始伪栅极3501以及用于初始伪栅极3501的间隔物3502。该初始伪栅极3501的材料例如可以包括多晶硅。该间隔物3502的材料例如可以包括氮化硅。
在一个实施例中，在该步骤S102中，如图3所示，上述边缘初始伪栅极结构可以包括：在半导体鳍片220的第一边缘221上的第一边缘初始伪栅极结构352和在该半导体鳍片220的第二边缘222上的第二边缘初始伪栅极结构353。这里，第一边缘221和第二边缘222分别在第一初始伪栅极结构351的两侧。也即，第一边缘初始伪栅极结构352和第二边缘初始伪栅极结构353分别位于第一初始伪栅极结构351的两侧。
需要指出的是，虽然图3示出了位于第一边缘初始伪栅极结构352和第二边缘初始伪栅极结构353之间的一个第一初始伪栅极结构351，但是本领域技术人员应该明白，在第一边缘初始伪栅极结构352和第二边缘初始伪栅极结构353之间还可以形成有更多个彼此分离的初始伪栅极结构，因此本发明的范围并不仅限于图3所示的情况。
在一个实施例中，将分别在第一初始伪栅极结构351两侧表面上的间隔物称为第一间隔物，分别在第一边缘初始伪栅极结构352两侧表面上的间隔物称为第二间隔物，以及分别在第二边缘初始伪栅极结构353两侧表面上的间隔物称为第三间隔物。
在一个实施例中，彼此最接近的第一间隔物与第二间隔物的距离为第一距离，例如如图3所示，第一初始伪栅极结构351的左侧表面上的第一间隔物与第一边缘初始伪栅极结构352的右侧表面上的第二间隔物的距离为第一距离。在一个实施例中，第一距离可以为第一初始伪栅极结构351的关键尺寸(例如图3所示第一初始伪栅极结构351的横截面的宽度)的2至4倍，优选地，可以为3倍。
在一个实施例中，彼此最接近的第一间隔物与第三间隔物的距离为第二距离，例如如图3所示，第一初始伪栅极结构351的右侧表面上的第一间隔物与第二边缘初始伪栅极结构353的左侧表面上的第三间隔物的距离为第二距离。在一个实施例中，第二距离可以为第一初始伪栅极结构351的关键尺寸(例如图3所示第一初始伪栅极结构351的横截面的宽度)的2至4倍，优选地，可以为3倍。
回到图1，在步骤S103，在半导体鳍片上且在各初始伪栅极结构之间形成抬升的源极或漏极。
图4是示意性地示出在一个实施例中的在步骤S103的结构的横截面示意图。如图4所示，(例如可以通过蚀刻和外延工艺)在半导体鳍片220上且在各初始伪栅极结构之间形成抬升的源极或漏极。在一个实施例中，所述源极可以包括位于第一初始伪栅极结构351与第一边缘初始伪栅极结构352之间的第一源极461。在一个实施例中，所述漏极可以包括位于第一初始伪栅极结构351与第二边缘初始伪栅极结构353之间的第一漏极462。
在一个实施例中，在形成源极或漏极之后，该制造方法还可以包括对形成源极或漏极之后的半导体结构执行退火处理。
回到图1，在步骤S104，形成层间电介质层以包围所述多个初始伪栅极结构以及所述源极或漏极，其中该层间电介质层露出所述多个初始伪栅极结构的初始伪栅极的上表面。
图6是示意性地示出在一个实施例中的在步骤S104的结构的横截面示意图。如图6所示，形成层间电介质层570以包围所述多个初始伪栅极结构以及所述源极或漏极。其中该层间电介质层570露出所述多个初始伪栅极结构的初始伪栅极3501的上表面。该层间电介质层570的材料可以包括二氧化硅。
下面结合图5和图6说明该步骤S104的过程。在一个实施例中，该步骤S104可以包括：如图5所示，例如通过沉积工艺在图4所示的结构上形成层间电介质层570。可选地，该步骤S104还可以包括：如图6所示，对层间电介质层570执行平坦化(例如CMP(ChemicalMechanical Planarization，化学机械平坦化))以露出所述多个初始伪栅极结构的初始伪栅极的上表面，例如露出第一初始伪栅极结构351、第一边缘初始伪栅极结构352和第二边缘初始伪栅极结构353的初始伪栅极3501的上表面。
回到图1，在步骤S105，去除被露出的初始伪栅极以及其下的初始绝缘物层的部分以形成多个凹陷。
图7是示意性地示出在一个实施例中的在步骤S105的结构的横截面示意图。如图7所示，去除被露出的初始伪栅极3501以及其下的初始绝缘物层230的部分以形成多个凹陷780。
回到图1，在步骤S106，在所述多个凹陷中形成栅极绝缘物层以及在该栅极绝缘物层上的栅极，从而形成彼此分离的多个栅极结构；其中所述多个栅极结构至少包括：在半导体鳍片的边缘上的伪栅极结构、以及与伪栅极结构间隔开的第一栅极结构。
图11是示意性地示出在一个实施例中的在步骤S106的结构的横截面示意图。如图11所示，在所述多个凹陷780中形成栅极绝缘物层880以及在该栅极绝缘物层880上的栅极990，从而形成彼此分离的多个栅极结构。其中所述多个栅极结构至少包括：在半导体鳍片的边缘上的伪栅极结构、以及与伪栅极结构间隔开的第一栅极结构1102。
在一个实施例中，所述伪栅极结构可以包括：在半导体鳍片220的第一边缘221上的第一伪栅极结构1101和在半导体鳍片220的第二边缘222上的第二伪栅极结构1103。其中该第一伪栅极结构1101与该第二伪栅极结构1103位于第一栅极结构1102的两侧。
在一个实施例中，第一源极461位于第一伪栅极结构1101与第一栅极结构1102之间，即所述源极可以包括位于第一伪栅极结构1101与第一栅极结构1102之间的第一源极461。在一个实施例中，第一漏极462位于第二伪栅极结构1103与第一栅极结构1102之间，即所述漏极可以包括位于第二伪栅极结构1103与第一栅极结构1102之间的第一漏极462。
在一个实施例中，栅极绝缘物层880可以包括：在半导体鳍片的一部分表面上的界面层(Interfacial Layer，简称为IL)881和在该界面层881上的高k(介电常数)电介质层882。该界面层的材料例如可以包括二氧化硅。该高k电介质层的材料例如可以包括：二氧化铪(HfO2)、二氧化锆或二氧化钛等。
在一个实施例中，栅极990可以包括：在高k电介质层882上的功函数调节层991和在该功函数调节层991上的导电材料层992。在半导体鳍片220为p型掺杂的情况下，功函数调节层991可以采用NMOS功函数调节层。例如，该NMOS功函数调节层的材料可以包括钛铝合金(TiAl)。在半导体鳍片220为n型掺杂的情况下，功函数调节层991可以采用PMOS功函数调节层。例如，该PMOS功函数调节层的材料可以包括：氮化钛(TiN)或氮化钽(TaN)。在一个实施例中，导电材料层992的材料可以包括诸如钨的金属。
下面将结合图8至图11详细说明在凹陷中形成栅极绝缘物层和栅极(即步骤S106)的过程。
在一个实施例中，该步骤S106可以包括：如图8所示，例如通过沉积工艺在凹陷780的底部形成界面层881，以及在界面层881上形成高k电介质层882。该界面层881和高k电介质层882可以一起作为栅极绝缘物层880。
可选地，该步骤S106还可以包括：如图9所示，例如通过沉积工艺在层间电介质层570、凹陷780的侧壁以及高k电介质层882上形成功函数调节层991。
可选地，该步骤S106还可以包括：如图10所示，例如通过沉积工艺在图9所示的结构上形成导电材料层992以填充凹陷780。
可选地，该步骤S106还可以包括：如图11所示，对图10所示的结构执行平坦化(例如CMP)以露出层间电介质层570的上表面，从而形成彼此分离的多个栅极结构，例如第一伪栅极结构1101、第一栅极结构1102和第二伪栅极结构1103。该功函数调节层991和该导电材料层992可以一起作为栅极990。
回到图1，在步骤S107，在层间电介质层上形成第一电介质层以覆盖所述多个栅极结构。
图12是示意性地示出在一个实施例中的在步骤S107的结构的横截面示意图。如图12所示，例如通过沉积工艺在层间电介质层570上形成第一电介质层1210以覆盖所述多个栅极结构。该第一电介质层可以为金属层间介电质层(Inter metal dielecric，简称为IMD)。例如第一电介质层的材料可以包括二氧化硅。
回到图1，在步骤S108，形成穿过第一电介质层和层间电介质层到源极或漏极的第一接触件以及穿过第一电介质层到伪栅极结构所包括的栅极的伪栅极接触件。
图14是示意性地示出在一个实施例中的在步骤S108的结构的横截面示意图。如图14所示，形成穿过第一电介质层1210和层间电介质层570到源极或漏极的第一接触件1320以及穿过第一电介质层1210到伪栅极结构所包括的栅极的伪栅极接触件1430。例如，第一接触件1320和伪栅极接触件1430的材料可以分别包括诸如铜或钨的金属。
在一个实施例中，如图14所示，第一接触件1320可以包括到第一源极461的第一源极接触件1321以及到第一漏极462的第一漏极接触件1322。
在一个实施例中，如图14所示，伪栅极接触件1430可以包括到第一伪栅极结构1101所包括的栅极的第一伪栅极接触件1431，以及到第二伪栅极结构1103所包括的栅极的第二伪栅极接触件1432。
下面结合图13和图14说明形成第一接触件和伪栅极接触件(即步骤S108)的过程。
在一个实施例中，该步骤S108可以包括：如图13所示，形成穿过第一电介质层1210和层间电介质层570到源极或漏极的第一接触件1320，例如形成到第一源极461的第一源极接触件1321以及到第一漏极462的第一漏极接触件1322。在一个实施例中，可以先形成到源极或漏极的第一通孔，然后沉积诸如铜或钨的金属以填充第一通孔，从而形成第一接触件。
可选地，该步骤S108还可以包括：如图14所示，形成穿过第一电介质层1210到伪栅极结构所包括的栅极的伪栅极接触件1430，例如形成到第一伪栅极结构1101所包括的栅极的第一伪栅极接触件1431，以及到第二伪栅极结构1103所包括的栅极的第二伪栅极接触件1432。在一个实施例中，可以先形成到伪栅极结构所包括的栅极的第二通孔，然后沉积诸如铜或钨的金属以填充第二通孔，从而形成伪栅极接触件。
以上描述了形成第一接触件和伪栅极接触件的过程。本领域技术人员应该明白，关于形成第一接触件和伪栅极接触件的顺序可以不受上述所描述的限制，例如也可以先形成伪栅极接触件，然后形成第一接触件。因此本发明的范围并不仅限于此。
回到图1，在步骤S109，在第一电介质层上形成与伪栅极接触件和第一接触件均接触的金属连接件。
图15是示意性地示出在一个实施例中的在步骤S109的结构的横截面示意图。如图15所示，例如通过沉积工艺在第一电介质层1210上形成与伪栅极接触件1430和第一接触件1320均接触的金属连接件1540。例如该金属连接件的材料可以包括：铜、钨或铝等。通过形成该金属连接件，使得伪栅极结构所包括的栅极与源极或漏极电连接到相同电位。
在一个实施例中，该金属连接件1540与第一伪栅极接触件1431、第二伪栅极接触件1432、第一源极接触件1321和第一漏极接触件1322均接触。在一个实施例中，该金属连接件1540接地。
至此，提供了根据本发明一个实施例的变容晶体管的制造方法。通过本发明实施例的制造方法，可以使得源极和漏极的形貌规整。
本发明的发明人发现，如果将伪栅极结构悬空，其电位是不定的，由于电容耦合作用，伪栅极结构与第一接触件之间有可能产生电位差，进而产生寄生电容，从而影响器件性能。在第一接触件与伪栅极结构的间隔物之间距离减小的情况下，该寄生电容将变大，使得该问题更加严重。而本发明的实施例通过将伪栅极结构所包括的栅极与源极或漏极电连接到相同电位，从而可以尽量消除上述寄生电容，使得器件性能更稳定。
进一步地，本发明可以使得变容晶体管的电容调试范围更大。其中，
Figure GDA0003084295170000141
其中器件最大电容和器件最小电容分别为变容晶体管的C-V特性曲线(电容-电压特性曲线)中的最大电容和最小电容。这里器件最小电容包括寄生电容，由于本发明可以尽量消除寄生电容，因此器件最小电容减小，因此变容晶体管的电容调试范围增大。
由本发明实施例的制造方法，还提供一种变容晶体管。例如，如图15所示，该变容晶体管可以包括具有第一导电类型的半导体鳍片220。该变容晶体管还可以包括：包绕该半导体鳍片220的一部分的彼此分离的多个栅极结构。所述多个栅极结构至少包括：在该半导体鳍片220的边缘上的伪栅极结构、以及与伪栅极结构间隔开的第一栅极结构1102。每个栅极结构包括：在半导体鳍片220的一部分表面上的栅极绝缘物层880、在该栅极绝缘物层880上的栅极990、以及用于栅极的间隔物3502。
在一个实施例中，该伪栅极结构可以包括：在半导体鳍片220的第一边缘221上的第一伪栅极结构1101和在半导体鳍片220的第二边缘222上的第二伪栅极结构1103。其中第一伪栅极结构1101与第二伪栅极结构1103位于第一栅极结构1102的两侧。这里，第一边缘221和第二边缘222分别在第一栅极结构1102的两侧。
在一个实施例中，该栅极绝缘物层880可以包括：在半导体鳍片220的一部分表面上的界面层881和在该界面层881上的高k电介质层882。该界面层的材料例如可以包括二氧化硅。该高k电介质层的材料例如可以包括：二氧化铪、二氧化锆或二氧化钛等。
在一个实施例中，该栅极包括：在高k电介质层882上的功函数调节层991和在该功函数调节层991上的导电材料层992。在半导体鳍片220为p型掺杂的情况下，功函数调节层991可以采用NMOS功函数调节层。例如，该NMOS功函数调节层的材料可以包括钛铝合金。在半导体鳍片220为n型掺杂的情况下，功函数调节层991可以采用PMOS功函数调节层。例如，该PMOS功函数调节层的材料可以包括：氮化钛或氮化钽。在一个实施例中，导电材料层992的材料可以包括诸如钨的金属。
在本发明的实施例中，该变容晶体管还可以包括：在半导体鳍片上且在伪栅极结构与第一栅极结构之间的抬升的源极或漏极。该源极或漏极的形貌比较规整。其中伪栅极结构所包括的栅极与所述抬升的源极或漏极电连接到相同电位。例如伪栅极结构所包括的栅极与源极或漏极均接地。
在一个实施例中，所述源极可以包括位于第一伪栅极结构1101与第一栅极结构1102之间的第一源极461。在一个实施例中，所述漏极可以包括位于第二伪栅极结构1103与第一栅极结构1102之间的第一漏极462。例如，将第一伪栅极结构1101和第二伪栅极结构1103所包括的栅极与第一源极461以及第一漏极462电连接到相同电位。
在本发明的实施例中，通过将伪栅极结构所包括的栅极与源极或漏极电连接到相同电位，从而可以尽量消除寄生电容，使得器件性能更稳定，并且可以使得变容晶体管的电容调试范围更大。
在一个实施例中，如图15所示，该变容晶体管还可以包括：具有第二导电类型的衬底210。该第二导电类型不同于第一导电类型。例如，第一导电类型为p型，第二导电类型为n型。又例如，第一导电类型为n型，第二导电类型为p型。该半导体鳍片220形成在该衬底210之上，并且在半导体鳍片220与衬底210之间形成反向pn结。
在一个实施例中，如图15所示，该变容晶体管还可以包括：到源极或漏极的第一接触件1320以及到伪栅极结构所包括的栅极的伪栅极接触件1430。其中，该第一接触件1320与该伪栅极接触件1430相连。
在一个实施例中，第一接触件1320可以包括到第一源极461的第一源极接触件1321以及到第一漏极462的第一漏极接触件1322。在一个实施例中，伪栅极接触件1430可以包括到第一伪栅极结构1101所包括的栅极的第一伪栅极接触件1431，以及到第二伪栅极结构1103所包括的栅极的第二伪栅极接触件1432。其中，第一源极接触件1321、第一漏极接触件1322、第一伪栅极接触件1431以及第二伪栅极接触件1432相连。在一个实施例中，该第一源极接触件1321、第一漏极接触件1322、第一伪栅极接触件1431以及第二伪栅极接触件1432均接地。
在一个实施例中，如图15所示，该变容晶体管还可以包括：在半导体鳍片220周围的用于半导体鳍片的沟槽隔离结构240。该沟槽隔离结构240可以包括与半导体鳍片220邻接的沟槽241以及填充该沟槽241的第一绝缘物层242。第一绝缘物层242的材料例如可以包括二氧化硅。
在一个实施例中，如图15所示，该变容晶体管还可以包括：在第一绝缘物层242和半导体鳍片220上包围所述多个栅极结构以及第一源极接触件1321和第一漏极接触件1322的一部分的层间电介质层570。该层间电介质层570的材料例如可以包括二氧化硅。
在一个实施例中，如图15所示，该变容晶体管还可以包括：在层间电介质层570上包围第一伪栅极接触件1431、第二伪栅极接触件1432、以及第一源极接触件1321和第一漏极接触件1322的一部分的第一电介质层1210。其中该第一电介质层1210露出第一伪栅极接触件1431、第二伪栅极接触件1432、第一源极接触件1321和第一漏极接触件1322的上表面。优选地，该第一电介质层1210的上表面与第一伪栅极接触件1431、第二伪栅极接触件1432、第一源极接触件1321和第一漏极接触件1322的上表面齐平。该第一电介质层的材料例如可以包括二氧化硅。
在一个实施例中，如图15所示，该变容晶体管还可以包括：在第一电介质层1210上与第一伪栅极接触件1431、第二伪栅极接触件1432、第一源极接触件1321和第一漏极接触件1322均接触的金属连接件1540。例如该金属连接件的材料可以包括：铜、钨或铝等。该金属连接件1540使得第一伪栅极接触件1431、第二伪栅极接触件1432、第一源极接触件1321和第一漏极接触件1322电连接到相同电位。即，该金属连接件可以使得伪栅极结构所包括的栅极与源极或漏极电连接到相同电位，从而可以尽量消除寄生电容，使得器件性能更稳定。进一步地，还可以增大变容晶体管的电容调试范围。
本领域技术人员应该明白，上述使得伪栅极结构所包括的栅极与源极或漏极电连接到相同电位的结构方式只是示例性的，本发明还可以为其他结构方式，只要能将伪栅极结构所包括的栅极与源极或漏极电连接到相同电位即可。
可选地，如图15所示，该变容晶体管还可以包括：位于层间电介质层570与半导体鳍片220之间的初始绝缘物层230。该初始绝缘物层的材料例如可以包括二氧化硅。
图16A至图16J是示意性地示出根据本发明一个实施例的半导体结构的制造过程中若干阶段的结构的横截面示意图。下面结合图16A至图16J详细描述本发明一个实施例的半导体结构的制造过程。
首先，如图16A所示，例如通过沉积工艺在半导体衬底(例如硅衬底)1600上形成第二绝缘物层1601作为缓冲层。例如，第二绝缘物层1601的材料可以包括二氧化硅。在一个实施例中，对半导体衬底1600执行掺杂(例如离子注入)，使得半导体衬底具有第二导电类型。
接下来，如图16B所示，例如通过沉积工艺在第二绝缘物层1601上形成硬掩模层1602。例如，该硬掩模层1602的材料可以包括氮化硅。
接下来，如图16C所示，(例如可以通过光刻和蚀刻工艺)对图16B所示的结构执行蚀刻以形成被沟槽241分隔的半导体鳍片220。其中在半导体鳍片下面的部分为衬底210。
接下来，如图16D所示，例如通过沉积工艺在图16C所示的结构的表面上形成第三绝缘物层1603。例如，该第三绝缘物层1603的材料可以包括二氧化硅。
接下来，如图16E所示，例如通过沉积工艺(例如FCVD(Flowable Chemical VaporDeposition，可流动化学气相沉积))在图16D所示的结构上形成第一绝缘物层242以填充各个半导体鳍片之间的沟槽241。
接下来，如图16F所示，对该第一绝缘物层242和第三绝缘物层1603执行平坦化，以露出硬掩模层1602的上表面。
接下来，如图16G所示，对第一绝缘物层242和第三绝缘物层1603执行回蚀刻，使得半导体鳍片突出于该第一绝缘物层242。
接下来，如图16H所示，去除硬掩模层1602和第二绝缘物层1601。
接下来，如图16I所示，对半导体鳍片220执行掺杂(例如离子注入)，以使得半导体鳍片具有第一导电类型。该第一导电类型不同于衬底210的第二导电类型。
接下来，如图16J所示，在半导体鳍片220的部分表面上通过例如氧化工艺形成初始绝缘物层230。在另一些实施例中，也可以通过沉积工艺形成初始绝缘物层230。
至此，提供了一种半导体结构的制造方法。图2所示的半导体结构的示意图可以看作沿着图16J中的线A-A’方向截取的结构的横截面示意图。图2中省略了图16J中的第三绝缘物层1603。在一些实施例中，半导体结构还可以包括位于第一绝缘物层242与衬底210之间以及位于第一绝缘物层242与半导体鳍片220之间的第三绝缘物层1603。在另一些实施例中，半导体结构也可以不包括该第三绝缘物层。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (20)

1.一种变容晶体管，其特征在于，包括：
具有第一导电类型的半导体鳍片；
包绕所述半导体鳍片的一部分的彼此分离的多个栅极结构，所述多个栅极结构至少包括：在所述半导体鳍片的边缘上的伪栅极结构、以及与所述伪栅极结构间隔开的第一栅极结构，每个栅极结构包括：在所述半导体鳍片的一部分表面上的栅极绝缘物层、在所述栅极绝缘物层上的栅极、以及用于栅极的间隔物，所述伪栅极结构包括：在所述半导体鳍片的第一边缘上的第一伪栅极结构和在所述半导体鳍片的第二边缘上的第二伪栅极结构，其中所述第一伪栅极结构与所述第二伪栅极结构位于所述第一栅极结构的两侧；
在所述半导体鳍片上且在所述伪栅极结构与所述第一栅极结构之间的抬升的源极或漏极，所述源极包括位于所述第一伪栅极结构与所述第一栅极结构之间的第一源极，所述漏极包括位于所述第二伪栅极结构与所述第一栅极结构之间的第一漏极；以及
到所述源极或漏极的第一接触件以及到所述伪栅极结构所包括的栅极的伪栅极接触件；其中，所述第一接触件包括到所述第一源极的第一源极接触件以及到所述第一漏极的第一漏极接触件；所述伪栅极接触件包括到所述第一伪栅极结构所包括的栅极的第一伪栅极接触件，以及到所述第二伪栅极结构所包括的栅极的第二伪栅极接触件；其中，所述第一源极接触件、所述第一漏极接触件、所述第一伪栅极接触件以及所述第二伪栅极接触件相连。
2.根据权利要求1所述变容晶体管，其特征在于，还包括：
具有第二导电类型的衬底，所述第二导电类型不同于所述第一导电类型，所述半导体鳍片形成在所述衬底之上，并且在所述半导体鳍片与所述衬底之间形成反向pn结。
3.根据权利要求1所述变容晶体管，其特征在于，
所述第一源极接触件、所述第一漏极接触件、所述第一伪栅极接触件以及所述第二伪栅极接触件均接地。
4.根据权利要求1所述变容晶体管，其特征在于，还包括：
在所述半导体鳍片周围的用于所述半导体鳍片的沟槽隔离结构；
所述沟槽隔离结构包括与所述半导体鳍片邻接的沟槽以及填充所述沟槽的第一绝缘物层。
5.根据权利要求4所述变容晶体管，其特征在于，还包括：
在所述第一绝缘物层和所述半导体鳍片上包围所述多个栅极结构以及所述第一源极接触件和所述第一漏极接触件的一部分的层间电介质层。
6.根据权利要求5所述变容晶体管，其特征在于，还包括：
在所述层间电介质层上包围所述第一伪栅极接触件、所述第二伪栅极接触件、以及所述第一源极接触件和所述第一漏极接触件的一部分的第一电介质层，
其中所述第一电介质层露出所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件的上表面。
7.根据权利要求6所述变容晶体管，其特征在于，还包括：
在所述第一电介质层上与所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件均接触的金属连接件。
8.根据权利要求1所述变容晶体管，其特征在于，
所述栅极绝缘物层包括：在所述半导体鳍片的一部分表面上的界面层和在所述界面层上的高k电介质层。
9.根据权利要求8所述变容晶体管，其特征在于，
所述栅极包括：在所述高k电介质层上的功函数调节层和在所述功函数调节层上的导电材料层。
10.根据权利要求5所述变容晶体管，其特征在于，还包括：
位于所述层间电介质层与所述半导体鳍片之间的初始绝缘物层。
11.一种变容晶体管的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括具有第一导电类型的半导体鳍片以及覆盖在所述半导体鳍片的表面上的初始绝缘物层；
形成包绕所述半导体鳍片的一部分的彼此分离的多个初始伪栅极结构，所述多个初始伪栅极结构至少包括：在所述半导体鳍片的边缘上的边缘初始伪栅极结构以及与所述边缘初始伪栅极结构间隔开的第一初始伪栅极结构；每个初始伪栅极结构包括：在所述初始绝缘物层的一部分表面上的初始伪栅极以及用于初始伪栅极的间隔物；
在所述半导体鳍片上且在各初始伪栅极结构之间形成抬升的源极或漏极；
形成层间电介质层以包围所述多个初始伪栅极结构以及所述源极或漏极，其中所述层间电介质层露出所述多个初始伪栅极结构的初始伪栅极的上表面；
去除被露出的初始伪栅极以及其下的初始绝缘物层的部分以形成多个凹陷；
在所述多个凹陷中形成栅极绝缘物层以及在所述栅极绝缘物层上的栅极，从而形成彼此分离的多个栅极结构；其中所述多个栅极结构至少包括：在所述半导体鳍片的所述边缘上的伪栅极结构、以及与所述伪栅极结构间隔开的第一栅极结构；
在所述层间电介质层上形成第一电介质层以覆盖所述多个栅极结构；
形成穿过所述第一电介质层和所述层间电介质层到所述源极或漏极的第一接触件以及穿过所述第一电介质层到所述伪栅极结构所包括的栅极的伪栅极接触件；以及
在所述第一电介质层上形成与所述伪栅极接触件和所述第一接触件均接触的金属连接件。
12.根据权利要求11所述的方法，其特征在于，所述半导体结构还包括：
具有第二导电类型的衬底，所述第二导电类型不同于所述第一导电类型，所述半导体鳍片形成在所述衬底之上，并且在所述半导体鳍片与所述衬底之间形成反向pn结。
13.根据权利要求11或12所述的方法，其特征在于，
所述边缘初始伪栅极结构包括在所述半导体鳍片的第一边缘上的第一边缘初始伪栅极结构和在所述半导体鳍片的第二边缘上的第二边缘初始伪栅极结构，
其中所述第一边缘初始伪栅极结构和所述第二边缘初始伪栅极结构分别位于所述第一初始伪栅极结构的两侧。
14.根据权利要求13所述的方法，其特征在于，
所述伪栅极结构包括：在所述半导体鳍片的第一边缘上的第一伪栅极结构和在所述半导体鳍片的第二边缘上的第二伪栅极结构，
其中所述第一伪栅极结构与所述第二伪栅极结构位于所述第一栅极结构的两侧。
15.根据权利要求14所述的方法，其特征在于，
所述源极包括位于所述第一伪栅极结构与所述第一栅极结构之间的第一源极；
所述漏极包括位于所述第二伪栅极结构与所述第一栅极结构之间的第一漏极。
16.根据权利要求15所述的方法，其特征在于，
所述第一接触件包括到所述第一源极的第一源极接触件以及到所述第一漏极的第一漏极接触件；
所述伪栅极接触件包括到所述第一伪栅极结构所包括的栅极的第一伪栅极接触件，以及到所述第二伪栅极结构所包括的栅极的第二伪栅极接触件。
17.根据权利要求16所述的方法，其特征在于，
所述金属连接件与所述第一伪栅极接触件、所述第二伪栅极接触件、所述第一源极接触件和所述第一漏极接触件均接触；
其中所述金属连接件接地。
18.根据权利要求11所述的方法，其特征在于，所述半导体结构还包括：
在所述半导体鳍片周围的用于所述半导体鳍片的沟槽隔离结构；
所述沟槽隔离结构包括与所述半导体鳍片邻接的沟槽以及填充所述沟槽的第一绝缘物层。
19.根据权利要求11所述的方法，其特征在于，
所述栅极绝缘物层包括：在所述半导体鳍片的一部分表面上的界面层和在所述界面层上的高k电介质层。
20.根据权利要求19所述的方法，其特征在于，
所述栅极包括：在所述高k电介质层上的功函数调节层和在所述功函数调节层上的导电材料层。
CN201610512157.1A 2016-07-01 2016-07-01 变容晶体管及其制造方法 Active CN107564953B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610512157.1A CN107564953B (zh) 2016-07-01 2016-07-01 变容晶体管及其制造方法
US15/400,201 US9985144B2 (en) 2016-07-01 2017-01-06 FinFET varactor
EP17178365.7A EP3264473A1 (en) 2016-07-01 2017-06-28 Finfet varactor
US15/963,049 US10644169B2 (en) 2016-07-01 2018-04-25 Method of manufacturing a FinFET varactor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610512157.1A CN107564953B (zh) 2016-07-01 2016-07-01 变容晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107564953A CN107564953A (zh) 2018-01-09
CN107564953B true CN107564953B (zh) 2021-07-30

Family

ID=59253370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610512157.1A Active CN107564953B (zh) 2016-07-01 2016-07-01 变容晶体管及其制造方法

Country Status (3)

Country Link
US (2) US9985144B2 (zh)
EP (1) EP3264473A1 (zh)
CN (1) CN107564953B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107452680B (zh) * 2016-06-01 2020-05-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107564953B (zh) 2016-07-01 2021-07-30 中芯国际集成电路制造(上海)有限公司 变容晶体管及其制造方法
CN107799421B (zh) * 2016-09-05 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US10714621B2 (en) * 2016-12-14 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
CN108269861B (zh) * 2016-12-30 2021-06-08 中芯国际集成电路制造(上海)有限公司 Mos电容及其形成方法
CN109920853B (zh) * 2017-12-12 2022-05-24 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US11011626B2 (en) 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability
US11404414B2 (en) 2020-03-24 2022-08-02 Qualcomm Incorporated Integrated device comprising transistor coupled to a dummy gate contact

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042547A1 (en) * 2012-08-13 2014-02-13 International Business Machines Corporation High density bulk fin capacitor
CN103872102A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 具有嵌入式MOS变容二极管的FinFET及其制造方法
US20140264628A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Gate and Complementary Varactors in FinFET Process

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389925B1 (ko) * 2001-03-05 2003-07-04 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
JP4153233B2 (ja) * 2002-04-18 2008-09-24 富士通株式会社 ｐｎバラクタ
JP2008117838A (ja) * 2006-11-01 2008-05-22 Elpida Memory Inc 半導体装置及びその製造方法
JP5614333B2 (ja) * 2011-03-01 2014-10-29 富士通セミコンダクター株式会社 半導体装置
US8518811B2 (en) * 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
KR101731753B1 (ko) * 2011-11-14 2017-04-28 인텔 코포레이션 매크로 트랜지스터 디바이스들
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8779515B2 (en) * 2012-05-21 2014-07-15 International Business Machines Corporation Semiconductor structure containing an aluminum-containing replacement gate electrode
US8637358B1 (en) * 2012-07-05 2014-01-28 International Business Machines Corporation Field-effect-transistor with self-aligned diffusion contact
US8703556B2 (en) * 2012-08-30 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8921136B2 (en) * 2013-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned contact formation
KR20140132179A (ko) * 2013-05-07 2014-11-17 삼성전자주식회사 더미 게이트 및 게이트를 갖는 반도체 소자
US8765546B1 (en) * 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US9368626B2 (en) * 2013-12-04 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strained layer
JP2015220420A (ja) * 2014-05-21 2015-12-07 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US9793273B2 (en) * 2014-07-18 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
KR102311937B1 (ko) * 2014-09-23 2021-10-14 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
TWI600159B (zh) * 2014-10-01 2017-09-21 聯華電子股份有限公司 半導體元件及其製作方法
CN105575885B (zh) * 2014-10-14 2021-07-06 联华电子股份有限公司 半导体元件及其制作方法
KR102233073B1 (ko) * 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
TWI641135B (zh) * 2014-12-12 2018-11-11 聯華電子股份有限公司 具有磊晶結構之鰭狀場效電晶體
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US9806070B2 (en) * 2015-01-16 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device layout, memory device layout, and method of manufacturing semiconductor device
KR102235612B1 (ko) * 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
US9613953B2 (en) * 2015-03-24 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor device layout, and method of manufacturing semiconductor device
KR102352153B1 (ko) * 2015-03-25 2022-01-17 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
KR102389813B1 (ko) * 2015-05-19 2022-04-22 삼성전자주식회사 반도체 소자
KR102460718B1 (ko) * 2015-05-28 2022-10-31 삼성전자주식회사 집적회로 소자
US9595478B2 (en) * 2015-06-12 2017-03-14 Globalfoundries Inc. Dummy gate used as interconnection and method of making the same
US9685340B2 (en) * 2015-06-29 2017-06-20 International Business Machines Corporation Stable contact on one-sided gate tie-down structure
CN106340455B (zh) * 2015-07-06 2021-08-03 联华电子股份有限公司 半导体元件及其制作方法
KR102302073B1 (ko) * 2015-07-28 2021-09-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN113659004B (zh) * 2015-11-26 2023-12-19 联华电子股份有限公司 半导体元件及其制作方法
US9887289B2 (en) * 2015-12-14 2018-02-06 International Business Machines Corporation Method and structure of improving contact resistance for passive and long channel devices
CN107039535B (zh) * 2016-02-03 2019-12-31 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
US9793372B1 (en) * 2016-05-25 2017-10-17 Globalfoundries Inc. Integrated circuit including a dummy gate structure and method for the formation thereof
CN107564953B (zh) 2016-07-01 2021-07-30 中芯国际集成电路制造(上海)有限公司 变容晶体管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042547A1 (en) * 2012-08-13 2014-02-13 International Business Machines Corporation High density bulk fin capacitor
CN103872102A (zh) * 2012-12-14 2014-06-18 台湾积体电路制造股份有限公司 具有嵌入式MOS变容二极管的FinFET及其制造方法
US20140264628A1 (en) * 2013-03-13 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-Gate and Complementary Varactors in FinFET Process

Also Published As

Publication number Publication date
EP3264473A1 (en) 2018-01-03
US20180248050A1 (en) 2018-08-30
US10644169B2 (en) 2020-05-05
CN107564953A (zh) 2018-01-09
US9985144B2 (en) 2018-05-29
US20180006162A1 (en) 2018-01-04

Similar Documents

Publication Publication Date Title
CN107564953B (zh) 变容晶体管及其制造方法
US9640535B2 (en) Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques and the resulting semiconductor devices
KR101334465B1 (ko) 개선된 실리사이드 형성 및 연관된 장치
CN107170825B (zh) 半导体器件、鳍式场效晶体管器件及其形成方法
TWI662652B (zh) 形成積體電路的方法
CN111653483B (zh) 半导体器件及其制作方法
US10431673B2 (en) Semiconductor devices
US9666715B2 (en) FinFET transistor with epitaxial structures
CN107516668B (zh) 半导体装置及其制造方法
CN107516649B (zh) 半导体装置及其制造方法
CN107346782B (zh) 鳍型场效应晶体管及其制造方法
US8361854B2 (en) Fin field-effect transistor structure and manufacturing process thereof
US11018239B2 (en) Semiconductor device and manufacturing method thereof
US9673106B2 (en) Semiconductor devices and methods of manufacturing the same
US9893184B2 (en) Fin-type field effect transistor device and method of fabricating the same
US9847403B2 (en) Semiconductor device and a fabrication method thereof
CN111554578A (zh) 半导体结构及其形成方法
US9978873B2 (en) Method for fabricating FinFet
US10008385B1 (en) Enlarged sacrificial gate caps for forming self-aligned contacts
CN107978634B (zh) 高压半导体组件以及其制作方法
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
CN110690116B (zh) 半导体结构及其制造方法
US10032672B1 (en) Method of fabricating a semiconductor device having contact structures
CN107978599B (zh) 半导体结构及其形成方法、测量电容的方法
KR102615708B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant