KR102233073B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102233073B1
KR102233073B1 KR1020140172248A KR20140172248A KR102233073B1 KR 102233073 B1 KR102233073 B1 KR 102233073B1 KR 1020140172248 A KR1020140172248 A KR 1020140172248A KR 20140172248 A KR20140172248 A KR 20140172248A KR 102233073 B1 KR102233073 B1 KR 102233073B1
Authority
KR
South Korea
Prior art keywords
isolation layer
device isolation
active
present
gate
Prior art date
Application number
KR1020140172248A
Other languages
English (en)
Other versions
KR20160066886A (ko
Inventor
유정균
이정효
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140172248A priority Critical patent/KR102233073B1/ko
Priority to US14/824,896 priority patent/US20160163699A1/en
Priority to CN201510883219.5A priority patent/CN105679757B/zh
Publication of KR20160066886A publication Critical patent/KR20160066886A/ko
Priority to US15/436,343 priority patent/US10170366B2/en
Application granted granted Critical
Publication of KR102233073B1 publication Critical patent/KR102233073B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Abstract

반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 기판으로부터 돌출하여 일방향으로 연장된 액티브 핀, 액티브 핀의 일측에 액티브 핀과 교차하도록 연장된 제1 소자 분리막, 액티브 핀의 타측에 액티브 핀과 교차하도록 연장되고, 그 상면이 제1 소자 분리막의 상면보다 높은 제2 소자 분리막, 액티브 핀 상에 액티브 핀과 교차하도록 연장된 노멀 게이트, 액티브 핀 및 제1 소자 분리막 상에 액티브 핀과 교차하도록 연장된 제1 더미 게이트, 및 제2 소자 분리막 상에 액티브 핀과 교차하는 방향으로 연장된 제2 더미 게이트를 포함한다.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치의 밀도를 높이기 위한 스케일링(scaling) 기술 중 하나로서, 기판 상에 핀(fin) 또는 나노와이어(nanowire) 형상의 다채널 액티브 패턴(또는 실리콘 바디)을 형성하고 다채널 액티브 패턴의 표면 위에 게이트를 형성하는 멀티 게이트 트랜지스터(multi gate transistor)가 제안되었다.
이러한 멀티 게이트 트랜지스터는 3차원의 채널을 이용하기 때문에, 스케일링하는 것이 용이하다. 또한, 멀티 게이트 트랜지스터의 게이트 길이를 증가시키지 않아도, 전류 제어 능력을 향상시킬 수 있다. 뿐만 아니라, 드레인 전압에 의해 채널 영역의 전위가 영향을 받는 SCE(short channel effect)를 효과적으로 억제할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 제품 신뢰성이 향상된 반도체 장치를 제조할 수 있는 반도체 패키지의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치는, 기판으로부터 돌출하여 일방향으로 연장된 액티브 핀, 액티브 핀의 일측에 액티브 핀과 교차하도록 연장된 제1 소자 분리막, 액티브 핀의 타측에 액티브 핀과 교차하도록 연장되고, 그 상면이 제1 소자 분리막의 상면보다 높은 제2 소자 분리막, 액티브 핀 상에 액티브 핀과 교차하도록 연장된 노멀 게이트, 액티브 핀 및 제1 소자 분리막 상에 액티브 핀과 교차하도록 연장된 제1 더미 게이트, 및 제2 소자 분리막 상에 액티브 핀과 교차하는 방향으로 연장된 제2 더미 게이트를 포함한다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막의 하면은 상기 제1 소자 분리막의 하면보다 낮을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막의 하면은 상기 기판의 상면보다 낮을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 더미 게이트는 상기 액티브 핀과 오버랩하지 않을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 더미 게이트는 상기 액티브 핀 및 상기 제2 소자 분리막과 오버랩할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 더미 게이트와 상기 노멀 게이트 사이의 상기 액티브 핀에 상기 제1 더미 게이트에 인접하여 형성된 불순물 에피층을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트와, 상기 제1 및 제2 더미 게이트는 메탈 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트는 메탈 게이트를 포함하고, 상기 제1 및 제2 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 소자 분리막 상에 상기 액티브 핀과 교차하는 방향으로 연장되고, 상기 액티브 핀과 오버랩하지 않는 제3 더미 게이트를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트와, 상기 제1 내지 제3 더미 게이트는 메탈 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트는 메탈 게이트를 포함하고, 상기 제1 내지 제3 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치는, 기판으로부터 돌출하여 제1 방향으로 연장된 제1 액티브 핀; 상기 기판으로부터 돌출하여 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 상기 제1 액티브 핀으로부터 이격된 제2 액티브 핀; 상기 제1 및 제2 액티브 핀의 제1 측에 형성되어 상기 제2 방향으로 연장된 제1 소자 분리막; 상기 제2 액티브 핀의 상기 제1 측의 반대 측인 제2 측에 형성된 제2 소자 분리막; 상기 제1 및 제2 액티브 핀과, 상기 제1 소자 분리막에 오버랩되어 상기 제2 방향으로 연장된 제1 더미 게이트; 및 상기 제1 액티브 핀과 상기 제2 소자 분리막에 오버랩되어 상기 제2 방향으로 연장된 제2 더미 게이트를 포함한다.
본 발명의 몇몇 실시예에서, 상기 제2 더미 게이트는, 상기 제2 액티브 핀의 일부와 오버랩될 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 소자 분리막과 오버랩되고 상기 제1 및 제2 액티브 핀과 오버랩되지 않도록 상기 제1 소자 분리막 상에 상기 제2 방향으로 연장된 제3 더미 게이트를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 및 제2 액티브 핀 상에 상기 제2 방향으로 연장된 노멀 게이트를 더 포함하고, 상기 노멀 게이트는 메탈 게이트를 포함하고, 상기 제1 및 제2 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막의 상면은 상기 제1 소자 분리막의 상면보다 높을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막의 하면은 상기 제1 소자 분리막의 하면보다 낮을 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막의 하면은 상기 기판의 상면보다 낮을 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 장치는, 기판으로부터 돌출하여 일방향으로 연장된 액티브 핀; 상기 액티브 핀의 일측에 상기 액티브 핀과 교차하도록 연장된 제1 소자 분리막; 상기 액티브 핀의 타측에 상기 액티브 핀과 교차하도록 연장되고, 그 상면이 상기 제1 소자 분리막의 상면 보다 높은 제2 소자 분리막; 상기 액티브 핀 상에 상기 액티브 핀과 교차하도록 연장된 노멀 게이트; 상기 제1 소자 분리막 상에 상기 액티브 핀과 교차하는 방향으로 연장된 제1 더미 게이트; 및 상기 제2 소자 분리막과 상기 액티브 핀 상에 상기 액티브 핀과 교차하도록 연장된 제2 더미 게이트를 포함한다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 더미 게이트와 상기 노멀 게이트 사이의 상기 액티브 핀에 상기 제1 더미 게이트에 인접하여 형성된 제1 불순물 에피층과, 상기 제2 더미 게이트와 상기 노멀 게이트 사이의 상기 액티브 핀에 상기 제2 더미 게이트에 인접하여 형성된 제2 불순물 에피층을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 소자 분리막 상에 상기 액티브 핀과 교차하는 방향으로 연장되고, 상기 액티브 핀과 오버랩하지 않는 제3 더미 게이트를 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트와, 상기 제1 내지 제3 더미 게이트는 메탈 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트는 메탈 게이트를 포함하고, 상기 제1 내지 제3 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 장치는, 기판으로부터 돌출하여 일방향으로 연장된 액티브 핀; 상기 액티브 핀의 일측에 상기 액티브 핀과 교차하도록 연장된 소자 분리막; 상기 액티브 핀 상에 상기 액티브 핀과 교차하도록 연장된 노멀 게이트; 상기 소자 분리막 상에 상기 소자 분리막과 나란하게 연장된 제1 더미 게이트; 및 상기 액티브 핀 및 상기 소자 분리막 상에 상기 액티브 핀과 교차하도록 연장된 제2 더미 게이트를 포함한다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트와 상기 제1 및 제2 더미 게이트는 메탈 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 노멀 게이트는 메탈 게이트를 포함하고, 상기 제1 및 제2 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치는, 상기 제1 더미 게이트와 상기 노멀 게이트 사이의 상기 액티브 핀에 상기 제1 더미 게이트에 인접하여 형성된 불순물 에피층을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 액티브 핀은, 상기 일방향으로 이격된 제1 및 제2 액티브 핀을 포함하되, 상기 제1 액티브 핀은 상기 소자 분리막의 일측에 형성되고, 상기 제2 액티브 핀은 상기 소자 분리막의 타측에 형성되고, 상기 제1 더미 게이트는 상기 소자 분리막과 오버랩하되, 상기 제1 액티브 핀과 오버랩하지 않고, 상기 제2 더미 게이트는 상기 소자 분리막 및 상기 제2 액티브 핀과 오버랩할 수 있다.
본 발명의 몇몇 실시예에서, 상기 액티브 핀은, 상기 일방향으로 이격된 제1 및 제2 액티브 핀을 포함하되, 상기 제1 액티브 핀은 상기 소자 분리막의 일측에 형성되고, 상기 제2 액티브 핀은 상기 소자 분리막의 타측에 형성되고, 상기 제1 더미 게이트는 상기 소자 분리막 및 상기 제1 액티브 핀과 오버랩하고, 상기 제2 더미 게이트는 상기 소자 분리막 및 상기 제2 액티브 핀과 오버랩할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은, 기판으로부터 돌출하여 일방향으로 연장된 액티브 핀을 제공하고, 상기 액티브 핀의 일측에 상기 액티브 핀과 교차하도록 연장되는 제1 소자 분리막을 형성하고, 상기 액티브 핀의 타측에 상기 액티브 핀과 교차하도록 연장되고, 그 상면이 상기 제1 소자 분리막의 상면 보다 높은 제2 소자 분리막을 형성하고, 상기 제1 소자 분리막과 상기 액티브 핀 상에, 상기 액티브 핀과 교차하도록 연장되는 제1 더미 게이트를 형성하고, 상기 액티브 핀 상에, 상기 액티브 핀과 교차하도록 연장되는 제2 더미 게이트를 형성하고, 상기 제2 소자 분리막 상에, 상기 액티브 핀과 교차하는 방향으로 연장되는 제3 더미 게이트를 형성하고, 상기 제2 더미 게이트를 메탈 게이트로 교환하는 것을 포함한다.
본 발명의 몇몇 실시예에서, 상기 제1 내지 제3 더미 게이트는 폴리 실리콘 게이트를 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치의 제조 방법은, 상기 제1 데미 게이트와 상기 제3 더미 게이트 중 적어도 하나를 상기 메탈 게이트로 교환하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치의 제조 방법은, 상기 제1 더미 게이트와 상기 제2 더미 게이트 사이의 상기 액티브 핀에, 상기 제1 더미 게이트에 인접한 불순물 에피층을 형성하는 것을 더 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치의 제조 방법은, 상기 제3 더미 게이트와 상기 제2 더미 게이트 사이의 상기 액티브 핀에, 상기 제3 더미 게이트에 인접한 불순물 에피층을 형성하는 것을 더 포함하고, 상기 제3 더미 게이트는 상기 제2 소자 분리막과 상기 액티브 핀에 오버랩될 수 있다.
본 발명의 몇몇 실시예에서, 상기 제2 소자 분리막을 형성하는 것은, 상기 기판을 식각하고, 상기 식각된 기판 상에 상기 제2 소자 분리막을 형성하는 것을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 상기 반도체 장치의 제조 방법은, 상기 제1 소자 분리막 상에, 상기 액티브 핀과 오버랩되지 않는 제4 더미 게이트를 형성하는 것을 더 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 레이아웃도이다.
도 2a는 도 1의 노멀 게이트에 대한 사시도이다.
도 2b는 도 1의 A-A선을 따라 절단한 단면도이다.
도 3은 도 1의 B-B선을 따라 절단한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다.
도 6은 도 5의 C-C선을 따라 절단한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다.
도 9는 도 8의 D-D선을 따라 절단한 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다.
도 12는 도 11의 E-E선을 따라 절단한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록도들이다.
도 16은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 SoC 시스템의 블록도이다.
도 17은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 18 내지 도 20은 본 발명의 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
도 21 내지 도 26은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
아하, 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 반도체 장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 레이아웃도이다. 도 2a는 도 1의 노멀 게이트에 대한 사시도이다. 도 2b는 도 1의 A-A선을 따라 절단한 단면도이다. 도 3은 도 1의 B-B선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 반도체 장치(1)는, 액티브(active) 핀(F1~F5), 더미(dummy) 게이트(110, 120), 노멀(normal) 게이트(130, 140), 및 소자 분리막(20)을 포함한다.
액티브 핀(F1~F5)은 기판(10)으로부터 돌출하여 제1 방향(X)으로 연장될 수 있다.
기판(10)은 반도체 물질을 포함할 수 있다. 이러한 반도체 물질은 예를 들어, Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 물질로 이루어질 수 있다.
하지만, 본 발명이 이러한 예시에 제한되는 것은 아니며, 본 발명의 다른 몇몇 실시예에서, 기판(10)은 절연 기판일 수도 있다. 즉, 기판(10)은 예를 들어, SOI(silicon on insulator) 기판일 수 있다. 이처럼 기판(10)이 SOI일 경우, 반도체 장치의 응답 속도가 향상될 수 있다.
액티브 핀(F1~F5)은 각각 장변과 단변을 가질 수 있다. 액티브 핀(F1~F5)은 도시된 것과 같이 예를 들어, 제2 방향(Y)으로 서로 이격되어 기판(10) 상에 배치될 수 있다.
도 1에서는 액티브 핀(F1~F5)의 장변 방향이 제1 방향(X)이고, 액티브 핀(F1~F5)의 단변 방향이 제2 방향(Y)으로 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 다른 몇몇 실시예에서, 액티브 핀(F1~F5)의 장변 방향은 제2 방향(Y)이고, 액티브 핀(F1~F5)의 단변 방향이 제1 방향(X)일 수 있다.
액티브 핀(F1~F5)은 기판(10)의 일부일 수도 있고, 기판(10)으로부터 성장된 에피층(epitaxial layer)을 포함할 수도 있다.
액티브 핀(F1~F5)은 반도체 물질을 포함할 수 있다. 액티브 핀(F1~F5)은 예를 들어, Si 또는 SiGe 등을 포함할 수 있다.
본 발명의 몇몇 실시예에서, 액티브 핀(F1~F5)은 기판(10)과 동일한 물질을 포함할 수 있다. 예를 들어, 기판(10)이 Si을 포함하는 경우, 액티브 핀(F1~F5)도 Si을 포함할 수 있다.
하지만, 본 발명이 이에 제한되는 것은 아니며, 기판(10)과 액티브 핀(F1~F5)은 서로 다른 물질을 포함할 수도 있다. 예를 들어, 기판(10)이 Si을 포함하는 경우, 액티브 핀(F1~F5)은 Si와 다른 반도체 물질을 포함할 수 있다. 이 경우, 액티브 핀(F1~F5)은 예를 들어, 에피택셜 성장 공정(epitaxial growth process)을 통해 기판(10) 상에 형성될 수 있다.
본 실시예에서, 액티브 핀(F1~F3)은 액티브 영역(ACT1)을 정의할 수 있고, 액티브 핀(F4, F5)은 액티브 영역(ACT2)을 정의할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
필드 절연막(22)은 기판(10) 상에 형성되어, 액티브 핀(F1~F5)의 측벽 일부를 덮고 액티브 핀(F1~F5)의 상부를 노출시킬 수 있다. 본 발명의 몇몇 실시예에서, 필드 절연막(22)은 예를 들어, 산화막일 수 있다.
소자 분리막(20)은 액티브 핀(F1~F5)의 일측(예를 들어, 도 1 및 도 2b의 좌측)에서 제2 방향(Y)으로 연장될 수 있다. 액티브 핀(F1~F5)의 장변과 단변이 교차하는 영역에서, 소자 분리막(20)과 필드 절연막(22)이 교차할 수 있다.
본 발명의 몇몇 실시예에서, 이러한 소자 분리막(20)의 하면은 기판(10)의 상면과 실질적으로 동일 평면 상에 위치할 수 있다. 또한, 본 발명의 몇몇 실시예에서, 이러한 소자 분리막(20)의 상면은 액티브 핀(F1~F5)의 상면과 실질적으로 동일 평면 상에 위치할 수 있다.
본 발명의 몇몇 실시예에서, 소자 분리막(20)은 절연막을 포함할 수 있다. 구체적으로, 소자 분리막(20)은 예를 들어, 산화막, 산질화막, 또는 질화막 중 어느 하나를 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이러한 소자 분리막(20)은 액티브 핀(F1~F5)을 전기적으로 절연시키는 역할을 할 수 있다.
노멀 게이트(130, 140)는 액티브 핀(F1~F5) 상에서 액티브 핀(F1~F5)과 교차하도록 제2 방향(Y)으로 연장될 수 있다.
비록 도 1 에서는 노멀 게이트(130, 140)가 제2 방향(Y)으로 연장되는 것으로 도시되어 있으나 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 노멀 게이트(130, 140)는 액티브 핀(F1~F5)과 예각 또는 둔각을 이루면서 액티브 핀(F1~F5)과 교차할 수도 있다.
노멀 게이트(130)는 도시된 것과 같이 노멀 게이트(140)로부터 제1 방향(X)으로 이격되어 형성될 수 있다.
노멀 게이트(130, 140)는 메탈 게이트를 포함할 수 있다. 노멀 게이트(130, 140)는 제1 메탈층(133, 143)과 제2 메탈층(134, 144)를 포함할 수 있다. 도시된 것과 같이, 노멀 게이트(130, 140)는 2층 이상의 제1 메탈층(133, 143)과 제2 메탈층(134, 144)이 적층되어 형성될 수 있다.
제1 메탈층(133, 143)은 일함수 조절을 하고, 제2 메탈층(134, 144)은 제1 메탈층(133, 143)에 의해 형성된 공간을 채우는 역할을 할 수 있다.
제1 메탈층(133, 143)은 도 2b에 도시된 것과 같이, 게이트 절연막(132, 142)의 상면 및 제2 메탈층(134, 144)의 측면을 따라 상부로 연장된 형상으로 형성될 수 있다.
또한, 제1 메탈층(133, 143)은 도 3에 도시된 것과 같이, 필드 절연막(22) 상부, 액티브 핀(F1~F5)의 측벽 및 상부를 따라 제2 방향(Y)으로 컨포말하게 연장될 수 있다.
제1 메탈층(133, 143)은 예를 들어, TiN, TaN, TiC, TiAlC 및 TaC 중 적어도 하나를 포함할 수 있다. 제2 메탈층(134, 144)은 예를 들어, W 또는 Al을 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 제1 메탈층(133, 143)과 제2 메탈층(134, 144)의 구성은 이와 다르게 변형될 수도 있다.
이러한 노멀 게이트(130, 140)는 예를 들어, 게이트 리플레이스먼트(gate replacement) 공정을 통해서 형성될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
한편, 본 발명의 몇몇 실시예에서, 노멀 게이트(130, 140)는 메탈이 아닌, 예를 들어, Si, SiGe 등으로 이루어질 수도 있다.
노멀 게이트(130, 140)의 하부에는 게이트 절연막(132, 142)이 형성될 수 있다.
게이트 절연막(132, 142)은, 실리콘 산화막보다 높은 유전 상수를 갖는 고유전체 물질을 포함할 수 있다. 예를 들어, 게이트 절연막(132, 142)은 HfO2, ZrO2, LaO, Al2O3 또는 Ta2O5 등을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이러한 게이트 절연막(132, 142)은, 도 2b에 도시된 것과 같이, 액티브 핀(F1~F5)의 상면 및 노멀 게이트(130, 140)의 측면을 따라 상부로 연장된 형상으로 형성될 수 있다.
또한, 게이트 절연막(132, 142)은 도 3에 도시된 것과 같이, 필드 절연막(22)의 상면 및 액티브 핀(F1~F5)의 측면과 상면을 따라 제2 방향(Y)으로 연장될 수 있다.
노멀 스페이서(131, 141)는 노멀 게이트(130, 140)의 양측에 형성될 수 있다. 구체적으로, 노멀 스페이서(131)는 노멀 게이트(130)의 양측에 형성되고, 노멀 스페이서(141)는 노멀 게이트(140)의 양측에 형성될 수 있다.
비록 도면에서는 기둥 형태의 노멀 스페이서(131, 141)를 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 노멀 스페이서(131, 141)의 형상은 얼마든지 변형될 수 있다.
본 실시예에서, 노멀 스페이서(131, 141)는 예를 들어, 질화막을 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니며, 노멀 스페이서(131, 141)를 구성하는 물질은 얼마든지 변형될 수 있다. 예를 들어, 본 발명의 몇몇 실시예에서, 노멀 스페이서(131, 141)는 예를 들어, 산화막, 또는 산질화막 중 어느 하나를 포함할 수 있다.
더미 게이트(110, 120)는 소자 분리막(20) 상에서 제2 방향(Y)으로 연장될 수 있다.
구체적으로, 더미 게이트(110)는 소자 분리막(20) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F1~F5)과 오버랩(overlap)되지 않을 수 있다. 더미 게이트(120)는 소자 분리막(20) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F1~F5)과 오버랩(overlap)될 수 있다.
더욱 구체적으로, 더미 게이트(110)는 소자 분리막(20) 상에만 형성되고, 더미 게이트(120)는 소자 분리막(20)과 액티브 핀(F1~F5)에 걸쳐 형성될 수 있다.
더미 게이트(110)는 도시된 것과 같이 더미 게이트(120)로부터 제1 방향(X)으로 이격되어 형성될 수 있다. 또한, 더미 게이트(120)는 도시된 것과 같이 노멀 게이트(130)와 제1 방향(X)으로 이격되어 형성될 수 있다.
비록 도 1 에서는 더미 게이트(110, 120)가 제2 방향(Y)으로 연장되는 것으로 도시되어 있으나 본 발명이 이에 제한되는 것은 아니다. 즉, 더미 게이트(110, 120)는 액티브 핀(F1~F5)과 예각 또는 둔각을 이루면서 액티브 핀(F1~F5)에 교차할 수도 있다.
본 실시예에서, 더미 게이트(110, 120)는 메탈 게이트를 포함할 수 있다. 더미 게이트(110, 120)는 제1 메탈층(113, 123)과 제2 메탈층(114, 124)를 포함할 수 있다.
본 실시예에서, 더미 게이트(110, 120)에 포함된 제1 메탈층(113, 123)과 제2 메탈층(114, 124)은 앞서 설명한, 노멀 게이트(130, 140)의 제1 메탈층(133, 143) 및 제2 메탈층(134, 144)과 실질적으로 동일할 수 있다.
더미 게이트(110, 120)의 하부에는 게이트 절연막(112, 122)이 형성될 수 있다. 여기서, 더미 게이트(110, 120)의 하부에 형성된 게이트 절연막(112, 122)은, 앞서 설명한 노멀 게이트(130, 140)의 하부에 형성된 게이트 절연막(132, 142)과 실질적으로 동일할 수 있다.
더미 스페이서(111, 121)는 더미 게이트(110, 120)의 양측에 형성될 수 있다. 구체적으로, 더미 스페이서(111)는 더미 게이트(110)의 양측에 형성되고, 더미 스페이서(121)는 더미 게이트(120)의 양측에 형성될 수 있다.
더미 스페이서(111, 121)는 앞서 설명한 노멀 스페이서(131, 141)와 실질적으로 동일할 수 있다.
더미 게이트(120)와 노멀 게이트(130)의 사이의 액티브 핀(F1~F5)에는 불순물 에피층(31)이 형성될 수 있다. 또한, 노멀 게이트(130)와 노멀 게이트(140)의 사이의 액티브 핀(F1~F5)에도 불순물 에피층(32)이 형성될 수 있다. 또한, 노멀 게이트(140)의 타측(예를 들어, 도 2b의 우측)에도 불순물 에피층(33)이 형성될 수 있다.
본 발명의 몇몇 실시예에서, 불순물 에피층(31~33)은 액티브 핀(F1~F5)이 일부 식각된 영역에 형성될 수 있다. 이러한 불순물 에피층(31~33)은 예를 들어, 에피택셜 성장 공정을 통해 액티브 핀(F1~F5)에 형성될 수 있다.
본 발명의 몇몇 실시예에서, 불순물 에피층(31~33)은 상승된(elevated) 소오스 또는 드레인 영역일 수 있다. 이 경우, 불순물 에피층(31~33)의 상면은 액티브 핀(F1∼F5)의 상면보다 높을 수 있다.
불순물 에피층(31~33)은 반도체 물질을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 불순물 에피층(31~33)은 예를 들어, Si을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
반도체 장치(1)가 PMOS 트랜지스터를 포함하는 경우, 불순물 에피층(31~33)은 압축 스트레스 물질을 포함할 수 있다. 예를 들어, 압축 스트레스 물질은 Si에 비해서 격자상수가 큰 물질일 수 있고, 예를 들어 SiGe일 수 있다.
이러한 압축 스트레스 물질은 액티브 핀(F1~F5) 내에 정의된 채널 영역에 압축 스트레스를 가하여 채널 영역의 캐리어의 이동도(mobility)를 향상시킬 수 있다.
한편, 반도체 장치(1)가 NMOS 트랜지스터를 포함하는 경우, 불순물 에피층(31~33)은 기판(10)과 동일 물질 또는, 인장 스트레스 물질을 포함할 수 있다. 예를 들어, 기판(10)이 Si을 포함할 때, 불순물 에피층(31~33)은 Si을 포함하거나, Si보다 격자 상수가 작은 물질(예를 들어, SiC, SiP)을 포함할 수 있다.
이러한 인장 스트레스 물질은 액티브 핀(F1~F5) 내에 정의된 채널 영역에 인장 스트레스를 가하여 채널 영역의 캐리어의 이동도를 향상시킬 수 있다.
비록 도면에 상세하게 도시하지는 않았으나, 층간 절연막(77)은 더미 게이트(110, 120) 및 노멀 게이트(130, 140)를 덮도록 배치될 수 있다.
본 실시예에서, 더미 게이트(120)는 소자 분리막(20) 및 액티브 핀(F1~F5)과 오버랩되어 형성된다. 이에 따라, 더미 게이트(120)에 인접하여 형성된 불순물 에피층(31)이 예를 들어, 패싯(facet)과 같은 결함 없이 잘 자랄 수 있다.
구체적으로, 본 실시예에서, 더미 게이트(120)는 게이트 리플레이스먼트 공정을 통해 폴리 실리콘(poly Si) 게이트가 메탈 게이트로 교환됨으로써 형성될 수 있다. 그리고, 불순물 에피층(31)은 폴리 실리콘 게이트를 포함하는 더미 게이트(120)가 형성된 후, 더미 게이트(120)에 인접하여 형성될 수 있다.
더미 게이트(120)와 더미 스페이서(121)가 예를 들어, Si을 포함하는 경우, Si을 포함하는 불순물 에피층(31)과 그 격자 구조가 유사하므로, 그에 인접하여 형성되는 불순물 에피층(31)은 예를 들어, 패싯(facet)과 같은 결함 없이 잘 자랄 수 있다.
만약, 이와 달리, 소자 분리막(20) 및 액티브 핀(F1~F5)과 오버랩되어 형성된 더미 게이트(120)가 존재하지 않는다면, Si을 포함하는 불순물 에피층(31)은 그 성장 과정에서 절연막을 포함하는 소자 분리막(20)의 방해를 받을 수 있다. 이에 따라, 불순물 에피층(31) 내에 예를 들어, 패싯(facet)과 같은 결함이 발생할 가능성이 높다.
하지만, 본 실시예에서는, 더미 게이트(120)가 소자 분리막(20) 및 액티브 핀(F1~F5)과 오버랩되어 형성되므로, 불순물 에피층(31)이 신뢰성 있게 형성될 수 있다. 이에 따라, 반도체 장치의 제품 신뢰성이 향상될 수 있다.
이하, 도 4를 참조하여, 본 발명의 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 단면도이다. 이하에서는 앞서 설명한 실시예와 차이점을 위주로 설명한다.
도 4를 참조하면, 본 실시예에 따른 반도체 장치(2)는 더미 게이트(110a, 120a)의 구성이 앞서 설명한 실시예와 차이난다.
구체적으로, 본 실시예에 따른 반도체 장치(2)의 더미 게이트(110a, 120a)는 앞서 설명한 실시예와 달리, 폴리 실리콘 게이트를 포함할 수 있다.
이러한 더미 게이트(110a, 120a)는 게이트 리플레이스먼트 공정에서 더미 게이트(110a, 120a)에 포함된 폴리 실리콘 게이트를 메탈 게이트로 교환하지 않음으로써 형성될 수 있다.
비록, 도 4에서는 더미 게이트(110a)가 폴리 실리콘 게이트를 포함하고, 더미 게이트(120a)도 폴리 실리콘 게이트를 포함하는 것을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 더미 게이트(110a)는 폴리 실리콘 게이트를 포함하고, 더미 게이트(120a)는 메탈 게이트를 포함하는 것으로 본 발명이 변형되어 실시될 수 있다.
또한, 본 발명의 다른 몇몇 실시예에서, 더미 게이트(110a)는 메탈 게이트를 포함하고, 더미 게이트(120a)는 폴리 실리콘 게이트를 포함하는 것으로 본 발명이 변형되어 실시될 수도 있다.
다음, 도 5 및 도 6을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 5는 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다. 도 6은 도 5의 C-C선을 따라 절단한 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 5 및 도 6을 참조하면, 본 실시예에 따른 반도체 장치(3)는 액티브 영역(ACT11)을 정의하는 액티브 핀(F11, F21, F31)과, 액티브 영역(ACT12)을 정의하는 액티브 핀(F12, F22, F32)과, 액티브 영역(ACT21)을 정의하는 액티브 핀(F41, F5)과, 액티브 영역(ACT22)을 정의하는 액티브 핀(F42, F52)을 포함할 수 있다.
액티브 핀(F11, F21, F31)은 제1 방향(X1)으로 액티브 핀(F12, F22, F32)과 이격될 수 있고, 액티브 핀(F41, F51)은 제1 방향(X1)으로 액티브 핀(F42, F52)과 이격될 수 있다.
노멀 게이트(150)는 액티브 핀(F11, F21, F31, F41, F51) 상에 액티브 핀(F11, F21, F31, F41, F51)과 교차하도록 제2 방향(Y)으로 연장되고, 노멀 게이트(180, 190, 195)는 액티브 핀(F12, F22, F32, F42, F52) 상에 액티브 핀(F12, F22, F32, F42, F52)과 교차하도록 제2 방향(Y)으로 연장될 수 있다.
더미 게이트(160)는 액티브 핀(F11, F21, F31, F41, F51) 및 소자 분리막(23)과 오버랩되어 제2 방향(Y)으로 연장될 수 있다.
더미 게이트(170)는 액티브 핀(F12, F22, F32, F42, F52) 및 소자 분리막(23)과 오버랩되어 제2 방향(Y)으로 연장될 수 있다.
노멀 게이트(150, 180)에 포함된 제1 메탈층(153, 183)과 제2 메탈층(154, 184)은 앞서 설명한 실시예와 실질적으로 동일할 수 있다. 또한, 게이트 절연막(152, 182) 및 노멀 스페이서(151, 181)도 앞서 설명한 실시예와 실질적으로 동일할 수 있다.
더미 게이트(160, 170)에 포함된 제1 메탈층(163, 173)과 제2 메탈층(164, 174)은 앞서 설명한 실시예와 실질적으로 동일할 수 있다. 또한, 게이트 절연막(162, 172) 및 더미 스페이서(161, 171)도 앞서 설명한 실시예와 실질적으로 동일할 수 있다.
불순물 에피층(41, 42)은 노멀 게이트(150) 양측의 액티브 핀(F11, F21, F31, F41, F51)에 형성될 수 있다. 불순물 에피층(43, 44)은 노멀 게이트(180) 양측의 액티브 핀(F12, F22, F32, F42, F52)에 형성될 수 있다.
불순물 에피층(42)에 인접하여 더미 게이트(160)가 형성되므로, 불순물 에피층(42)이 신뢰성있게 형성될 수 있다. 또한, 불순물 에피층(43)에 인접하여 더미 게이트(170)가 형성되므로, 불순물 에피층(43)이 신뢰성있게 형성될 수 있다.
다음, 도 7을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 7을 참조하면, 본 실시예에 따른 반도체 장치(4)는 더미 게이트(160a, 170a)의 구성이 앞서 도 6을 참조하여 설명한 실시예와 차이난다.
구체적으로, 본 실시예에 따른 반도체 장치(4)의 더미 게이트(160a, 170a)는 앞서 설명한 실시예와 달리, 폴리 실리콘 게이트를 포함할 수 있다.
이러한 더미 게이트(160a, 170a)는 게이트 리플레이스먼트 공정에서 더미 게이트(160a, 170a)에 포함된 폴리 실리콘 게이트를 메탈 게이트로 교환하지 않음으로서 형성될 수 있다.
비록, 도 7에서는 더미 게이트(160a)가 폴리 실리콘 게이트를 포함하고, 더미 게이트(170a)도 폴리 실리콘 게이트를 포함하는 것을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 더미 게이트(160a)는 폴리 실리콘 게이트를 포함하고, 더미 게이트(170a)는 메탈 게이트를 포함하는 것으로 본 발명이 변형되어 실시될 수 있다.
또한, 본 발명의 다른 몇몇 실시예에서, 더미 게이트(160a)는 메탈 게이트를 포함하고, 더미 게이트(170a)는 폴리 실리콘 게이트를 포함하는 것으로 본 발명이 변형되어 실시될 수도 있다.
다음 도 8 및 도 9를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 8은 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다. 도 9는 도 8의 D-D선을 따라 절단한 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 8 및 도 9를 참조하면, 반도체 장치(5)의 액티브 핀(F101~F104)은 제1 방향(X)으로 연장될 수 있다.
본 실시예에서, 액티브 핀(F101, F104)의 장변 길이는 액티브 핀(F102, F103)의 장변 길이보다 길 수 있다.
액티브 핀(F101~F104)의 일측(예를 들어, 도 8의 좌측)에는 제1 소자 분리막(24)이 형성될 수 있다. 그리고, 액티브 핀(F102, F103)의 타측(예를 들어, 도 8의 우측)에는 제2 소자 분리막(26)이 형성될 수 있다.
도시된 것과 같이, 제2 소자 분리막(26)은 액티브 핀(F102, F103)의 타측(예를 들어, 도 8의 우측)에 형성되되, 액티브 핀(F101, F104)을 관통하지 않을 수 있다.
본 발명의 몇몇 실시예에서, 제2 소자 분리막(26)의 하면은 제1 소자 분리막(24)의 하면 보다 낮을 수 있다. 구체적으로, 제2 소자 분리막(26)의 하면은 제1 소자 분리막(24)의 하면 보다 H1만큼 낮을 수 있다.
또한 본 발명의 몇몇 실시예에서, 제2 소자 분리막(26)의 하면은 기판(10)의 상면(즉 액티브 핀(F102)의 하면)보다 낮을 수 있다.
본 발명의 몇몇 실시예에서, 제2 소자 분리막(26)의 상면은 제1 소자 분리막(24)의 상면 보다 높을 수 있다. 구체적으로, 제2 소자 분리막(26)의 상면은 제1 소자 분리막(24)의 상면 보다 H2만큼 높을 수 있다.
이에 따라 제2 소자 분리막(26)의 전체 높이는, 제1 소자 분리막(24)의 전체 높이보다 H1+H2만큼 높을 수 있다.
더미 게이트(210)는 제1 소자 분리막(24) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F101~F104)과 오버랩되지 않을 수 있다. 더미 게이트(220)는 제1 소자 분리막(24) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F101~F104)과 오버랩될 수 있다.
더미 게이트(240)는 제2 소자 분리막(26) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F102, F103)과 오버랩되지 않고, 액티브 핀(F101, F104)과 오버랩 될 수 있다.
더미 게이트(210, 220, 240)에 포함된 제1 메탈층(213, 223, 243)과 제2 메탈층(214, 224, 244)은 앞서 설명한 실시예와 실질적으로 동일할 수 있다. 또한, 게이트 절연막(212, 222, 242) 및 더미 스페이서(211, 221, 241)도 앞서 설명한 실시예와 실질적으로 동일할 수 있다.
노멀 게이트(230)는 액티브 핀(F101~F104) 상에서 액티브 핀(F101~F104)과 교차하도록 제2 방향(Y)으로 연장될 수 있다.
노멀 게이트(230)에 포함된 제1 메탈층(233)과 제2 메탈층(234)은 앞서 설명한 실시예와 실질적으로 동일할 수 있다. 또한, 게이트 절연막(232) 및 노멀 스페이서(231)도 앞서 설명한 실시예와 실질적으로 동일할 수 있다.
불순물 에피층(51, 52)은 노멀 게이트(230) 양측의 액티브 핀(F101~F104)에 형성될 수 있다.
불순물 에피층(51)에 인접하여 더미 게이트(220)가 형성되므로, 불순물 에피층(51)이 신뢰성있게 형성될 수 있다.
이하 도 10을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 10을 참조하면, 본 실시예에 따른 반도체 장치(6)는 더미 게이트(210a, 220a, 240a)의 구성이 앞서 도 9을 참조하여 설명한 실시예와 차이난다.
구체적으로, 본 실시예에 따른 반도체 장치(6)의 더미 게이트(210a, 220a, 240a)는 앞서 설명한 실시예와 달리, 폴리 실리콘 게이트를 포함할 수 있다.
이러한 더미 게이트(210a, 220a, 240a)는 게이트 리플레이스먼트 공정에서 더미 게이트(210a, 220a, 240a)에 포함된 폴리 실리콘 게이트를 메탈 게이트로 교환하지 않음으로서 형성될 수 있다.
비록, 도 10에서는 더미 게이트(210a, 220a, 240a) 모두가 폴리 실리콘 게이트를 포함하는 것을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 더미 게이트(210a, 220a, 240a) 중 어느 하나가 폴리 실리콘 게이트를 포함하고, 나머지 둘이 메탈 게이트를 포함하는 것으로 본 발명이 변형 실시될 수 있다.
또한 본 발명의 다른 몇몇 실시예에서, 더미 게이트(210a, 220a, 240a) 중 어느 둘이 폴리 실리콘 게이트를 포함하고, 나머지 하나가 메탈 게이트를 포함하는 것으로 본 발명이 변형 실시될 수 있다.
다음, 도 11 및 도 12를 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 레이아웃도이다. 도 12는 도 11의 E-E선을 따라 절단한 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 11 및 도 12를 참조하면, 본 실시예에 따른 반도체 장치(7)에서는 더미 게이트(250)의 배치가 앞서 도 8 및 도 9을 참조하여 설명한 반도체 장치(5)와 다를 수 있다.
구체적으로, 앞서 도 8 및 도 9을 참조하여 설명한 반도체 장치(5)에서, 더미 게이트(240)는 제2 소자 분리막(26) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F102, F103)과 오버랩되지 않았으나, 여기서는, 더미 게이트(250)가 제2 소자 분리막(26) 상에서 제2 방향(Y)으로 연장되되, 액티브 핀(F102, F103)의 일부와 오버랩될 수 있다.
이에 따라, 더미 게이트(250)에 인접하여 형성된 불순물 에피층(52)을 보다 신뢰성있게 형성할 수 있다.
이하 도 13을 참조하여, 본 발명의 또 다른 실시예에 따른 반도체 장치에 대해 설명한다.
도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치의 단면도이다. 이하에서도 앞서 설명한 실시예들과 차이점을 위주로 설명한다.
도 13을 참조하면, 본 실시예에 따른 반도체 장치(8)는 더미 게이트(250a)의 구성이 앞서 도 12를 참조하여 설명한 실시예와 차이난다.
구체적으로, 본 실시예에 따른 반도체 장치(8)의 더미 게이트(250a)는 앞서 설명한 실시예와 달리, 폴리 실리콘 게이트를 포함할 수 있다.
이러한 더미 게이트(250a)는 게이트 리플레이스먼트 공정에서 더미 게이트(250a)에 포함된 폴리 실리콘 게이트를 메탈 게이트로 교환하지 않음으로서 형성될 수 있다.
비록, 도 13에서는 더미 게이트(250a)만 폴리 실리콘 게이트를 포함하는 것을 도시하였으나, 본 발명이 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 더미 게이트(210, 220) 중 적어도 하나가 폴리 실리콘 게이트를 포함하는 것으로 본 발명이 변형되어 실시될 수 있다.
도 14 및 도 15는 본 발명의 또 다른 실시예에 따른 반도체 장치의 블록도들이다.
먼저, 도 14를 참조하면, 반도체 장치(13)는 로직 영역(410)과 SRAM 형성 영역(420)을 포함할 수 있다. 로직 영역(410)에는 제1 트랜지스터(411)가 배치되고, SRAM 형성 영역(420)에는 제2 트랜지스터(421)가 배치될 수 있다.
본 발명의 몇몇 실시예에서, 제1 트랜지스터(411)와 제2 트랜지스터(421)는 서로 다를 수 있다. 예를 들어, 제1 트랜지스터(411)는 앞서 설명한 반도체 장치(5)를 포함할 수 있고, 제2 트랜지스터(421)는 앞서 설명한 반도체 장치(3)를 포함할 수 있다.
하지만, 본 발명이 이에 제한되는 것은 아니며, 제1 트랜지스터(411)와 제2 트랜지스터(421)의 구성은 얼마든지 다르게 변형될 수 있다.
다음, 도 15를 참조하면, 반도체 장치(14)는 로직 영역(410)을 포함하되, 로직 영역(410) 내에는 서로 다른 제3 및 제4 트랜지스터(412, 422)가 배치될 수 있다. 한편, 별도로 도시하지 않았으나, 도 14의 SRAM 형성 영역(420) 내에서도 서로 다른 제3 및 제4 트랜지스터(412, 422)가 배치될 수도 있다.
본 발명의 몇몇 실시예에서, 제3 트랜지스터(412)와 제4 트랜지스터(422)는 서로 다를 수 있다. 예를 들어, 제3 트랜지스터(412)는 NMOS 트랜지스터일 수 있고, 제4 트랜지스터(422)는 PMOS 트랜지스터일 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이러한 제3 및 제4 트랜지스터(412, 422)는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치(1~8) 중 적어도 하나를 포함할 수 있다.
도 14에서는, 예시적으로 로직 영역(410)과 SRAM형성 영역(420)을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 로직 영역(410)과, 다른 메모리가 형성되는 영역(예를 들어, DRAM, MRAM, RRAM, PRAM 등)에도 본 발명을 적용할 수 있다.
도 16은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 SoC 시스템의 블록도이다.
도 16을 참조하면, SoC 시스템(1000)은 어플리케이션 프로세서(1001)와, DRAM(1060)을 포함한다.
어플리케이션 프로세서(1001)는 중앙처리부(1010), 멀티미디어 시스템(1020), 버스(1030), 메모리 시스템(1040), 주변 회로(1050)를 포함할 수 있다.
중앙처리부(1010)는 SoC 시스템(1000)의 구동에 필요한 연산을 수행할 수 있다. 본 발명의 몇몇 실시예에서, 중앙처리부(1010)는 1 코어를 포함하는 멀티 코어 환경으로 구성될 수 있다.
멀티미디어 시스템(1020)은, SoC시스템(1000)에서 각종 멀티미디어 기능을 수행하는데 이용될 수 있다. 이러한 멀티미디어 시스템(1020)은 3D 엔진(3D engine) 모듈, 비디오 코덱(video codec), 디스플레이 시스템(display system), 카메라 시스템(camera system), 포스트-프로세서(post -processor) 등을 포함할 수 있다.
버스(1030)는, 중앙처리부(1010), 멀티미디어 시스템(1020), 메모리 시스템(1040), 및 주변 회로(1050)가 서로 데이터 통신을 하는데 이용될 수 있다. 본 발명의 몇몇 실시예에서, 이러한 버스(1030)는 다층 구조를 가질 수 있다. 구체적으로, 이러한 버스(1030)의 예로는 다층 AHB(multi-layer Advanced High-performance Bus), 또는 다층 AXI(multi-layer Advanced eXtensible Interface)가 이용될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
메모리 시스템(1040)은, 어플리케이션 프로세서(1001)가 외부 메모리(예를 들어, DRAM(1060))에 연결되어 고속 동작하는데 필요한 환경을 제공할 수 있다. 본 발명의 몇몇 실시예에서, 메모리 시스템(1040)은 외부 메모리(예를 들어, DRAM(1060))를 컨트롤하기 위한 별도의 컨트롤러(예를 들어, DRAM 컨트롤러)를 포함할 수도 있다.
주변 회로(1050)는, SoC시스템(1000)이 외부 장치(예를 들어, 메인 보드)와 원활하게 접속되는데 필요한 환경을 제공할 수 있다. 이에 따라, 주변 회로(1050)는 SoC시스템(1000)에 접속되는 외부 장치가 호환 가능하도록 하는 다양한 인터페이스를 구비할 수 있다.
DRAM(1060)은 어플리케이션 프로세서(1001)가 동작하는데 필요한 동작 메모리로 기능할 수 있다. 본 발명의 몇몇 실시예에서, DRAM(1060)은, 도시된 것과 같이 어플리케이션 프로세서(1001)의 외부에 배치될 수 있다. 구체적으로, DRAM(1060)은 어플리케이션 프로세서(1001)와 PoP(Package on Package) 형태로 패키징될 수 있다.
이러한 SoC 시스템(1000)의 구성 요소 중 적어도 하나는 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치(1~8)를 포함할 수 있다.
도 17은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 17을 참조하면, 본 발명의 실시예에 따른 전자 시스템(1100)은 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 버스(1150)를 통하여 서로 결합될 수 있다. 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1130)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1140)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다.
도시하지 않았지만, 전자 시스템(1100)은 컨트롤러(1110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다.
앞서 설명한 본 발명의 실시예들에 따른 반도체 장치(1~8)는, 기억 장치(1130) 내에 제공되거나, 컨트롤러(1110), 입출력 장치(1120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(1100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 18 내지 도 20은 본 발명의 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.
도 18은 태블릿 PC(1200)을 도시한 도면이고, 도 19는 노트북(1300)을 도시한 도면이며, 도 20은 스마트폰(1400)을 도시한 것이다. 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 통해 제조된 반도체 장치는, 이러한 태블릿 PC(1200), 노트북(1300), 스마트폰(1400) 등에 사용될 수 있다.
또한, 앞서 설명한 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 통해 제조된 반도체 장치는, 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1200), 노트북(1300), 및 스마트폰(1400)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다.
본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.
도 21 내지 도 26은 본 발명의 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
먼저 도 21을 참조하면, 기판(10) 상에 기판(10)으로부터 돌출하여 일방향으로 연장된 액티브 핀(F102)을 형성한다.
구체적으로, 본 발명의 몇몇 실시예에서, 이러한 액티브 핀(F102)은 기판(10)을 식각하여 형성할 수 있다. 또한 본 발명의 다른 몇몇 실시예에서, 이러한 액티브 핀(F102)은 기판(10) 상에 반도체 물질을 포함하는 에피층을 형성하고, 형성된 에피층을 패터닝(patterning)하여 형성할 수 있다.
다음 도 22를 참조하면, 액티브 핀(F102)의 일측(예를 들어, 액티브 핀(F102)의 좌측)을 식각하여 제1 트렌치(T1)를 형성한다. 이러한 제1 트렌치(T1)에 의해 기판(10)의 상면이 노출될 수 있다.
다음 도 23을 참조하면, 제1 트렌치(도 22의 T1)를 채우고 액티브 핀(F102)을 둘러싸도록 제1 소자 분리막(24)을 형성한다. 이러한 제1 소자 분리막(24)은 예를 들어, 도 8에 도시된 것과 같이 액티브 핀(F102)과 교차하도록 제2 방향(Y)으로 연장될 수 있다.
다음 도 24를 참조하면, 액티브 핀(F102)의 타측(예를 들어, 액티브 핀(F102)의 우측)을 식각하여 제2 트렌치(T2)를 형성한다. 이러한 제2 트렌치(T2)는 제1 트렌치(도 22의 T1)에 비해 제1 높이(H1)만큼 낮게 형성될 수 있다. 즉, 제2 트렌치(T2)가 형성되는 과정에서, 기판(10)의 상부 일부가 같이 식각될 수 있다.
다음 도 25를 참조하면, 제2 트렌치(도 24의 T2)를 제2 소자 분리막(26)으로 채운다. 구체적으로 제2 소자 분리막(26)을 액티브 핀(F102)의 상면보다 제2 높이(H2)만큼 높게 형성할 수 있다. 이에 따라, 제2 소자 분리막(26)의 상면은 제1 소자 분리막(24)의 상면 및 액티브 핀(F102)의 상면보다 제2 높이(H2)만큼 높을 수 있다.
다음 도 26을 참조하면, 액티브 핀(F102), 제1 및 제2 소자 분리막(24, 26) 상에 더미 게이트(210a, 220a, 230a, 240a)를 형성한다.
구체적으로, 더미 게이트(210a)를 액티브 핀(F102)과 오버랩되지 않으며 제1 소자 분리막(24) 상에서 제2 방향(도 8의 Y)으로 연장되도록 형성하고, 더미 게이트(220a)를 액티브 핀(F102)과 제1 소자 분리막(24) 상에, 제2 방향(도 8의 Y)으로 연장되도록 형성할 수 있다.
또한, 더미 게이트(230a)를 액티브 핀(F102) 상에서 제2 방향(도 8의 Y)으로 연장되도록 형성하고, 더미 게이트(240a)를 제2 소자 분리막(26) 상에서 제2 방향(도 8의 Y)으로 연장되도록 형성할 수 있다.
이어서, 더미 게이트(210a, 220a, 230a, 240a)의 양측에 스페이서(211, 221, 231, 241)를 형성한다. 이러한 스페이서(211, 221, 231, 241)는 더미 게이트(210a, 220a, 230a, 240a)에 대해 식각 선택비(etching selectivity)가 있는 물질을 포함할 수 있다.
이어서, 더미 게이트(230a)의 양측에 배치된 액티브 핀(F102)에 불순물 에피층(51, 52)을 형성한다. 본 실시예에서, 불순물 에피층(51, 52)은 예를 들어, 에피택셜 성장 공정을 통해 형성할 수 있다.
이처럼 불순물 에피층(51, 52)이 에피택셜 성장 공정을 통해 형성될 경우, 불순물 에피층(51, 52)에 인접하여 절연막이 배치되면, 불순물 에피층(51, 52)의 성장이 방해받을 수 있다. 즉, 불순물 에피층(51, 52)이 제대로 성장하지 못해 패싯(facet)과 같은 결함이 발생할 수 있다.
본 실시예에서는, 불순물 에피층(51)에 인접하여 불순물 에피층(51)에 포함된 물질과 격자 구조가 유사한 물질을 포함하는 더미 게이트(220a)와 스페이서(221)가 배치된다. 따라서, 불순물 에피층(51)이 에피택셜 성장 공정을 통해 잘 성장할 수 있다.
이후, 더미 게이트(210a, 220a, 230a, 240a)를 게이트 리플레이스먼트 공정을 이용하여 메탈 게이트로 교환하면, 도 9에 도시된 반도체 장치(5)를 제조할 수 있다.
또한, 더미 게이트(210a, 220a, 230a, 240a) 중에서 더미 게이트(230a) 만을 게이트 리플레이스먼트 공정을 이용하여 메탈 게이트로 교환하면, 도 10에 도시된 반도체 장치(6)를 제조할 수 있다.
또한, 더미 게이트(240a)를 제2 소자 분리막(26)과 액티브 핀(F102) 상에 형성할 경우, 도 12에 도시된 반도체 장치(7)와, 도 13에 도시된 반도체 장치(8)을 제조할 수 있다.
또한, 앞서 설명한 제2 소자 분리막(26)을 형성하는 공정을 생략할 경우, 도 2에 도시된 반도체 장치(1), 도 4에 도시된 반도체 장치(2), 도 6에 도시된 반도체 장치(3) 및 도 7에 도시된 반도체 장치(4)를 제조할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 110, 120: 더미 게이트
130, 140: 노멀 게이트 F1~F5: 액티브 핀
20: 소자 분리막 22: 필드 절연막

Claims (20)

  1. 기판으로부터 돌출하여 제1 방향으로 연장되는 복수의 액티브 핀;
    각각의 상기 액티브 핀의 제1 측에 배치된 제1 소자 분리막;
    각각의 상기 액티브 핀의 제2 측에 배치된 제2 소자 분리막;
    상기 제1 방향과 교차하는 제2 방향으로, 각각의 상기 액티브 핀을 따라 연장되는 노멀 게이트;
    상기 제2 방향으로, 각각의 상기 액티브 핀 및 상기 제1 소자 분리막을 따라 연장되는 제1 더미 게이트;
    상기 제2 방향으로, 상기 제2 소자 분리막을 따라 연장되는 제2 더미 게이트; 및
    상기 제2 방향으로, 상기 제1 소자 분리막을 따라 연장되는 제3 더미 게이트를 포함하고,
    상기 제1 더미 게이트는 상기 제1 소자 분리막 및 상기 액티브 핀과 오버랩되고,
    상기 제3 더미 게이트는 상기 제1 소자 분리막과 오버랩되고, 상기 액티브 핀과 비오버랩되고,
    상기 제2 소자 분리막의 상면은 상기 제1 소자 분리막의 상면보다 높고, 상기 제2 측은 상기 제1 측과 마주보는 반도체 장치.
  2. 제 1항에 있어서,
    상기 제2 소자 분리막의 하면은 상기 제1 소자 분리막의 하면보다 낮은 반도체 장치.
  3. 제 2항에 있어서,
    상기 제2 소자 분리막의 하면은 상기 기판의 상면보다 낮은 반도체 장치.
  4. 제 1항에 있어서,
    상기 제2 더미 게이트는 각각의 상기 액티브 핀의 상기 제1 측과 이격된 반도체 장치.
  5. 제 1항에 있어서,
    상기 제2 더미 게이트는 상기 제2 소자 분리막 및 각각의 상기 액티브 핀 중 적어도 하나와 오버랩되는 반도체 장치.
  6. 기판으로부터 돌출하여 제1 방향으로 연장된 제1 액티브 핀;
    상기 기판으로부터 돌출하여 상기 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 상기 제1 액티브 핀으로부터 이격된 제2 액티브 핀;
    상기 제1 액티브 핀의 제1 측 및 상기 제2 액티브 핀의 제1 측에 배치되는 제1 소자 분리막;
    상기 제1 액티브 핀의 제2 측 및 상기 제2 액티브 핀의 제2 측에 배치되는 제2 소자 분리막;
    상기 제2 방향으로 연장되며, 상기 제1 액티브 핀, 상기 제2 액티브 핀 및 상기 제1 소자 분리막과 오버랩되는 제1 더미 게이트;
    상기 제2 방향으로 연장되며, 상기 제1 액티브 핀 및 상기 제2 소자 분리막과 오버랩되는 제2 더미 게이트; 및
    상기 제2 방향으로 연장되며, 상기 제1 액티브 핀 및 상기 제2 액티브 핀과 비오버랩되고, 상기 제1 소자 분리막과 오버랩되는 제3 더미 게이트를 포함하고,
    상기 제1 액티브 핀의 상기 제2 측은 상기 제1 액티브 핀의 상기 제1 측과 마주보는 반도체 장치.
  7. 제 6항에 있어서,
    상기 제2 더미 게이트는 상기 제2 액티브 핀의 일부와 오버랩되는 반도체 장치.
  8. 삭제
  9. 제 6항에 있어서,
    상기 제2 방향으로, 상기 제1 및 제2 액티브 핀에 따라 연장되는 노멀 게이트를 더 포함하되,
    상기 노멀 게이트는 메탈 게이트를 포함하고,
    상기 제1 및 제2 더미 게이트 중 적어도 하나는 폴리 실리콘 게이트를 포함하는 반도체 장치.
  10. 제1 방향으로 연장되어 기판으로부터 돌출되는 복수의 액티브 핀;
    상기 액티브 핀의 제1 측에 배치되는 제1 소자 분리막;
    상기 액티브 핀의 제2 측에 배치되는 제2 소자 분리막;
    상기 제1 방향과 교차하는 제2 방향으로, 상기 액티브 핀을 따라 연장되는 노멀 게이트;
    상기 제2 방향으로, 상기 제1 소자 분리막과 상기 액티브 핀을 따라 연장되는 제1 더미 게이트;
    상기 제2 방향으로, 상기 제2 소자 분리막을 따라 연장되는 제2 더미 게이트; 및
    상기 제2 방향으로, 상기 제1 소자 분리막을 따라 연장되는 제3 더미 게이트를 포함하되,
    상기 제2 더미 게이트는 상기 제2 소자 분리막과 오버랩되고, 상기 액티브 핀과 비오버랩되고,
    상기 제2 소자 분리막의 상면은 상기 제1 소자 분리막의 상면보다 높고,
    상기 제2 소자 분리막의 하면은 상기 제1 소자 분리막의 하면보다 낮고,
    상기 제3 더미 게이트는 상기 제1 소자 분리막과 오버랩되고, 상기 액티브 핀과 비오버랩되는 반도체 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140172248A 2014-12-03 2014-12-03 반도체 장치 및 그 제조 방법 KR102233073B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140172248A KR102233073B1 (ko) 2014-12-03 2014-12-03 반도체 장치 및 그 제조 방법
US14/824,896 US20160163699A1 (en) 2014-12-03 2015-08-12 Semiconductor device and method of fabricating the same
CN201510883219.5A CN105679757B (zh) 2014-12-03 2015-12-03 半导体器件和制造该半导体器件的方法
US15/436,343 US10170366B2 (en) 2014-12-03 2017-02-17 Semiconductor device having dummy gates and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172248A KR102233073B1 (ko) 2014-12-03 2014-12-03 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160066886A KR20160066886A (ko) 2016-06-13
KR102233073B1 true KR102233073B1 (ko) 2021-03-29

Family

ID=56095018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172248A KR102233073B1 (ko) 2014-12-03 2014-12-03 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US20160163699A1 (ko)
KR (1) KR102233073B1 (ko)
CN (1) CN105679757B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102233073B1 (ko) 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107564953B (zh) * 2016-07-01 2021-07-30 中芯国际集成电路制造(上海)有限公司 变容晶体管及其制造方法
CN107768308B (zh) * 2016-08-23 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102184449B1 (ko) * 2016-11-09 2020-12-01 삼성전자주식회사 반도체 소자
KR102336784B1 (ko) * 2017-06-09 2021-12-07 삼성전자주식회사 반도체 장치
DE102017124223B4 (de) * 2017-08-30 2022-02-24 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
US10943830B2 (en) 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
KR102540962B1 (ko) * 2018-08-23 2023-06-07 삼성전자주식회사 집적회로 소자
DE102020127090A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfinnenlayout, verfahren, system und bauelement
US20210313395A1 (en) * 2020-04-03 2021-10-07 Nanya Technology Corporation Semiconductor device with embedded magnetic storage structure and method for fabricating the same
CN114023755A (zh) * 2020-10-15 2022-02-08 长江存储科技有限责任公司 半导体器件结构及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003812A (ja) 2008-06-19 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US9349655B2 (en) 2008-08-29 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mechanical stress enhancement in semiconductor devices
US8324668B2 (en) 2009-12-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for isolating devices in integrated circuits
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US20120025315A1 (en) 2010-07-30 2012-02-02 Globalfoundries Inc. Transistor with Embedded Strain-Inducing Material and Dummy Gate Electrodes Positioned Adjacent to the Active Region
US8610236B2 (en) 2010-08-06 2013-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Edge devices layout for improved performance
US8557666B2 (en) 2011-09-13 2013-10-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US9041115B2 (en) * 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
US8766256B2 (en) 2012-06-12 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. SiGe SRAM butted contact resistance improvement
KR101983633B1 (ko) * 2012-11-30 2019-05-29 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9991285B2 (en) * 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
JP2015220420A (ja) * 2014-05-21 2015-12-07 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
TWI600159B (zh) * 2014-10-01 2017-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US9373535B2 (en) * 2014-10-16 2016-06-21 Globalfoundries Inc. T-shaped fin isolation region and methods of fabrication
KR102264656B1 (ko) * 2014-10-17 2021-06-14 삼성전자주식회사 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법
US9449971B2 (en) * 2014-12-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming FinFETs
KR102233073B1 (ko) 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20160066886A (ko) 2016-06-13
US20170170071A1 (en) 2017-06-15
CN105679757B (zh) 2020-12-15
US10170366B2 (en) 2019-01-01
CN105679757A (zh) 2016-06-15
US20160163699A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
KR102233073B1 (ko) 반도체 장치 및 그 제조 방법
KR102565139B1 (ko) 반도체 장치 및 그 제조 방법
KR102259917B1 (ko) 반도체 장치 및 그 제조 방법
KR102025309B1 (ko) 반도체 장치 및 그 제조 방법
KR102202753B1 (ko) 반도체 장치 및 그 제조 방법
US11600711B2 (en) Semiconductor devices having gate structures with skirt regions
KR102262834B1 (ko) 반도체 장치 및 그 제조 방법
KR102399027B1 (ko) 반도체 장치
US20180019321A1 (en) Semiconductor devices having 3d channels, and methods of fabricating semiconductor devices having 3d channels
US9425259B1 (en) Semiconductor device having a fin
KR102448597B1 (ko) 반도체 장치
US20160190239A1 (en) Semiconductor device and method for fabricating the same
KR102094745B1 (ko) 반도체 장치 및 그 제조 방법
TW201501308A (zh) 半導體元件
KR20160112105A (ko) STI(Shallow Trench Isolation) 라이너를 포함하는 반도체 장치
KR20160111060A (ko) 반도체 장치
KR102238439B1 (ko) 반도체 장치 및 그 제조 방법
KR20160144287A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant