CN112447219A - 存储器布局结构 - Google Patents

存储器布局结构 Download PDF

Info

Publication number
CN112447219A
CN112447219A CN201910822088.8A CN201910822088A CN112447219A CN 112447219 A CN112447219 A CN 112447219A CN 201910822088 A CN201910822088 A CN 201910822088A CN 112447219 A CN112447219 A CN 112447219A
Authority
CN
China
Prior art keywords
memory
active regions
layout structure
lines
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910822088.8A
Other languages
English (en)
Inventor
许博凯
陈宏岳
周坤亿
张境尹
王慧琳
王裕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201910822088.8A priority Critical patent/CN112447219A/zh
Priority to US16/592,734 priority patent/US11011210B2/en
Publication of CN112447219A publication Critical patent/CN112447219A/zh
Priority to US17/224,153 priority patent/US11715499B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开一种存储器布局结构，具有多条源极线设置在主动区之间，每条源极线具有多个互生排列的分支分别与两侧的主动区电连接，多条字符线延伸越过多个主动区构成晶体管，多个存储部位设置在该些主动区上以及该些字符线之间并呈交错阵列设置，以及多条位线分别与对应的一个主动区上的所有存储部位电连接，其中每个存储单元包含一个存储部位、分别位于该存储部位两侧的两个该晶体管、以及源极线的两个该分支。

Description

存储器布局结构
技术领域
本发明涉及一种存储器布局结构，更具体言之，其涉及一种具有改良的驱动能力的存储器布局结构。
背景技术
已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁阻式随机存取存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。
上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等资讯。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧穿结(magnetic tunneling junction,MTJ)感测元件等等。
然而，目前的磁阻式随机存取存储器还有许多缺点尚待克服，例如需要大的写入电流、功耗大、写入速度慢等，而有必要进一步改进。
发明内容
为了改良目前的磁阻式随机存取存储器，本发明特此提出了一种特殊的存储器布局结构，其在相同的存储单元尺寸下可达到较高的驱动能力，以改善磁阻式随机存取存储器驱动能力不佳的现有问题，也可以应用在各种新式存储器的领域中。
本发明的一目的在于提出一种存储器布局结构，其上界定有多个存储单元，所述存储器布局结构包含一基底，其具有多个主动区沿着第一方向延伸、多条源极线设置在该基底上的该主动区之间并沿着该第一方向延伸，其中每条该源极线具有多个互生排列的分支分别与两侧的该主动区电连接、多条字符线设置在该基底上并沿着第二方向延伸越过多个该主动区，其中每条该字符线与每个越过的该主动区构成一晶体管、多个存储部位设置在该些主动区上以及该些字符线之间，其中该些存储部位在该基底上呈交错阵列设置并与该些主动区电连接、以及多条位线设置在该些存储部位上并沿着该第一方向延伸，其中每条该位线分别与对应的一个该主动区上的所有该些存储部位电连接，其中每个该存储单元包含一个该存储部位、分别位于该存储部位两侧的两个该晶体管、以及该源极线的两个该分支。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1为本发明实施例的一存储器布局图；
图2为本发明实施例以图1中A-A'截线所作的截面示意图；以及
图3为本发明实施例的一存储器电路图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 基底
101 分支
103 第二部分
110 存储阵列区
120 逻辑区
BL,BL1～BL4 位线
CT 接触结构
D1 第一方向
D2 第二方向
GBL 全域位线
M1 第一金属层
M2 第二金属层
M3 第三金属层
OD 主动(有源)区
P1 区域
P2 存储单元
SL,SL1,SL2 源极线
SN 存储部位
SNC 存储部位接触结构
T1,T2 晶体管
V1,V2 接触结构
WL,WL1～WL5 字符线
具体实施方式
现在下文将详细谈述本发明的实施范例，其绘示在随附的图示中让阅者得以了解与施作本发明揭露，并知晓其技术功效。须注意下文仅是以范例的方式来进行说明，其并未要限定本发明的揭露内容。本揭露书中的多种实施例以及该些实施例中的各种特征在不互相冲突抵触的情况下可以多种不同的方式来加以组合与重设。在不悖离本揭露书的精神与范畴的原则下，各种对于本发明揭露内容的修改、对应物、或是改良手段等应都能为本技术领域的相关技艺人士所理解，且意欲含括在本发明揭露的范畴内。
应该容易理解的是，本文中的「在...上面」、「在...之上」及「在...上方」的含义应该以最宽义的方式来解释，使得「在...上面」不仅意味着「直接在某物上」，而且还包括在某物上且两者之间具有中间特征或中间层，并且「在...之上」或「在...上方」不仅意味着在某物之上或在某物上方的含义，而且还可以包括两者之间没有中间特征或中间层(即直接在某物上)的含义。
此外，为了便于描述，可以在说明书使用诸如「在...下面」、「在...之下」、「较低」、「在...之上」、「较高」等空间相对术语来描述一个元件或特征与另一个或多个元件或特征的关系，如图式中所表示者。除了图式中描绘的方向之外，这些空间相对术语旨在涵盖使用或操作中的装置的不同方位或方向。该装置可以其他方式定向(例如以旋转90度或以其它方向来定向)，并且同样能相应地以说明书中所使用的空间相关描述来解释。
如本文所使用的，术语「层」是指一材料部分，其一区域具有一厚度。一层的范围可以在整个下层或上层结构上延伸，或者其范围可以小于下层或上层结构的范围。此外，一层可以为均匀或不均匀连续结构的一区域，其厚度可小于该连续结构的厚度。例如，一层可以位于该连续结构的顶表面及底表面之间或在该连续结构的顶表面及底表面之间的任何一对水平平面之间。一层可以水平地、垂直地及/或沿着渐缩表面延伸。一基底可以为一层，其可以包括一层或多层，及/或可以在其上面及/或下面具有一层或多层。一层可以包含多层。例如，互连层可以包括一个或多个导体及接触层(其中形成有接点、互连线及/或通孔)以及一个或多个介电层。
请参照图1，其为根据本发明实施例的一存储器布局图。本发明的布局结构是设计在一基底100上。如文中所用者，术语「基底」(substrate)是指后续可在其上加设各种材料层的底部结构。基底本身可以被图案化。加设在基底顶部的材料可以被图案化或可以保持未图案化。此外，基底可以包括多种半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，基底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶片。在本发明实施例中，基底100上具有多个主动区OD等间隔排列并沿着一第一方向D1延伸。主动区OD可通过氧化与扩散方式在基底100上界定出来。例如，在基底100是硅基底的情况下，可通过在基底上形成氧化隔离结构如浅沟槽隔离结构(STI)来界定出主动区OD，并通过掺杂扩散来形成各种子区域，如源极或漏极。
在本发明实施例中，多条字符线WL等间隔排列并沿着一第二方向D2延伸越过基底100上的该些主动区OD。第二方向D2较佳垂直于第一方向D1。每条字符线WL与每个越过的主动区OD会构成一晶体管结构，字符线WL的功能有如一栅极，字符线WL两侧的主动区OD则分别作为源极或漏极。
多条源极线SL设置在主动区OD之间并沿着第一方向D1延伸。需注意在本发明实施例中，并不是每个主动区OD之间都设有源极线SL，而是每两个主动区OD之间设有一条源极线SL。源极线SL可为一第一金属层(M1)的一部分(后文将称之为第一部分)，其设置来电连接主动区OD的源极，故源极线SL具有向两侧伸出的分支101结构来与两侧的主动区OD重叠，其间可以通过接触结构(contact)CT电连接。在本发明实施例中，特别的是源极线SL的分支101是以互生(alternating)排列的方式分布在源极线SL的两侧并与两侧的主动区OD电连接。与源极线SL连接的主动区OD即为晶体管的源极。源极线SL的该些分支101位于该些字符线WL之间，且同一源极线SL上相邻的分支101为一字符线WL所分隔并分别位于该源极线SL的对侧。故此，每条源极线SL都会与两侧的主动区OD以及其上结构产生作用或连结。
在本发明实施例中，第一金属层(M1)除了具有该些源极线SL(第一部分)以外，还具有位于该些源极线SL之间的第二部分103。从图1中可以看出，第一金属层(M1)的第二部分103由多个相同尺寸的区块组成，其大体上也位于每两个主动区OD之间，每个第二部分103区块会向一侧偏移而与主动区OD重叠，其间可以通过接触结构CT电连接，如区域P1所示。与源极线SL的分支类似，同一栏上相邻的第二部分103区块会往不同的对向偏移而分别与两侧的主动区OD电连接。与第二部分103区块电连接的主动区OD即为晶体管的漏极。如此，可以看到一个主动区OD会被该些字符线WL分隔成多个源极区与漏极区，其呈源极/漏极/源极/漏极的交互设置。同一主动区OD上的源极接触结构与漏极接触结构分别位于该主动区OD的两侧。
在本发明实施例中，每个存储部位SN设置在第一金属层(M1)对应的一第二部分103上，亦即位于该些主动区OD上以及该些字符线WL之间。更特别的是，由于前述的布局设计，存储部位SN在整个基底100上会呈交错阵列的排列设置，而非一般常规的阵列设置。存储部位SN通过第二部分103以及更下方的接触结构CT与主动区OD电连接。在图1的实施例中，存储部位SN与下方的接触结构CT完全重叠。存储部位SN所在的主动区OD是漏极区，其两侧为字符线WL所分隔的主动区OD是源极区，如此可知在本发明实施例中，一个存储部位SN会对应到两个通道与两个源极区，有别于一般现有技术中一个存储部位SN对应一个通道与一个源极区，这样的设计可以显著增加存储器的驱动能力。也因为这样的设计，可以看到同一主动区OD上两个相邻的存储单元SN会共用一个源极区(以及共用一个源极线SL分支101)。
在本发明实施例中，存储部位SN本身较佳是位于第二金属层(M2)的层级，存储部位SN会通过上方的接触结构V2来与上方的位线BL电连接。位线BL较佳是属于第三金属层M3的一部份，其等间隔排列且沿着第一方向D1延伸。在图1中，存储部位SN与上方的接触结构V2完全重叠。每条位线BL分别与对应的一个主动区OD上的所有存储部位SN电连接。同样地，每两条位线BL之间设有一条源极线SL。需注意第三金属层M3还包含除了位线BL以外的部分，例如与源极线SL分支101电连接的部分。然而，为了图示的简明之故，图1中不予示出。
根据前文所说明的图1所示的设置，在本发明实施例中，每个存储单元(cell)会包含一个存储部位SN、分别位于该存储部位SN两侧的两个晶体管结构(即字符线WL加上主动区OD)、以及一条源极线SL同侧的两个分支101，如图中的P2所示，而同一栏上相邻的存储单元P2会共用一个源极线SL分支101。除了前述增加存储器的驱动能力的功效外，这样不对称的存储单元设计也可以显著减少所需的单位布局面积，达到同样的布局面积下具有更高的存储单元密度以及更佳的驱动能力的功效。
需注意为了清楚表示出布局图中的各层结构，图1中的某些部分并未将所有的部件绘示出来。例如，图1的左上方仅绘示出主动区OD、字符线WL以及上方的接触结构CT，左下方则加上了第一金属层(M1)，其包含源极线SL以及第二部位103区块，中上方则再加上存储部位SN，图1的其他部分则绘示出了上述所有部件，包含接触结构V2与位线BL。实际上，整个布局结构都应包含上述的所有部件。
接下来请参照图2，其为根据本发明实施例以图1中A-A'截线所作的截面示意图，可让阅者更了解本发明一个存储单元P2结构垂直面向上的连接关系。从图2可以看到，在本发明实施例中，整个存储单元P2会分为存储阵列区110与两侧逻辑区120。存储部位SN位于存储阵列区110上的第二金属层M2层级，其上方通过接触结构V2电连接到第三金属层M3的位线BL，位线BL复会连接到一全域位线GBL。存储部位SN下方则通过存储部位接触插塞SNC电连接到第一金属层M1的第二部位103区块，该第二部位103复通过接触结构连接到基底的主动区OD。对磁阻式随机存取存储器而言，存储部位SN是磁隧穿结(magnetic tunneljunction,MTJ)叠层结构，其可能包含晶种层、固定层、参考层、隧穿阻障层、自由层、以及上下电极等。然而需注意，本发明实施例亦可应用在其他的新式存储器的领域，例如相变化存储器(PCRAM)或可变电阻式存储器(ReRAM)，其差别仅在于前述存储部位SN构造与组成上的不同，整体的电路布局不变。
复参照图2，存储部位SN下方的存储阵列区110主动区OD与源极线SL的分支101下方的逻辑区120主动区OD是一体的，其通过晶体管T1与晶体管T2的开关(由字符线WL来控制)来决定两区的主动区OD是否导通。逻辑区120上的源极线SL分支101还会通过接触结构V1,V2连接到上方的第二金属层M2、第三金属层M3以及其他外部电路结构。然而该第二金属层M2与第三金属层M3并非本发明的重点，其在图1中并未示出。
接下来请参照图3，其为根据本发明实施例的存储器电路图。如图3所示，整个电路结构由多条沿着第一方向D1延伸的位线BL1～BL4以及多条沿着第二方向D2延伸的字符线WL1～WL5所构成。每两条位线之间会设置一条源极线SL1,SL2。源极线SL1,SL2的分支会连接到字符线WL1～WL5与主动区形成的晶体管T1,T2的源极。存储部位SN的一端连接到位线BL1～BL4，另一端连接到两个晶体管T1,T2之间的共同漏极。从图中可以看出一个存储单元P2会包含一个存储部位SN、两个晶体管T1,T2、一条位线BL1～BL4、以及一条源极线SL1,SL2。一条源极线SL1,SL2会对应到两侧的存储单元P2，亦即一条源极线SL1,SL2会为两侧的存储单元P2所共用。同一栏相邻的存储部位SN会共用一源极。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种存储器布局结构，其上界定有多个存储单元，其特征在于，该存储器布局结构包含：
基底，具有多个主动区沿着第一方向延伸；
多条源极线，设置在该基底上的该主动区之间并沿着该第一方向延伸，其中每条该源极线具有多个互生排列的分支分别与两侧的该主动区电连接；
多条字符线，设置在该基底上并沿着第二方向延伸越过多个该主动区，其中每条该字符线与每个越过的该主动区构成一晶体管；
多个存储部位，设置在该些主动区上以及该些字符线之间，其中该些存储部位在该基底上呈交错阵列设置并与该些主动区电连接；以及
多条位线，设置在该些存储部位上并沿着该第一方向延伸，其中每条该位线分别与对应的一个该主动区上的所有该些存储部位电连接；
其中每个该存储单元包含一个该存储部位、分别位于该存储部位两侧的两个该晶体管、以及该源极线的两个该分支。
2.根据权利要求1所述的存储器布局结构，其中该些源极线为第一金属层(M1)的第一部分。
3.根据权利要求2所述的存储器布局结构，其中该第一金属层(M1)还包含第二部分，该第二部分设置在该些字符线之间以及该些源极线之间，且位于该些存储部位之下，该些存储部位通过该第一金属层(M1)的该第二部分以及接触结构与该些主动区电连接。
4.根据权利要求2所述的存储器布局结构，其中该存储部位通过上方的接触结构与该位线电连接。
5.根据权利要求1所述的存储器布局结构，其中该些源极线的该些分支通过接触结构与该些主动区电连接。
6.根据权利要求1所述的存储器布局结构，其中该些源极线的该些分支位于该些字符线之间以及该些主动区之上，且同一该源极线上相邻的两该分支为一该字符线所分隔并分别位于该源极线的对侧。
7.根据权利要求1所述的存储器布局结构，其中每两条该源极线之间设置有两条该位线。
8.根据权利要求1所述的存储器布局结构，其中每两个该存储单元共用一个该源极线的该分支。
9.根据权利要求1所述的存储器布局结构，其中每两个该主动区之间设有一条该源极线。
10.根据权利要求1所述的存储器布局结构，其中该存储单元包含磁阻式随机存取存储器(MRAM)、可变电阻式存储器(ReRAM)、或相变化存储器(PCRAM)。
CN201910822088.8A 2019-09-02 2019-09-02 存储器布局结构 Pending CN112447219A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910822088.8A CN112447219A (zh) 2019-09-02 2019-09-02 存储器布局结构
US16/592,734 US11011210B2 (en) 2019-09-02 2019-10-03 Memory layout structure
US17/224,153 US11715499B2 (en) 2019-09-02 2021-04-07 MRAM structure with source lines having alternating branches at opposite sides and storage units in staggered arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910822088.8A CN112447219A (zh) 2019-09-02 2019-09-02 存储器布局结构

Publications (1)

Publication Number Publication Date
CN112447219A true CN112447219A (zh) 2021-03-05

Family

ID=74681872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910822088.8A Pending CN112447219A (zh) 2019-09-02 2019-09-02 存储器布局结构

Country Status (2)

Country Link
US (2) US11011210B2 (zh)
CN (1) CN112447219A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447219A (zh) * 2019-09-02 2021-03-05 联华电子股份有限公司 存储器布局结构
US11257861B2 (en) * 2020-05-28 2022-02-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
CN115377283A (zh) * 2021-05-17 2022-11-22 联华电子股份有限公司 磁阻式随机存取存储器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042258A1 (en) * 2002-08-27 2004-03-04 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US20080007993A1 (en) * 2006-07-04 2008-01-10 Sharp Kabushiki Kaisha Semiconductor memory device
CN101170116A (zh) * 2007-12-04 2008-04-30 北京芯技佳易微电子科技有限公司 一种可编程非易失性存储器单元、阵列及其制造方法
KR20080065138A (ko) * 2007-01-08 2008-07-11 삼성전자주식회사 반도체 메모리 장치
CN103137194A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 闪存存储器的存储单元电路结构
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN103811494A (zh) * 2012-11-06 2014-05-21 三星电子株式会社 半导体存储器件
CN106356451A (zh) * 2015-07-16 2017-01-25 华邦电子股份有限公司 电阻式存储装置
CN108735262A (zh) * 2017-04-19 2018-11-02 华邦电子股份有限公司 可变电阻式随机存取存储器
CN109390021A (zh) * 2017-08-03 2019-02-26 联华电子股份有限公司 只读存储器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674465B2 (en) 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
CN112447219A (zh) * 2019-09-02 2021-03-05 联华电子股份有限公司 存储器布局结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040042258A1 (en) * 2002-08-27 2004-03-04 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US20080007993A1 (en) * 2006-07-04 2008-01-10 Sharp Kabushiki Kaisha Semiconductor memory device
KR20080065138A (ko) * 2007-01-08 2008-07-11 삼성전자주식회사 반도체 메모리 장치
CN101170116A (zh) * 2007-12-04 2008-04-30 北京芯技佳易微电子科技有限公司 一种可编程非易失性存储器单元、阵列及其制造方法
CN103137194A (zh) * 2011-11-23 2013-06-05 上海华虹Nec电子有限公司 闪存存储器的存储单元电路结构
CN103811494A (zh) * 2012-11-06 2014-05-21 三星电子株式会社 半导体存储器件
CN103366810A (zh) * 2013-07-26 2013-10-23 上海宏力半导体制造有限公司 Eeprom存储器阵列
CN106356451A (zh) * 2015-07-16 2017-01-25 华邦电子股份有限公司 电阻式存储装置
CN108735262A (zh) * 2017-04-19 2018-11-02 华邦电子股份有限公司 可变电阻式随机存取存储器
CN109390021A (zh) * 2017-08-03 2019-02-26 联华电子股份有限公司 只读存储器

Also Published As

Publication number Publication date
US11011210B2 (en) 2021-05-18
US20210225414A1 (en) 2021-07-22
US20210065750A1 (en) 2021-03-04
US11715499B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US10510773B2 (en) Apparatuses having a ferroelectric field-effect transistor memory array and related method
US7755077B2 (en) Semiconductor memory device
US9165628B2 (en) Semiconductor memory device
US7212432B2 (en) Resistive memory cell random access memory device and method of fabrication
TWI549126B (zh) 半導體儲存裝置
US9129893B2 (en) Semiconductor device
US11715499B2 (en) MRAM structure with source lines having alternating branches at opposite sides and storage units in staggered arrangement
US8233310B2 (en) Resistance-change memory
JPWO2006095389A1 (ja) 磁気メモリ装置並びにその読み出し方法及び書き込み方法
US9330745B2 (en) Magnetic memory devices including magnetic memory cells having opposite magnetization directions
US10026779B2 (en) Magnetoresistive memory device and manufacturing method of the same
US9196340B2 (en) Magnetic random access memory having increased on/off ratio and methods of manufacturing and operating the same
KR100949110B1 (ko) 자기 메모리 장치 및 그 기입 방법
US9406720B2 (en) Semiconductor storage device
KR100979350B1 (ko) 마그네틱 램 및 그 제조 방법
US7505306B2 (en) Magnetic memory device
US11737285B2 (en) Memory array having strap region with staggered dummy magnetic storage elements
US20230232638A1 (en) Memory array

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination