CN116230512A - 栅极的制作方法及半导体器件 - Google Patents
栅极的制作方法及半导体器件 Download PDFInfo
- Publication number
- CN116230512A CN116230512A CN202111466634.2A CN202111466634A CN116230512A CN 116230512 A CN116230512 A CN 116230512A CN 202111466634 A CN202111466634 A CN 202111466634A CN 116230512 A CN116230512 A CN 116230512A
- Authority
- CN
- China
- Prior art keywords
- layer
- cut
- stop layer
- interlayer dielectric
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 370
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 238000005498 polishing Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000126 substance Substances 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种栅极的制作方法及半导体器件，所述制作方法包括：提供一衬底，所述衬底上形成有鳍部、伪栅极以及位于所述伪栅极上的第一截止层；形成层间介质层，所述层间介质层填满所述伪栅极之间的间隙并覆盖所述衬底；进行平坦化至暴露出所述第一截止层；依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构；以及形成金属栅极在所述层间介质层之间。在伪栅极上形成有第一截止层，在后续去除第一截止层之后，能够在伪栅极和层间介质层之间产生高度差，在伪栅极去除时能够使得层间介质层的顶部呈凸起结构，在形成金属栅极时避免了凹陷的产生，从而解决了金属残留的风险。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种栅极的制作方法及半导体器件。
背景技术
随着半导体技术的不断发展，传统的平面器件已难以满足人们对高性能器件的需求。鳍式场效应晶体管(Fin-Field-Effect-Transistor，简称FinFET)是一种立体型器件，包括在衬底上垂直形成的鳍以及与鳍相交的高介电常数金属栅极(HKMG)，这种设计可以大幅改善电路控制并减少漏电流，同时也可以大幅缩短晶体管的闸长。
在FinFET制造工艺中，经过伪栅极去除和栅极氧化层去除两步工艺步骤时中间介质层的填充氧化物会被损失130埃左右，在栅极侧壁间形成一个凹陷结构，该凹陷结构在后续金属钨研磨工艺时会产生钨残留。钨残留会有电性方面的漏电风险，也会使源漏端金属引线制程的光刻套刻对不准，从而影响制程。
发明内容
本发明的目的在于提供一种栅极的制作方法及半导体器件，在去除伪栅极时使中间的层间介质层的顶部呈凸起结构，避免凹陷存在从而解决了钨残留的风险。
为解决上述技术问题，本发明提供一种栅极的制作方法，包括以下步骤：
提供一衬底，所述衬底上形成有鳍部、伪栅极以及位于所述伪栅极上的第一截止层；
形成层间介质层，所述层间介质层填满所述伪栅极之间的间隙并覆盖所述衬底；
进行平坦化至暴露出所述第一截止层；
依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构；以及
形成金属栅极在所述层间介质层之间。
可选的，所述第一截止层上还形成有第二截止层与第三截止层，所述第一截止层与所述第二截止层的材质不同，所述第二截止层与所述第三截止层的材质不同。
可选的，
进行平坦化至暴露出所述第一截止层的步骤包括：
进行第一次平坦化至暴露出所述第三截止层；
以所述第三截止层为掩膜进行伪栅极的切断，形成第一凹槽；
填充第一隔离材料在所述第一凹槽内，并进行第二次平坦化，至暴露出所述第二截止层；
形成第二硬掩膜层，所述第二硬掩膜层覆盖所述第二截止层；
以所述第二硬掩膜层为掩膜进行鳍部的切断，形成第二凹槽；
填充第二隔离材料在所述第二凹槽内，并进行第三次平坦化，至暴露出所述第一截止层。
可选的，
以所述第三截止层为掩膜进行伪栅极的切断，形成第一凹槽的步骤包括：
形成图形化的第一光刻胶层在所述第三截止层上；
以图形化的所述第一光刻胶层为掩膜，刻蚀所述第三截止层，以形成图形化的第三截止层；
去除图形化的所述第一光刻胶层；
以图形化的所述第三截止层为掩膜，刻蚀所述第二截止层、所述第一截止层与所述伪栅极并停止于所述衬底中，以形成所述第一凹槽。
可选的，
以所述第二硬掩膜层为掩膜进行鳍部的切断，形成第二凹槽的步骤包括：
形成图形化的第二光刻胶层在所述第二硬掩膜层上；
以图形化的所述第二光刻胶层为掩膜，刻蚀所述第二硬掩膜层，以形成图形化的第二硬掩膜层；
去除图形化的所述第二光刻胶层；
以图形化的所述第二硬掩膜层为掩膜，刻蚀所述第二截止层、所述第一截止层、所述伪栅极与所述鳍部并停止于所述衬底中，以形成所述第二凹槽。
可选的，
进行第一次平坦化至暴露出所述第三截止层的步骤包括：对所述层间介质层进行第一次化学机械研磨，至暴露出所述第三截止层；
填充第一隔离材料在所述第一凹槽内，并进行第二次平坦化，至暴露出所述第二截止层的步骤包括：
形成第一隔离材料，所述第一隔离材料覆盖所述第三截止层并填满所述第一凹槽；
对所述第一隔离材料、所述第三截止层依次进行第二次化学机械研磨，至暴露出所述第二截止层。
可选的，
填充第二隔离材料在所述第二凹槽内，并进行第三次平坦化，至暴露出所述第一截止层的步骤包括：
形成第二隔离材料，所述第二隔离材料覆盖所述第二硬掩膜层并填满所述第二沟槽；
对所述第二隔离材料、所述第二硬掩膜层依次进行第三次化学机械研磨，至暴露出所述第二截止层；
形成平坦化层，所述平坦化层覆盖所述第二截止层；
对所述平坦化层、所述第二截止层依次进行第四次化学机械研磨，至暴露出所述第一截止层。
可选的，
所述衬底上还形成有侧墙，所述侧墙覆盖所述伪栅极、所述第一截止层、所述第二截止层与所述第三截止层的侧壁及顶部；
依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构的步骤包括：
刻蚀去除所述第一截止层，使得所述层间介质层的上表面高于所述伪栅极的上表面；
刻蚀去除暴露出的部分侧墙；
刻蚀去除所述伪栅极，使得所述层间介质层的顶部呈凸起结构。
可选的，所述第一截止层的材质包括氮化硅，所述第二截止层的材质包括氧化硅，所述第三截止层的材质包括氮化硅。
相应的，本发明还提供一种半导体器件，包含采用如上所述的栅极的制作方法制作而成的栅极。
综上所述，本发明提供的一种栅极的制作方法及半导体器件具有以下优点：
1、在伪栅极上形成有第一截止层，在后续去除所述第一截止层之后，能够在伪栅极和层间介质层之间产生高度差，在伪栅极去除时能够使得层间介质层的顶部呈凸起结构，在形成金属栅极时避免了凹陷的产生，从而解决了金属残留的风险。
2、在第一截止层上还形成有第二截止层与第三截止层，所述第三截止层作为第一次平坦化的停止层，所述第二截止层与所述第一截止层作为第二次平坦化与第三次平坦化的停止层，能够避免三次平坦化直接接触伪栅极，从而减少了伪栅极高度的损失，无需在制作伪栅极时增加高度，扩大了工艺窗口；另外，在进行伪栅极切断时可以采用第三截止层作为掩膜，减少了一次硬掩膜层的沉积，简化了工艺。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明一实施例提供的栅极的制作方法的流程图；
图2-18是本发明一实施例提供的栅极的制作方法的各步骤结构示意图。
图2至图18中：
100-隔离结构；110-鳍部；111-栅极；112-源漏极；113-第一截止层；114-第二截止层；115-第三截止层；116-第一硬掩膜层；117-侧墙；118-层间介质层；119-第一凹槽；120-第一隔离材料；121-第二硬掩膜层；122-第二凹槽；123-第二隔离材料；124-平坦化层；125-金属材料层；126-金属栅极。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1是本发明一实施例提供的栅极的制作方法的流程图。
如图1所示，所述栅极的制作方法包括以下步骤：
S01：提供一衬底，所述衬底上形成有鳍部、伪栅极以及位于所述伪栅极上的第一截止层；
S02：形成层间介质层，所述层间介质层填满所述伪栅极之间的间隙并覆盖所述衬底；
S03：进行平坦化至暴露出所述第一截止层；
S04：依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构；
S05：形成金属栅极在所述层间介质层之间。
图2～图18为是本发明一实施例提供的栅极的制作方法的各步骤结构示意图，接下来，将结合图1与图2～图18对本发明一实施例所提供的栅极的制作方法进行详细说明。
首先需要说明的是，图2～图18是正在制作的半导体结构在不同方向或不同位置处的剖面图，例如图2～图3与图14～图18是半导体结构在鳍部的延伸方向上的剖面图，图10～图13也是半导体结构在鳍部的延伸方向上的剖面图，图5、图7与图9也是半导体结构在鳍部的延伸方向上的剖面图，但是三者是在同一方向不同位置处的剖面图。图4、图6与图8是半导体结构在伪栅极延伸方向上的剖面图，以上不同方向不同位置处的剖面图仅是为了对本实施例的各步骤进行更清楚明白的说明。
在步骤S01中，请参照图2所示，提供一衬底(未图示)，所述衬底上形成有鳍部110、伪栅极111以及位于所述伪栅极111上的第一截止层113。
其中，所述衬底可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
具体的，在所述衬底上形成鳍部110与伪栅极111，所述鳍部110可以是掺杂了N型或P型杂质的单晶硅，所述伪栅极111可以是掺杂的多晶硅，后续所述伪栅极111需要去除后形成其他材料的栅极，例如形成金属栅极。在所述衬底上还形成有隔离结构(图2中未示出，图4中标识为100)，相邻所述鳍部110被所述隔离结构所隔离。所述隔离结构可以被配置为不同的结构，例如浅沟槽隔离(shallow trench isolation，STI)结构、深沟槽隔离(deeptrench isolation，DTI)结构、硅的局部氧化(local oxidation of silicon，LOCOS)结构或其组合。所述隔离结构包括隔离材料，例如二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)或其组合。所述衬底上还形成有源漏极112，位于所述伪栅极111两侧的所述鳍部110内。
本实施例中，所述伪栅极111上自下而上依次层叠有第一截止层113、第二截止层114、第三截止层115与第一硬掩模层116，所述第一硬掩膜层116是在形成所述伪栅极111的过程中起到硬掩膜层的作用，且材质优选为氧化硅。所述第一截止层113在后续去除时能够使所述伪栅极111与层间介质层之间形成高度差，避免凹陷的形成，且所述第一截止层113、所述第二截止层114与第三截止层115在后续进行平坦化时可以起到停止层的作用，防止平坦化接触到所述伪栅极111，避免所述伪栅极111的高度损失。
本实施例中，所述第一截止层113与所述第二截止层114的材质不同，所述第二截止层114与所述第三截止层115的材质也不同。优选的，所述第一截止层113的材质包含氮化硅，所述第二截止层114的材质包含氧化硅，所述第三截止层115的材质包含氮化硅。
示列性的，所述第一截止层113的材质为氮化硅，所述第一截止层113的厚度介于120埃～140埃之间，例如所述第一截止层113的厚度为120埃、130埃或140埃，优选为130埃。所述第二截止层114的材质为氧化硅，所述第二截止层114的厚度介于60埃～80埃，例如所述第二截止层114的厚度为60埃、70埃或80埃，优选为70埃。所述第三截止层115的材质为氮化硅，所述第三截止层115的厚度介于140埃～160埃之间，例如所述第三截止层115的厚度为140埃、150埃或160埃，优选为150埃。当然，所述第一截止层113、所述第二截止层114与所述第三截止层115的厚度可以根据具体的工艺条件以及工艺步骤来确定，本发明对此不作限定。
在所述伪栅极111、所述第一截止层113、所述第二截止层114、所述第三截止层115以及所述第一硬掩膜层116侧壁及顶部还形成有侧墙117。所述侧墙117的材质可以包括硅、氧、碳、氮或其组合(例如：二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、氮化硅碳(SiCN)或碳化硅(SiC)及/或碳氮氧化硅(SiOCN))。本实施例中，所述侧墙117的材质优选为氮化硅。所述侧墙117通过沉积形成，例如化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layerdeposition，ALD)或其组合。
在步骤S02中，请参考图2所示，形成层间介质层118，所述层间介质层118填满所述伪栅极111之间的间隙并覆盖所述衬底。
本实施例中，具体的，采用流动式化学气相沉积法(Flow chemical vapordeposition，FCVD)形成所述层间介质层118，所述层间介质层118填满所述伪栅极111之间的间隙并覆盖所述衬底，所述层间介质层118的材质优选为氧化硅。当然，在其他实施例中，也可以采取例如化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其组合制作而成。
在步骤S03中，请参考图13所示，进行平坦化至暴露出所述第一截止层113。
在本步骤中，可以进行伪栅极111与鳍部110的切断，具体可以包括以下子步骤。
在子步骤S31中，请参考图2与图3所示，进行第一次平坦化至暴露出所述第三截止层115。具体的，对所述层间介质层118、所述第一硬掩膜层116进行第一次平坦化，优选为进行第一次化学机械研磨，至暴露出所述第三截止层115。本实施例中，所述层间介质层118的材质为氧化硅，所述第一硬掩膜层116的材质为氧化硅，所述第三截止层115的材质为氮化硅，可以选择合适的研磨液进行第一次化学机械研磨至暴露出所述第三截止层115。所述第三截止层115作为第一次化学机械研磨的停止层，能够保证所述第一次化学机械研磨不会接触到所述伪栅极111，从而避免对所述伪栅极111的高度造成损失。与现有技术的工艺步骤相比，避免了所述伪栅极111的第一次高度损失。
在子步骤S32中，请参考图4与图5所示，以所述第三截止层115为掩膜进行所述伪栅极111的切断，形成第一凹槽119。
具体的，在所述第三截止层115上形成第一光刻胶层，对所述第一光刻胶层进行曝光与显影形成图形化的第一光刻胶层，接着，以图形化的第一光刻胶层为掩膜对所述第三截止层115进行刻蚀，以形成图形化的第三截止层115，图形化的第三截止层115暴露出所述伪栅极111预订形成开口的区域。接着，去除图形化的所述第一光刻胶层，以图形化的所述第三截止层115为掩膜，对所述第二截止层114、所述第一截止层113与所述栅极111进行刻蚀并停止于所述衬底中，以形成所述第一凹槽119。所述第一凹槽119暴露出隔离结构100，并且，为了保证所述伪栅极111被完全切断会对所述伪栅极111进行过刻蚀，其底部的所述隔离结构100被部分刻蚀，形成如图4与图5所示的结构，所述第一凹槽119的底部位于所述隔离结构100中。
与现有技术的工艺步骤相比，本实施例直接以所述第三截止层115为掩膜进行刻蚀，节省了一层硬掩膜层的制作工艺，简化了工艺步骤。
在该步骤中，要保证所述第三截止层115有剩余，能够防止下层的所述第二截止层114被刻蚀工艺刻蚀到，以免影响后续第二次平坦化的均匀性。
在子步骤S33中，请参考图4～图7所示，填充第一隔离材料120在所述第一凹槽内119，并进行第二次平坦化，至暴露出所述第二截止层114。
具体的，形成第一隔离材料120，所述第一隔离材料120覆盖所述第三截止层115并填满所述第一凹槽119。本实施例中，所述第一隔离材料120的材质优选为氮化硅。
接着，对所述第一隔离材料120、所述第三截止层115进行第二次平坦化，优选为进行第二次化学机械研磨，至暴露出所述第二截止层114。本实施例中，所述第一隔离材料120的材质为氮化硅，所述第三截止层115的材质为氮化硅，所述第二截止层114的材质为氧化硅，可以选择合适的研磨液进行第二次化学机械研磨至暴露出所述第二截止层114。所述第二截止层114作为第二次化学机械研磨的停止层，能够保证所述第二次化学机械研磨不会接触到所述伪栅极111，从而避免对所述伪栅极111的高度造成损失。与现有技术的工艺步骤相比，避免了所述伪栅极111的第二次高度损失。
在子步骤S34中，请参考图8与图9所示，形成第二硬掩膜层121，所述第二硬掩膜层121覆盖所述第二截止层114。所述第二硬掩膜层121可以通过沉积工艺形成，例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或其组合。所述第二硬掩膜层121的材质优选为氮化硅。
在子步骤S35中，请参考图10所示，以所述第二硬掩膜层121为掩膜进行鳍部110的切断，形成第二凹槽122。
具体的，在所述第二硬掩膜层121上形成第二光刻胶层，对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层，图形化的所述第二光刻胶层暴露出预订形成所述第二凹槽的区域。接着，以图形化的第二光刻胶层为掩膜，对所述第二硬掩膜层121进行刻蚀，将图形转移至所述第二硬掩膜层121内，形成图化的第二硬掩膜层121。然后，去除图形化的所述第二光刻胶层，以图形化的所述第二硬掩膜层121为掩膜，刻蚀所述第二截止层114、所述第一截止层113、所述伪栅极111与所述鳍部110并停止于所述衬底中，以形成所述第二凹槽122。
同样的，为了保证所述鳍部110被完全切断会对所述鳍部110进行过刻蚀，其底部的所述隔离结构100被部分刻蚀，形成如图15所示的结构，所述第二凹槽122的底部位于所述隔离结构100中。
在子步骤S36中，请参考图10至图13所示，填充第二隔离材料122在所述第二凹槽121内，并进行第三次平坦化，至暴露出所述第一截止层113。
具体的，首先请参考图10所示，形成第二隔离材料123，所述第二隔离材料123覆盖所述第二硬掩膜层121并填满所述第二沟槽122，所述第二隔离材料123的材质优选为氮化硅。
接着请参考图10与图11所示，对所述第二隔离材料123、所述第二硬掩膜层121进行第三次化学机械研磨，至暴露出所述第二截止层114。本实施例中，所示第二隔离材料122的材质为氮化硅，所述第二硬掩膜层120的材质为氮化硅，所述第二截止层114的材质为氧化硅，可以选择合适的研磨液进行第三次化学机械研磨至暴露出所述第二截止层114。
所述第二截止层114作为第三次化学机械研磨的停止层，能够保证所述第三次化学机械研磨不会接触到所述伪栅极111，从而避免对所述伪栅极111的高度造成损失。与图2所示的工艺步骤相比，避免了所述伪栅极111的第三次高度损失。
然后，请参考图12所示，形成平坦化层124，所述平坦化层124覆盖所述第二截止层114。所述平坦化层124的材质优选为氧化硅。所述第二截止层114的厚度不足于进行一次化学机械研磨，因此在所述第二截止层114上形成所述平坦化层124，以进行后续的化学机械研磨去除所述第二截止层114。
接着，请参考图12与图13所示，对所述平坦化层124、所述第二截止层114依次进行第四次化学机械研磨，至暴露出所述第一截止层113。本实施例中，所述平坦化层124的材质为氧化硅，所述第二截止层114的材质为氧化硅，所述第一截止层113的材质为氮化硅，可以选择合适的研磨液进行第四次化学机械研磨至暴露出所述第一截止层113。所述第一截止层113作为第四次化学机械研磨的停止层，能够保证所述第四次化学机械研磨不会接触到所述伪栅极111，从而避免对所述伪栅极111的高度造成损失。
与现有技术相比，在伪栅极111上自下向上依次层叠有第一截止层113、第二截止层114与第三截止层115，所述第三截止层115作为第一次平坦化的停止层，所述第二截止层114与所述第一截止层113作为第二次平坦化与第三次平坦化的停止层(所述第二截止层114作为第二次化学机械研磨与第三次化学机械研磨的停止层，所述第一截止层113作为第四次化学机械研磨的停止层)，能够避免三次平坦化直接接触伪栅极111，从而减少了伪栅极111高度的损失，无需在制作伪栅极时增加高度；伪栅极高度无需增加，那么栅极线条刻蚀和源漏外延生长刻蚀以及栅极切断三个步骤中的深宽比无需再增加，从而扩大了工艺窗口；另外，平坦化工艺不接触到伪栅极会使工艺难度降低，而且在进行伪栅极切断时可以采用第三截止层作为掩膜，减少了一次硬掩膜层的沉积，简化了工艺。
在步骤S04中，请参考图14至图15所示，依次去除所述第一截止层113与所述伪栅极111，使得所述层间介质层118的顶部呈凸起结构。
具体的，首先，请参考图14所示，刻蚀去除所述第一截止层113，使得所述层间介质层118的上表面高于所述伪栅极111的上表面。可以采用湿法刻蚀去除所述第一截止层113，且在去除所述第一截止层113时，不会对所述伪栅极111以及所述层间介质层118造成损失。优选采用磷酸刻蚀，磷酸在去除所述氮化硅时，不会对多晶硅与氧化硅造成损失，从而使得所述层间介质层118的上表面高于所述伪栅极111的上表面，在所述层间介质层118与所述伪栅极111之间形成了高度差。
接着，请参考图15所示，刻蚀去除暴露出的部分侧墙117。由于上一步骤中所述第一截止层113的去除，暴露出部分所述侧墙117(参考图14所示)，在该步骤中将暴露出的所述侧墙117去除。优选采用干法刻蚀去除所述侧墙117，所述侧墙117的材质优选为氮化硅，采用氮化硅和氧化硅高选择比的刻蚀剂刻蚀去除所述侧墙117。
然后，请参考图16所示，刻蚀去除所述伪栅极111，使得所述层间介质层118的顶部呈凸起结构。具体的，刻蚀去除所述伪栅极111以及栅极氧化层(未图示)，在刻蚀过程中，对所述层间介质层118的顶部的侧壁造成损失，使得所述层间介质层118的顶部呈凸起结构，如图16所示。
在步骤S05中，请参考图17与图18所示，形成金属栅极126在所述层间介质层118之间。
首先，参考图17所示，形成金属材料层125，所述金属材料层125填满所述层间介质层118之间的间隙(即原来所述伪栅极所在的区域)并覆盖所述衬底。所述金属材料125的材质优选为钨。
接着，请参考图18所示，对所述金属材料层125进行平坦化工艺，优选的，进行第五次化学机械研磨至暴露出所述层间介质层118以形成金属栅极126。由于所述层间介质层118的顶部呈凸起结构，不存在凹陷，从而解决了现有技术中金属残留的风险。
与现有技术相比，本实施例所提供的栅极的制作方法，在伪栅极111上形成第一截止层113，在后续去除所述第一截止层1131之后，能够在伪栅极111和层间介质层118之间产生高度差，在伪栅极111去除时能够使得层间介质层118的顶部呈凸起结构，在形成所述金属栅极126时避免了凹陷的产生，从而解决了金属残留的风险。
并且，在第一截止层113上还形成有第二截止层114与第三截止层115，所述第三截止层115作为第一次平坦化的停止层，所述第二截止层114与所述第一截止层113作为第二次平坦化与第三次平坦化的停止层，能够避免三次平坦化直接接触伪栅极111，从而减少了伪栅极111高度的损失，无需在制作伪栅111极时增加高度，扩大了工艺窗口；另外，在进行伪栅极111切断时可以采用第三截止层115作为掩膜，减少了一次硬掩膜层的沉积，简化了工艺。
相应的，本发明还提供一种半导体器件，包含如上所述的栅极的制作方法制作而成的栅极。
综上所述，本发明提供的一种栅极的制作方法及半导体器件，在伪栅极上形成有第一截止层，在后续去除所述第一截止层之后，能够在伪栅极和层间介质层之间产生高度差，在伪栅极去除时能够使得层间介质层的顶部呈凸起结构，在形成金属栅极时避免了凹陷的产生，从而解决了金属残留的风险。并且，在第一截止层上还形成有第二截止层与第三截止层，所述第三截止层作为第一次平坦化的停止层，所述第二截止层与所述第一截止层作为第二次平坦化与第三次平坦化的停止层，能够避免三次平坦化直接接触伪栅极，从而减少了伪栅极高度的损失，无需在制作伪栅极时增加高度，扩大了工艺窗口；另外，在进行伪栅极切断时可以采用第三截止层作为掩膜，减少了一次硬掩膜层的沉积，简化了工艺。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种栅极的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有鳍部、伪栅极以及位于所述伪栅极上的第一截止层；
形成层间介质层，所述层间介质层填满所述伪栅极之间的间隙并覆盖所述衬底；
进行平坦化至暴露出所述第一截止层；
依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构；以及
形成金属栅极在所述层间介质层之间。
2.根据权利要求1所述的栅极的制作方法，其特征在于，所述第一截止层上还形成有第二截止层与第三截止层，所述第一截止层与所述第二截止层的材质不同，所述第二截止层与所述第三截止层的材质不同。
3.根据权利要求2所述的栅极的制作方法，其特征在于，进行平坦化至暴露出所述第一截止层的步骤包括：
进行第一次平坦化至暴露出所述第三截止层；
以所述第三截止层为掩膜进行伪栅极的切断，形成第一凹槽；
填充第一隔离材料在所述第一凹槽内，并进行第二次平坦化，至暴露出所述第二截止层；
形成第二硬掩膜层，所述第二硬掩膜层覆盖所述第二截止层；
以所述第二硬掩膜层为掩膜进行鳍部的切断，形成第二凹槽；
填充第二隔离材料在所述第二凹槽内，并进行第三次平坦化，至暴露出所述第一截止层。
4.根据权利要求3所述的栅极的制作方法，其特征在于，以所述第三截止层为掩膜进行伪栅极的切断，形成第一凹槽的步骤包括：
形成图形化的第一光刻胶层在所述第三截止层上；
以图形化的所述第一光刻胶层为掩膜，刻蚀所述第三截止层，以形成图形化的第三截止层；
去除图形化的所述第一光刻胶层；
以图形化的所述第三截止层为掩膜，刻蚀所述第二截止层、所述第一截止层与所述伪栅极并停止于所述衬底中，以形成所述第一凹槽。
5.根据权利要求4所述的栅极的制作方法，其特征在于，以所述第二硬掩膜层为掩膜进行鳍部的切断，形成第二凹槽的步骤包括：
形成图形化的第二光刻胶层在所述第二硬掩膜层上；
以图形化的所述第二光刻胶层为掩膜，刻蚀所述第二硬掩膜层，以形成图形化的第二硬掩膜层；
去除图形化的所述第二光刻胶层；
以图形化的所述第二硬掩膜层为掩膜，刻蚀所述第二截止层、所述第一截止层、所述伪栅极与所述鳍部并停止于所述衬底中，以形成所述第二凹槽。
6.根据权利要求5所述的栅极的制作方法，其特征在于，
进行第一次平坦化至暴露出所述第三截止层的步骤包括：对所述层间介质层进行第一次化学机械研磨，至暴露出所述第三截止层；
填充第一隔离材料在所述第一凹槽内，并进行第二次平坦化，至暴露出所述第二截止层的步骤包括：
形成第一隔离材料，所述第一隔离材料覆盖所述第三截止层并填满所述第一凹槽；
对所述第一隔离材料、所述第三截止层依次进行第二次化学机械研磨，至暴露出所述第二截止层。
7.根据权利要求6所述的栅极的制作方法，其特征在于，填充第二隔离材料在所述第二凹槽内，并进行第三次平坦化，至暴露出所述第一截止层的步骤包括：
形成第二隔离材料，所述第二隔离材料覆盖所述第二硬掩膜层并填满所述第二沟槽；
对所述第二隔离材料、所述第二硬掩膜层依次进行第三次化学机械研磨，至暴露出所述第二截止层；
形成平坦化层，所述平坦化层覆盖所述第二截止层；
对所述平坦化层、所述第二截止层依次进行第四次化学机械研磨，至暴露出所述第一截止层。
8.根据权利要求7所述的栅极的制作方法，其特征在于，所述衬底上还形成有侧墙，所述侧墙覆盖所述伪栅极、所述第一截止层、所述第二截止层与所述第三截止层的侧壁及顶部；
依次去除所述第一截止层与所述伪栅极，使得所述层间介质层的顶部呈凸起结构的步骤包括：
刻蚀去除所述第一截止层，使得所述层间介质层的上表面高于所述伪栅极的上表面；
刻蚀去除暴露出的部分侧墙；
刻蚀去除所述伪栅极，使得所述层间介质层的顶部呈凸起结构。
9.根据权利要求8所述的栅极的制作方法，其特征在于，所述第一截止层的材质包括氮化硅，所述第二截止层的材质包括氧化硅，所述第三截止层的材质包括氮化硅。
10.一种半导体器件，其特征在于，包括如权利要求1～9中任一项所述的栅极的制作方法制作而成的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466634.2A CN116230512A (zh) | 2021-12-03 | 2021-12-03 | 栅极的制作方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466634.2A CN116230512A (zh) | 2021-12-03 | 2021-12-03 | 栅极的制作方法及半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116230512A true CN116230512A (zh) | 2023-06-06 |
Family
ID=86568361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111466634.2A Pending CN116230512A (zh) | 2021-12-03 | 2021-12-03 | 栅极的制作方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116230512A (zh) |
-
2021
- 2021-12-03 CN CN202111466634.2A patent/CN116230512A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9722025B2 (en) | FinFETs having dielectric punch-through stoppers | |
| US5604159A (en) | Method of making a contact structure | |
| CN108649033B (zh) | 半导体器件及其制造方法 | |
| TWI483348B (zh) | 使用雙溝槽製程以製造半導體裝置之側接點之方法 | |
| US8836031B2 (en) | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices | |
| US7705417B2 (en) | Semiconductor device and method of fabricating isolation region | |
| KR100668838B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| CN210092094U (zh) | 半导体结构 | |
| CN110867413A (zh) | 单扩散区切断的形成方法 | |
| US6828209B1 (en) | Methods for manufacturing a semiconductor device including a trench isolation region | |
| CN111952367B (zh) | 半导体结构及其形成方法 | |
| KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN116230512A (zh) | 栅极的制作方法及半导体器件 | |
| TWI518792B (zh) | 半導體製程 | |
| CN116230539A (zh) | 减小栅极高度损失的方法 | |
| CN114121663B (zh) | 半导体器件的形成方法 | |
| KR100801733B1 (ko) | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 | |
| KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| CN116230538A (zh) | 栅极的切断方法及半导体器件 | |
| KR100521511B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100474588B1 (ko) | 반도체장치의소자격리방법 | |
| KR100629694B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050002439A (ko) | 반도체소자의 제조방법 | |
| CN114823334A (zh) | 半导体结构的形成方法 | |
| CN114267674A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |