JP4950012B2 - シリコンスルーホールを有する半導体チップ装置及びその製造方法 - Google Patents
シリコンスルーホールを有する半導体チップ装置及びその製造方法 Download PDFInfo
- Publication number
- JP4950012B2 JP4950012B2 JP2007308722A JP2007308722A JP4950012B2 JP 4950012 B2 JP4950012 B2 JP 4950012B2 JP 2007308722 A JP2007308722 A JP 2007308722A JP 2007308722 A JP2007308722 A JP 2007308722A JP 4950012 B2 JP4950012 B2 JP 4950012B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pad
- silicon
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 229910052710 silicon Inorganic materials 0.000 title claims description 32
- 239000010703 silicon Substances 0.000 title claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 230000008707 rearrangement Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 32
- 238000002161 passivation Methods 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000002779 inactivation Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 3
- 230000008569 process Effects 0.000 description 18
- 239000004020 conductor Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は半導体チップの内部の電気接続技術に関し、特にシリコンスルーホール（ＴＳＶ、Through Silicon Via）を有する半導体チップ装置及びその製造方法に関する。
集積回路はチップの能動面に形成され、従来のチップ端子、例えば、ボンディングパッドは能動面のみに形成されている。チップにおける高密度な電気接続技術において、立体的な積層及び高密度実装のため、チップの能動面と背面とに端子を設けることが望まれている。周知のシリコンスルーホールをチップの垂直導通ルートとして用い、チップの内部の異なる表面にある端子間を電気接続することができる。しかしながら、現在のシリコンスルーホール成形技術は集積回路に係わる色々な製造プロセス、例えば、フォトマスク製造、フォトリソグラフィ（photo lithography）、スパッタリング（sputtering）、電解メッキ等の工程及び後半のアセンブリ工程とはんだボールアレイの成形工程とを含み、シリコンスルーホール製造過程はかなり複雑であり、且つ、製造過程に影響する原因も沢山があるので、製造過程中には不安定となってチップ製造コストが上がる結果になってしまう。特に、チップの貫通孔内に導電材料を充填する時、ウェハー研磨等の工程を進行する前に予めチップの貫通孔を半通孔（止まり孔）形態として沈積し電解メッキしなければいけないことにより、行いにくくなって製造コストが大幅に増加し、且つ、良品率も不安定で量産は現実的に困難である。周知のシリコンスルーホール成形技術は特許文献１、２の“半導体コンポネント及びその製造方法”に開示されている。
図１に示すように、周知の半導体チップ装置１００は、主にチップ１１０、再配置パッド１２０、不活性化層１３０、複数の貫通孔１４０内にある導電材料１６０及び絶縁層１５０を備える。チップ１１０は能動面１１１と相対する背面１１２とを有する。ボンディングパッドに電気接続する再配置パッド１２０と不活性化層１３０とはチップ１１０の能動面１１１に形成される。貫通孔１４０群は、再配置パッド１２０群の内部に形成され、導電材料１６０の形成とチップ背面の研磨のみを完成した後に再配置パッド１２０群を貫通し、且つ、チップ１１０の能動面１１１から背面１１２に連通している。製造時、貫通孔１４０群は直接チップ１１０を貫通せず、半通孔であるので誘電層１１３とメッキ種層１７０との形成に便利となる。誘電層１１３は電気隔離用として貫通孔１４０群の内部に形成され、メッキ種層１７０は、貫通孔１４０群の内部に位置して絶縁層１５０に形成され、対応する再配置パッド１２０群と電気接続し、且つ、導電材料１６０を電解メッキで形成する種層になることができる。チップを貫通する垂直の電気導通ルートを提供するため、導電材料１６０を形成して未貫通の貫通孔１４０群内に充填し、導電材料１６０成形の後、導電材料１６０が露出するまでチップ１１０の背面１１２を研磨する。その間に、貫通孔１４０群は完全貫通形態になる。導電材料１６０の材質は殆ど電解銅メッキを採用し或いは液体の多結晶シリコンを混ぜ、製造には孔内に充填未満隙間が残留し易くなることより、応力に耐える効果が弱くなってしまう。また、従来のチップ表面高精密度の集積回路製造過程には、チップ貫通用としての孔のメッキ処理と孔の充填処理とを利用しなければいけないので、製造コストが上がる一方である。
また、チップ背面を研磨した後、チップ１１０の研磨された背面１１２にもう一回絶縁層１５０を形成してから、チップ１１０の背面１１２上にある貫通孔１４０群の端部に複数の外接パッド１８０を設置し、さらに他の不活性化層１９０を覆うことができる。再配置パッド１２０群と外接パッド１８０群はチップ１１０の上下表面に平らに貼付けされることにより、さらに積層チップやチップ搭載体との接合用としてのはんだボールやバンプ（図示せず）を設置している。よって、周知の貫通孔１４０、誘電層１１３及び絶縁層１５０を有する絶縁設計についてそれぞれの製造過程が複雑で長くなり、さらに外接端子を設ける必要があって効率的且つ簡易に製造することができない。
本発明の主な目的は、優れた耐応力が得られ、上下層チップの積層やチップ搭載の時に高密度電気接続を達成することができ、短絡問題が容易に発生しないシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供することである。
本発明の他の目的は、チップとチップとの間やチップとチップ搭載体との間に良好な電気接続品質を提供することが可能で、製造過程の簡易化によって製造時間の短縮ができ、製造コストも下がるシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供することである。
本発明の他の目的は、チップとチップとの間やチップとチップ搭載体との間に良好な電気接続品質を提供することが可能で、製造過程の簡易化によって製造時間の短縮ができ、製造コストも下がるシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供することである。
上記の目的を達成するため、本発明にかかるシリコンスルーホールを有する半導体チップ装置は、チップ、再配線層、不活性化層、貫通孔、絶縁層及びフレキシブル金属線を備える。前記チップは能動面、背面及び前記能動面上に形成されるボンディングパッドを有する。前記再配線層は前記能動面上に形成されて前記ボンディングパッドと接続する再配置パッドを有する。前記不活性化層は前記チップの前記能動面に形成されて前記再配線層を覆うが、前記再配置パッドを露出している。前記貫通孔は前記再配置パッドの内部に形成され、且つ、前記チップを貫通し、即ち、前記能動面から前記背面に貫通している。前記絶縁層は前記貫通孔内部に形成される。前記フレキシブル金属線は第１端部と第２端部を有し、前記第１端部は前記再配置パッドに接合し、前記第２端部は前記貫通孔を通過して前記チップの前記背面に突出している。
前記絶縁層はさらに前記チップの前記背面に形成されてもよい。
前記第１端部は、結球端部にしてもよく、その直径は前記貫通孔の口径よりも大きくなるので、前記能動面に突出している。
前記第２端部も結球端部にしてもよい。
さらに外接パッドを備え、前記外接パッドは前記貫通孔に対応して前記チップの前記背面に設置され、且つ、前記第２端部は突出して前記外接パッドと接合している。
前記第１端部は、結球端部にしてもよく、その直径は前記貫通孔の口径よりも大きくなるので、前記能動面に突出している。
前記第２端部も結球端部にしてもよい。
さらに外接パッドを備え、前記外接パッドは前記貫通孔に対応して前記チップの前記背面に設置され、且つ、前記第２端部は突出して前記外接パッドと接合している。
前記不活性化層は前記再配置パッドに対応する開口を有してもよく、前記開口の口径は前記貫通孔の口径よりも大きくなるので、前記再配置パッドは前記フレキシブル金属線の前記第１端部と接合させることができる。
さらに穴金属層を有してもよく、前記穴金属層は前記貫通孔内部に位置して前記絶縁層に形成され、且つ、対応する前記再配置パッドと電気接続している。
さらに穴金属層を有してもよく、前記穴金属層は前記貫通孔内部に位置して前記絶縁層に形成され、且つ、対応する前記再配置パッドと電気接続している。
前記フレキシブル金属線と前記穴金属層とは機械的な結合力が零でもよい。
前記フレキシブル金属線の前記第２端部に半田材が付いてもよい。
前記フレキシブル金属線の前記第２端部は前記再配置パッドに対して移動することができる。
前記チップは近隣に位置する切断側面を有し、前記切断側面は前記貫通孔を露出しない。
前記フレキシブル金属線の前記第２端部に半田材が付いてもよい。
前記フレキシブル金属線の前記第２端部は前記再配置パッドに対して移動することができる。
前記チップは近隣に位置する切断側面を有し、前記切断側面は前記貫通孔を露出しない。
（第１実施形態）
以下、本発明の第１実実施形態による半導体チップ装置及びその製造方法を示す。
図２に示すように、シリコンスルーホールを有する半導体チップ装置２００は、チップ２１０、再配線層２２０、第１不活性化層２３０、複数の貫通孔２４０、絶縁層２５０及び複数のフレキシブル金属線２６０を備える。
チップ２１０は能動面２１１、背面２１２、及び能動面２１１上に形成される複数のボンディングパッド２１３を有する。図２に貫通孔２４０、フレキシブル金属線２６０及びボンディングパッド２１３を示す。様々な集積回路素子は能動面２１１上に形成されてボンディングパッド２１３群に電気接続される。チップ２１０の材質はシリコン、ガリウムひ素或いは他の半導体材質にしてもよい。
以下、本発明の第１実実施形態による半導体チップ装置及びその製造方法を示す。
図２に示すように、シリコンスルーホールを有する半導体チップ装置２００は、チップ２１０、再配線層２２０、第１不活性化層２３０、複数の貫通孔２４０、絶縁層２５０及び複数のフレキシブル金属線２６０を備える。
チップ２１０は能動面２１１、背面２１２、及び能動面２１１上に形成される複数のボンディングパッド２１３を有する。図２に貫通孔２４０、フレキシブル金属線２６０及びボンディングパッド２１３を示す。様々な集積回路素子は能動面２１１上に形成されてボンディングパッド２１３群に電気接続される。チップ２１０の材質はシリコン、ガリウムひ素或いは他の半導体材質にしてもよい。
再配線層２２０は導電材料であり、能動面２１１上に形成され、且つ、ボンディングパッド２１３群と接続する複数の再配置パッド２２１を有することによってチップ２１０の端子位置が変わった（ボンディングパッド２１３群を再配置パッド２２１群に変えた）。本実施形態おいて、再配置パッド２２１群はチップ２１０の能動面２１１周辺に位置し、それらの下方内層には集積回路がない。
第１不活性化層２３０は電気絶縁材料であり、チップ２１０の能動面２１１上に形成されて再配線層２２０を覆っている。第１不活性化層２３０は再配置パッド２２１群に対応する複数の開口２３１を有することが好ましく、開口２３１群は貫通孔２４０群よりも大きな口径を持つことによって、再配置パッド２２１群は貫通孔２４０群の外周に位置する露出表面を有し、フレキシブル金属線２６０群の第1端部２６１と接合することができる。
貫通孔２４０群は再配置パッド２２１群の内部に形成されてチップ２１０を貫通し、即ち、チップ２１０の能動面２１１から背面２１２に貫通している。
絶縁層２５０は貫通孔２４０群の内部に形成され、さらにチップ２１０の背面２１２に形成されてチップ２１０の電気漏れと短絡とを防止することができる。
各フレキシブル金属線２６０は第１端部２６１と第２端部２６２とを有し、図２に示すように、第１端部２６１群は再配置パッド２２１群と接合され、能動面２１１に突出することが好ましい。第２端部２６２群は貫通孔２４０群を通過してチップ２１０の背面２１２に突出している。フレキシブル金属線２６０群の第１端部２６１はワイヤボンディング時に焼結形成される結球端部にしてもよく、再配置パッド２２１群と電気接続することで、能動面２１１に突出することができる。
絶縁層２５０は貫通孔２４０群の内部に形成され、さらにチップ２１０の背面２１２に形成されてチップ２１０の電気漏れと短絡とを防止することができる。
各フレキシブル金属線２６０は第１端部２６１と第２端部２６２とを有し、図２に示すように、第１端部２６１群は再配置パッド２２１群と接合され、能動面２１１に突出することが好ましい。第２端部２６２群は貫通孔２４０群を通過してチップ２１０の背面２１２に突出している。フレキシブル金属線２６０群の第１端部２６１はワイヤボンディング時に焼結形成される結球端部にしてもよく、再配置パッド２２１群と電気接続することで、能動面２１１に突出することができる。
半導体チップ装置２００はさらに複数の外接パッド２７０を備え、外接パッド２７０群は貫通孔２４０群に対応してチップ２１０の背面２１２に設置される。外接パッド２７０群を保護と固定するため、さらに第２不活性化層２８０が形成されてチップ２１０の背面２１２を覆っている。具体的に言えば、フレキシブル金属線２６０群の第２端部２６２も結球端部にしてもよく、突出して外接パッド２７０群と接合する。図２に示すように、チップ２１０は、近隣に位置し且つ貫通孔２４０を露出しない切断側面２１４を有することが好ましく、切断側面２１４によってフレキシブル金属線２６０群が第１端部２６１と第２端部２６２との間に位置する面を露出することを避けられる。
以上のように、本発明の第１実施形態による半導体チップ装置２００において、フレキシブル金属線２６０を用いてチップ２１０の貫通孔２４０を貫通し、両面突出端子（即ち第１端部２６１と第２端部２６２）を一体形成することにより、シリコンスルーホール製作の低コスト化が可能となりかつ優れる耐応力が得られるので、上下層のチップ積層やチップ搭載の時に高密度電気接続を完成することができ、チップ２１０内部に短絡問題が容易に発生しない。また、他にバンプやはんだボール設置の代わりにシリコンスルーホールの両端にそれぞれ突出端子を形成することは、シリコンスルーホールにとってコスト低下と耐用性向上等の利点がある。
図３Ａから図３Ｌは、本発明の第１実施形態による半導体チップ装置２００の製造方法を示す。以下の製造方法によりシリコンスルーホールの製作コストを下げる効果を実現している。
先ず、図３Ａに示すように、チップ２１０を提供し、チップ２１０はウェハーに形成されることができ、能動面２１１、背面２１２及び能動面２１１に形成される複数のボンディングパッド２１３を有する。
先ず、図３Ａに示すように、チップ２１０を提供し、チップ２１０はウェハーに形成されることができ、能動面２１１、背面２１２及び能動面２１１に形成される複数のボンディングパッド２１３を有する。
次に、図３Ｂに示すように、表面沈積、表面電解メッキ等の技術を用いてチップ２１０の能動面２１１上に再配線層２２０を形成し、再配線層２２０はボンディングパッド２１３群と接続する複数の再配置パッド２２１を有する。次に、図３Ｃに示すように、気相化学沈積、スピンコート（spin coat）或いは印刷等の技術を用いてチップ２１０の能動面２１１に第１不活性化層２３０を形成し、第１不活性化層２３０は再配線層２２０を覆い再配置パッド２２１群に対応する複数の開口２３１を有する。開口２３１はリソグラフィー（lithography）或いはプラズマエッチング（plasma etching）等の技術で形成されて再配置パッド２２１群を露出させることにより、再配置パッド２２１群はフレキシブル金属線２６０群の第１端部２６１（図２参照）と接合することができる。
次に、図３Ｄに示すように、レーザ光打ち抜き或いは反応性イオンエッチング等の技術を利用して複数の貫通孔２４０を形成する。貫通孔２４０群は再配置パッド２２１群に対応してチップ２１０を貫通し、即ち、チップ２１０の能動面２１１から背面２１２に貫通する。ここで、一回貫通方式で貫通孔２４０群を形成する。需要があれば、チップ背面の研磨工程は前記チップ提供ステップ中に予め行うことができ、貫通孔２４０形成過程中にされる必要はない。
次に、図３Ｅに示すように、沈積或いは酸化シリコン等の技術を利用して貫通孔２４０群の内部に絶縁層２５０を形成する。本実施形態において、絶縁層２５０はさらにチップ２１０の背面２１２に形成されてチップ２１０を絶縁保護する。
そして、図３Ｆに示すように、チップ２１０の背面２１２に複数の外接パッド２７０を設置してもよく、外接パッド２７０群は貫通孔２４０群に対応している。
また、絶縁層２５０に穴金属層２９０が形成されてもよく（図４参照）、穴金属層２９０は貫通孔２４０群の内部に位置して対応する再配置パッド２２１群と電気接続している。フレキシブル金属線２６０群は、穴金属層２９０と零機械的な結合力にしてもよく、穴金属層２９０の応力に影響されない。
そして、図３Ｆに示すように、チップ２１０の背面２１２に複数の外接パッド２７０を設置してもよく、外接パッド２７０群は貫通孔２４０群に対応している。
また、絶縁層２５０に穴金属層２９０が形成されてもよく（図４参照）、穴金属層２９０は貫通孔２４０群の内部に位置して対応する再配置パッド２２１群と電気接続している。フレキシブル金属線２６０群は、穴金属層２９０と零機械的な結合力にしてもよく、穴金属層２９０の応力に影響されない。
次に、図３Ｇに示すように、チップ２１０を保護するようにチップ２１０の背面２１２に第２不活性化層２８０を形成する。次に、はんだピン１０を利用してフレキシブル金属線２６０をチップ２１０の対応する貫通孔２４０内に提供する。また、所定の長さのフレキシブル金属線２６０を予め引っ張ってその一端を貫通孔２４０群を貫通させてチップ２１０の背面２１２に突出させる。図３Ｈに示すように、フレキシブル金属線２６０の突出端は結球焼結技術で結球端部に形成され、結球端部の直径は貫通孔２４０群の口径よりも大きくなる。結球端部は圧力と加熱温度とによって突出して外接パッド２７０群と接合し、フレキシブル金属線２６０の第２端部２６２として形成される。
次に、図３Ｉに示すように、再び結球焼結技術を利用してフレキシブル金属線２６０群の所定領域（能動面２１１上且つ対応する再配置パッド２２１に隣接する領域）に結球部を形成し、はんだピン１０で結球部を圧縮して再配置パッド２２１群に接合させてフレキシブル金属線２６０の第１端部２６１を形成する。次に、図３Ｋに示すように、フレキシブル金属線２６０群の結球部（即ち第１端部２６１）上方の線端から切断して完全なフレキシブル金属線２６０ができる。そして、図３Ｇから図３Ｋまでを繰り返して行うことで各フレキシブル金属線２６０が対応する貫通孔２４０群の内部に形成される。
最後に、図３Ｌに示すように、フレキシブル金属線２６０群を設置した後、さらにウェハーダイシング（wafer dicing）ステップを含み、ダイシング工具２０を用いウェハーをダイシングすることによって複数の分離チップ２１０ができ、図２に示すような半導体チップ装置２００になる。切断側面２１４はウェハーダイシングステップ中に形成されている。
最後に、図３Ｌに示すように、フレキシブル金属線２６０群を設置した後、さらにウェハーダイシング（wafer dicing）ステップを含み、ダイシング工具２０を用いウェハーをダイシングすることによって複数の分離チップ２１０ができ、図２に示すような半導体チップ装置２００になる。切断側面２１４はウェハーダイシングステップ中に形成されている。
図５に示すように、本発明の第１実施形態において、複数の半導体チップ装置２００を積層して立体的なチップ積層構造に形成することが可能である。製作された半導体チップ装置２００はフレキシブル金属線２６０群に照準を合わせて積層されるとともに、上下層半導体チップ装置２００間に電気接続することによって、高密度なマルチチップ積層構造が得られる。マルチチップ積層過程中に、チップ内部の電気接続を行う必要がないので積層し易くなる。
（第２実施形態）
図６は、本発明の第２実施形態による半導体チップ装置３００を示す部分断面図である。半導体チップ装置３００は、主にチップ３１０、再配線層３２０、不活性化層３３０、複数の貫通孔３４０、絶縁層３５０及び複数のフレキシブル金属線３６０を備える。チップ３１０は能動面３１１、背面３１２及び能動面３１１に形成される複数のボンディングパッド３１３を有する。再配線層３２０は能動面３１１上に形成され、ボンディングパッド３１３群と接続する複数の再配置パッド３２１とを有する。不活性化層３３０はチップ３１０の能動面３１１上に形成されて再配線層３２０を覆っている。不活性化層３３０は再配置パッド３２１群に対応する複数の開口３３１を有し、開口３３１群は貫通孔３４０群よりも大きな口径を持つことによって、再配置パッド３２１群は貫通孔３４０群の外周に位置する露出表面を有し、フレキシブル金属線３６０群の第１端部３６１と接合することができる。
図６は、本発明の第２実施形態による半導体チップ装置３００を示す部分断面図である。半導体チップ装置３００は、主にチップ３１０、再配線層３２０、不活性化層３３０、複数の貫通孔３４０、絶縁層３５０及び複数のフレキシブル金属線３６０を備える。チップ３１０は能動面３１１、背面３１２及び能動面３１１に形成される複数のボンディングパッド３１３を有する。再配線層３２０は能動面３１１上に形成され、ボンディングパッド３１３群と接続する複数の再配置パッド３２１とを有する。不活性化層３３０はチップ３１０の能動面３１１上に形成されて再配線層３２０を覆っている。不活性化層３３０は再配置パッド３２１群に対応する複数の開口３３１を有し、開口３３１群は貫通孔３４０群よりも大きな口径を持つことによって、再配置パッド３２１群は貫通孔３４０群の外周に位置する露出表面を有し、フレキシブル金属線３６０群の第１端部３６１と接合することができる。
貫通孔３４０群は再配置パッド３２１群の内部に形成されてチップ３１０を貫通し、即ち、能動面３１１から背面３１２に貫通している。絶縁層３５０は貫通孔３４０群の内部に形成され、さらにチップ３１０の背面３１２に形成されてもよく、チップ３１０を保護することができる。各フレキシブル金属線３６０は第１端部３６１と第２端部３６２を有し、第１端部３６１群は再配置パッド３２１群と接合し、第２端部３６２群は貫通孔３４０群を通過してチップ３１０の背面３１２に突出している。第２実施形態において、第１端部３６１群は結球端部にすることができ、第２端部３６２群は下げる線端にすることができる。チップ３１０の背面３１２の不活性化層を省略することも可能で、製造のコストと過程とを節約することとなる。また、フレキシブル金属線３６０群の第２端部３６２群は再配置パッド群に対して移動することができる。第２端部に外部はんだ接合用として半田材が付くことが好まししい。
従って、第２実施形態において、フレキシブル金属線３６０群を用いてチップ３１０の貫通孔３４０群を貫通し、同時に、能動面３１１と背面３１２とに外接端子としてそれぞれ突出した第１端部３６１と第２端部３６２とを形成している。複数の半導体チップ装置３００を上下積層する時、チップ間に高密度な電気接続を達成することができるので、チップ３１０とチップ３１０との間、及び、チップ３１０とチップ搭載体との間に優れた電気接続品質を提供することが可能で、且つ、製作過程の簡易化によって製作時間の短縮ができ製作コストも下がる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許申請範囲で限定されて、この保護範囲に基準して、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
１０：はんだピン、２０：ダイシング工具、３０：回路基板、２００：半導体チップ装置、２１０：チップ、２１１：能動面、２１２：背面、２１３：ボンディングパッド、２１４：切断側面、２２０：再配線層、２２１：再配置パッド、２３０：第１不活性化層、２３１：開口、２４０：貫通孔、２５０：絶縁層、２６０：フレキシブル金属線、２６１：第１端部、２６２：第２端部、２７０：外接パッド、２８０：第２不活性化層、２９０：穴金属層、３００：半導体チップ装置、３１０：チップ、３１１：能動面、３１２：背面、３１３：ボンディングパッド、３２０：再配線層、３２１：再配置パッド、３３０：不活性化層、３３１：開口、３４０：貫通孔、３５０：絶縁層、３６０：フレキシブル金属線、３６１：第１端部、３６２：第２端部、３７０：はんだ材
Claims (17)
- 能動面、背面及び前記能動面に形成されるボンディングパッドを有するチップと、
前記能動面上に形成されて前記ボンディングパッドと接続する再配置パッドを有する再配線層と、
前記チップの前記能動面に形成されて前記再配線層を覆い、前記再配置パッドを露出している不活性化層と、
前記再配置パッドの内部に形成されて前記チップを貫通し、前記能動面から 前記背面に貫通する貫通孔と、
前記貫通孔の内壁と前記チップの前記背面に形成される絶縁層と、
第一端部と第二端部とを有し、前記第一端部は前記再配置パッドと接合し、前記第二端部は前記貫通孔を通過して前記チップの前記背面に突出するフレキシブル金属線と、
を少なくとも備え、
前記第一端部は結球端部であり、その直径は前記貫通孔の口径よりも大きくなり、前記能動面に突出することを特徴とするシリコンスルーホールを有する半導体チップ装置。 - 前記貫通孔の前記内壁上に位置して前記絶縁層に形成され、前記再配置パッドと電気接続する穴金属層を備え、
前記フレキシブル金属線と前記穴金属層とは機械的な結合力が零になっていることを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。 - 前記該第二端部も結球端部であることを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。
- さらに外接パッドを備え、前記外接パッドは前記貫通孔に対応して前記チップの前記背面に設置され、前記第二端部は突出して前記外接パッドと接合することを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。
- 前記不活性化層は前記再配置パッドに対応する開口を有し、前記開口の口径は前記貫通孔の口径よりも大きくなり、前記再配置パッドは前記フレキシブル金属線の前記第一端部と接合可能であることを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。
- 前記フレキシブル金属線の前記第二端部に半田材が付いていることを特徴とする請求項１または２に記載のシリコンスルーホールを有する半導体チップ装置。
- 前記フレキシブル金属線の前記第二端部は前記再配置パッドに対して移動可能であることを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。
- 前記チップは近隣に位置する切断側面を有し、前記切断側面は前記貫通孔を露出しないことを特徴とする請求項１に記載のシリコンスルーホールを有する半導体チップ装置。
- 能動面、背面及び該能動面に形成されるボンディングパッドを有するチップを提供するステップと、
前記ボンディングパッドと接続する再配置パッドを有する再配線層を前記チップの前記能動面上に形成するステップと、
前記再配線層を覆い前記再配置パッドを露出する不活性化層を前記チップの前記能動面に形成するステップと、
前記再配置パッドに前記チップの前記能動面から前記背面に貫通する貫通孔を形成するステップと、
前記貫通孔の内壁に絶縁層を形成するステップと、
第一端部と第二端部とを有し、前記第一端部は前記再配置パッドと接合し、前記第二端部は前記貫通孔を通過し前記チップの前記背面に突出するフレキシブル金属線を前記チップ内に設置するステップと、
を含み、
前記第一端部は結球端部であり、その直径は前記貫通孔の口径よりも大きくなり、前記能動面に突出することを特徴とするシリコンスルーホールを有する半導体チップ装置の製造方法。 - 前記貫通孔の前記内壁に位置して前記絶縁層上に形成され、且つ、前記再配置パッドと電気接続している穴金属層を形成するステップを含み、
前記フレキシブル金属線と前記穴金属層とは機械的な結合力が零になっていることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。 - 前記絶縁層はさらに前記チップの前記背面に形成されることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- 前記第二端部も結球端部であることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- さらに、前記貫通孔に対応して前記チップの前記背面に設置され、前記第二端部が突出して接合する外接パッドを設置するステップを含むことを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- 前記不活性化層は前記再配置パッドに対応する開口を有し、前記開口の口径は前記貫通孔の口径よりも大きくなり、前記再配置パッドは前記フレキシブル金属線の前記第一端部と接合可能であることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- 前記フレキシブル金属線の前記第二端部に半田材が付いていることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- 前記フレキシブル金属線の前記第二端部は前記再配置パッドに対して移動可能であることを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
- さらに、ウェハーに製造形成された前記チップに前記フレキシブル金属線を設置した後、ウェハーダイシングステップを含むことを特徴とする請求項９に記載のシリコンスルーホールを有する半導体チップ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007308722A JP4950012B2 (ja) | 2007-11-29 | 2007-11-29 | シリコンスルーホールを有する半導体チップ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007308722A JP4950012B2 (ja) | 2007-11-29 | 2007-11-29 | シリコンスルーホールを有する半導体チップ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135193A JP2009135193A (ja) | 2009-06-18 |
| JP4950012B2 true JP4950012B2 (ja) | 2012-06-13 |
Family
ID=40866840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007308722A Active JP4950012B2 (ja) | 2007-11-29 | 2007-11-29 | シリコンスルーホールを有する半導体チップ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4950012B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5948924B2 (ja) * | 2012-02-09 | 2016-07-06 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器 |
| US8779559B2 (en) * | 2012-02-27 | 2014-07-15 | Qualcomm Incorporated | Structure and method for strain-relieved TSV |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3460533B2 (ja) * | 1997-09-26 | 2003-10-27 | 日立電線株式会社 | Ｂｇａ型半導体装置 |
| JP2001308122A (ja) * | 2000-04-18 | 2001-11-02 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4528100B2 (ja) * | 2004-11-25 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| US7393770B2 (en) * | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| JP2007049115A (ja) * | 2005-07-13 | 2007-02-22 | Seiko Epson Corp | 半導体装置 |
| US7659612B2 (en) * | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
-
2007
- 2007-11-29 JP JP2007308722A patent/JP4950012B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009135193A (ja) | 2009-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202534641U (zh) | 已封装电子器件 | |
| JP4463178B2 (ja) | 半導体装置及びその製造方法 | |
| US7847416B2 (en) | Wafer level package and method of fabricating the same | |
| JP4426482B2 (ja) | パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ | |
| US6239496B1 (en) | Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same | |
| KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP4575782B2 (ja) | ３次元デバイスの製造方法 | |
| JP5183949B2 (ja) | 半導体装置の製造方法 | |
| KR20180121737A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006019433A (ja) | 半導体装置およびその製造方法 | |
| US9431380B2 (en) | Microelectronic assembly having a heat spreader for a plurality of die | |
| US20160300779A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2011071441A (ja) | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 | |
| JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5358089B2 (ja) | 半導体装置 | |
| CN109427730A (zh) | 集成扇出型封装 | |
| JP2006253330A (ja) | 半導体装置およびその製造方法 | |
| KR100919860B1 (ko) | Ｔｓｖ를 가지는 반도체 칩 디바이스 및 그 제조방법 | |
| KR101095055B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
| JP4950012B2 (ja) | シリコンスルーホールを有する半導体チップ装置及びその製造方法 | |
| KR100815098B1 (ko) | 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조방법 | |
| JP2011228484A (ja) | 半導体装置及びその製造方法 | |
| JP4764710B2 (ja) | 半導体装置とその製造方法 | |
| JP4511148B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4950012 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |