JP3460533B2 - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JP3460533B2 JP3460533B2 JP26252097A JP26252097A JP3460533B2 JP 3460533 B2 JP3460533 B2 JP 3460533B2 JP 26252097 A JP26252097 A JP 26252097A JP 26252097 A JP26252097 A JP 26252097A JP 3460533 B2 JP3460533 B2 JP 3460533B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type semiconductor
- stiffener
- bga type
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ（Ｂａｌｌ
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、Ｔ
ＡＢテープを補強するスティフナーを有したＢＧＡ型半
導体装置に関する。
Ｇｒｉｄ Ａｒｒａｙ）型半導体装置に関し、特に、Ｔ
ＡＢテープを補強するスティフナーを有したＢＧＡ型半
導体装置に関する。
【０００２】
【従来の技術】近年のＬＳＩ素子の出入力数の増大にと
もなって、外部回路に接続される入出力用のリードとし
て機能する半田ボールをアレイ状に配置したＢＧＡ型半
導体装置の要求が高まっている。
もなって、外部回路に接続される入出力用のリードとし
て機能する半田ボールをアレイ状に配置したＢＧＡ型半
導体装置の要求が高まっている。
【０００３】図１５は従来のＢＧＡ型半導体装置を示
す。このＢＧＡ型半導体装置はポリイミドテープ１の片
面に銅箔回路パターン６を形成したＴＡＢテープを使用
することによりコストダウンを図るものである。ポリイ
ミドテープ１は他面に両面接着剤付きフィルム１７を介
してスティフナー１８が貼付されており、スティフナー
１８は接着剤４を介して半導体素子５が固着されてい
る。半導体素子５のパッド（図示せず）はボンディング
ワイヤ７によって銅箔回路パターン６に接続されてお
り、銅箔回路パターン６はソルダーレジスト９によって
保護されながら半田ボール１０に接続されている。半導
体素子５および銅箔回路パターン６のボンディングワイ
ヤ７との接続部はモールド樹脂８によって封止されてい
る。
す。このＢＧＡ型半導体装置はポリイミドテープ１の片
面に銅箔回路パターン６を形成したＴＡＢテープを使用
することによりコストダウンを図るものである。ポリイ
ミドテープ１は他面に両面接着剤付きフィルム１７を介
してスティフナー１８が貼付されており、スティフナー
１８は接着剤４を介して半導体素子５が固着されてい
る。半導体素子５のパッド（図示せず）はボンディング
ワイヤ７によって銅箔回路パターン６に接続されてお
り、銅箔回路パターン６はソルダーレジスト９によって
保護されながら半田ボール１０に接続されている。半導
体素子５および銅箔回路パターン６のボンディングワイ
ヤ７との接続部はモールド樹脂８によって封止されてい
る。
【０００４】
【発明が解決しようとする課題】しかし、従来のＢＧＡ
型半導体装置によると、スティフナーを貼り付けると
き、両面接着剤付きテープの貼り付けと、スティフナー
の貼り付けの２回の貼り付け工程が必要になるため、生
産性が低下し、また、両面接着剤付きテープを使用して
いるため、材料費が大になり、更に、ポリイミドテープ
に接着剤で接着された銅箔回路パターンにワイヤボンデ
ィングを行うため、接着剤の特性によってワイヤボンデ
ィング性が大幅に左右される。従って、本発明の目的は
生産性を高くし、材料費を低下し、ワイヤボンディング
性の安定したＢＧＡ型半導体装置を提供することにあ
る。
型半導体装置によると、スティフナーを貼り付けると
き、両面接着剤付きテープの貼り付けと、スティフナー
の貼り付けの２回の貼り付け工程が必要になるため、生
産性が低下し、また、両面接着剤付きテープを使用して
いるため、材料費が大になり、更に、ポリイミドテープ
に接着剤で接着された銅箔回路パターンにワイヤボンデ
ィングを行うため、接着剤の特性によってワイヤボンデ
ィング性が大幅に左右される。従って、本発明の目的は
生産性を高くし、材料費を低下し、ワイヤボンディング
性の安定したＢＧＡ型半導体装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は、上記の目的を
実現するため、絶縁テープの片面に形成された銅箔回路
パターン上に半田ボールをアレイ状に配置し、前記絶縁
テープの他面に補強用のスティフナーを接着するととも
に前記スティフナー上に半導体素子を固定し、前記半導
体素子と銅箔回路パターンをボンディングワイヤで接続
したＢＧＡ型半導体装置において、前記スティフナー
は、前記絶縁テープの前記他面に接着剤を介して直接に
接着されるとともに所定の位置にアウターホールを有
し、前記絶縁テープは、前記スティフナーの前記アウタ
ーホールに対応する位置に前記銅箔回路パターンを前記
他面に露出するアウターホールを有し、前記ボンディン
グワイヤは、前記絶縁テープの前記アウターホールおよ
び前記スティフナーの前記アウターホールに対応する前
記銅箔回路パターンの部分にワイヤボンディング加熱用
ヒータを直接に接触させた状態で、当該銅箔回路パター
ンの部分に接続してなることを特徴とするＢＧＡ型半導
体装置を提供する。
実現するため、絶縁テープの片面に形成された銅箔回路
パターン上に半田ボールをアレイ状に配置し、前記絶縁
テープの他面に補強用のスティフナーを接着するととも
に前記スティフナー上に半導体素子を固定し、前記半導
体素子と銅箔回路パターンをボンディングワイヤで接続
したＢＧＡ型半導体装置において、前記スティフナー
は、前記絶縁テープの前記他面に接着剤を介して直接に
接着されるとともに所定の位置にアウターホールを有
し、前記絶縁テープは、前記スティフナーの前記アウタ
ーホールに対応する位置に前記銅箔回路パターンを前記
他面に露出するアウターホールを有し、前記ボンディン
グワイヤは、前記絶縁テープの前記アウターホールおよ
び前記スティフナーの前記アウターホールに対応する前
記銅箔回路パターンの部分にワイヤボンディング加熱用
ヒータを直接に接触させた状態で、当該銅箔回路パター
ンの部分に接続してなることを特徴とするＢＧＡ型半導
体装置を提供する。
【０００６】本発明のＢＧＡ型半導体装置において、ス
ティフナーは、少くともアウターホールの内周縁を含む
所定の領域が絶縁されていてもよく、また、絶縁テープ
は、厚さが１００μｍ以下のポリイミドテープであり、
銅箔回路パターンは、３５μｍ以下の厚さを有するとと
もに厚さが３５μｍ以下の熱硬化性接着剤によって絶縁
テープに接着されている。更に、スティフナーは、厚さ
が５０μｍ以下で軟化点が２５０℃以下の熱可塑性接着
剤によって前記絶縁テープに接着されているか、厚さが
５０μｍ以下の熱硬化性接着剤によって絶縁テープに接
着されており、ある場合には、ボンディングワイヤによ
ってグランド電位に接続されている。
ティフナーは、少くともアウターホールの内周縁を含む
所定の領域が絶縁されていてもよく、また、絶縁テープ
は、厚さが１００μｍ以下のポリイミドテープであり、
銅箔回路パターンは、３５μｍ以下の厚さを有するとと
もに厚さが３５μｍ以下の熱硬化性接着剤によって絶縁
テープに接着されている。更に、スティフナーは、厚さ
が５０μｍ以下で軟化点が２５０℃以下の熱可塑性接着
剤によって前記絶縁テープに接着されているか、厚さが
５０μｍ以下の熱硬化性接着剤によって絶縁テープに接
着されており、ある場合には、ボンディングワイヤによ
ってグランド電位に接続されている。
【０００７】
【発明の実施の形態】以下、本発明のＢＧＡ型半導体装
置の形態を詳細に説明する。図１は本発明のＢＧＡ型半
導体装置の実施の形態を示し、厚さ５０μｍ以下のポリ
イミドフィルム（例えば「ユーピレックス」の商品名で
販売されているもの）１と、ポリイミドフィルム１の片
面に熱硬化性接着剤で接着されている銅箔回路パターン
６と、ポリイミドフィルム１の他面にポリイミド系熱可
塑性接着剤２で接着されているスティフナー３と、ステ
ィフナー３に接着剤４で接着されている半導体素子５
と、ソルダーレジスト９で保護されている銅箔回路パタ
ーン６に接続されている半田ボール１０と、所定の部分
を封止および補強するモールド樹脂８を備えている。
置の形態を詳細に説明する。図１は本発明のＢＧＡ型半
導体装置の実施の形態を示し、厚さ５０μｍ以下のポリ
イミドフィルム（例えば「ユーピレックス」の商品名で
販売されているもの）１と、ポリイミドフィルム１の片
面に熱硬化性接着剤で接着されている銅箔回路パターン
６と、ポリイミドフィルム１の他面にポリイミド系熱可
塑性接着剤２で接着されているスティフナー３と、ステ
ィフナー３に接着剤４で接着されている半導体素子５
と、ソルダーレジスト９で保護されている銅箔回路パタ
ーン６に接続されている半田ボール１０と、所定の部分
を封止および補強するモールド樹脂８を備えている。
【０００８】ポリイミドテープ１はアウターホール１Ａ
を有し、スティフナー３はアウターホール３Ａを有し、
これによって銅箔回路パターン６はその部分で半導体素
子５の側で露出している。半導体素子５のパッド（図示
せず）はボンディングワイヤ７でアウターホール３Ａ、
１Ａを介して銅箔回路パターン６と接続されており、半
導体素子５およびアウターホール３Ａ、１Ａはボンディ
ングワイヤ７を封入する形でモールド樹脂８で封止され
ている。モールド樹脂８は銅箔回路パターン６にアウタ
ーホール３Ａ、１Ａの反対側でも施されており、銅箔回
路パターン６のこの部分を補強している。
を有し、スティフナー３はアウターホール３Ａを有し、
これによって銅箔回路パターン６はその部分で半導体素
子５の側で露出している。半導体素子５のパッド（図示
せず）はボンディングワイヤ７でアウターホール３Ａ、
１Ａを介して銅箔回路パターン６と接続されており、半
導体素子５およびアウターホール３Ａ、１Ａはボンディ
ングワイヤ７を封入する形でモールド樹脂８で封止され
ている。モールド樹脂８は銅箔回路パターン６にアウタ
ーホール３Ａ、１Ａの反対側でも施されており、銅箔回
路パターン６のこの部分を補強している。
【０００９】図２はスティフナー３のアウターホール３
Ａを介して半導体素子５のパッド５Ａと銅箔回路パター
ン６がボンディングワイヤ７で接続されている構造を示
す。
Ａを介して半導体素子５のパッド５Ａと銅箔回路パター
ン６がボンディングワイヤ７で接続されている構造を示
す。
【００１０】図３より図１１は本発明のＢＧＡ型半導体
装置の製造工程を示す。［図３］アウターホール３Ａを
有する複数のスティフナー３を外枠３Ｂで一体化したも
のを準備する。外枠３Ｂは搬送用の孔３Ｃを有する。こ
の外枠３Ｂを通常のリードフレームと同じパターンにす
ると、ＴＡＢテープに貼り合わせた後の処理、例えば、
接着剤の塗布、ワイヤボンディング、樹脂のモールド、
半田ボールの固着等の後処理をリードフレームの後処理
装置を利用して行うことができる。
装置の製造工程を示す。［図３］アウターホール３Ａを
有する複数のスティフナー３を外枠３Ｂで一体化したも
のを準備する。外枠３Ｂは搬送用の孔３Ｃを有する。こ
の外枠３Ｂを通常のリードフレームと同じパターンにす
ると、ＴＡＢテープに貼り合わせた後の処理、例えば、
接着剤の塗布、ワイヤボンディング、樹脂のモールド、
半田ボールの固着等の後処理をリードフレームの後処理
装置を利用して行うことができる。
【００１１】［図４］ＴＡＢテープを準備する。ＴＡＢ
テープは、厚さ５０μｍのポリイミドテープ（ユーピレ
ックス）１と、その片面に厚さ２５μｍの熱硬化性接着
剤（図示せず）を介して接着された厚さ１８μｍのＳＬ
Ｐ銅箔６と、ポリイミドテープ１の他面に形成された厚
さ２０μｍの軟化点が２５０℃以下のポリイミド系熱可
塑性接着剤（あるいは熱硬化性接着剤）２によって構成
されている。ＳＬＰ銅箔６は通常のＴＡＢ工程を経て銅
箔回路パターン６にされる。銅箔回路パターン６は表面
にＰｂ，Ａｇ，あるいはＡｕがめっきされる。このＴＡ
Ｂテープはパンチングによってアウターホール１Ａを形
成され、また、搬送用の孔１Ｂを形成される。
テープは、厚さ５０μｍのポリイミドテープ（ユーピレ
ックス）１と、その片面に厚さ２５μｍの熱硬化性接着
剤（図示せず）を介して接着された厚さ１８μｍのＳＬ
Ｐ銅箔６と、ポリイミドテープ１の他面に形成された厚
さ２０μｍの軟化点が２５０℃以下のポリイミド系熱可
塑性接着剤（あるいは熱硬化性接着剤）２によって構成
されている。ＳＬＰ銅箔６は通常のＴＡＢ工程を経て銅
箔回路パターン６にされる。銅箔回路パターン６は表面
にＰｂ，Ａｇ，あるいはＡｕがめっきされる。このＴＡ
Ｂテープはパンチングによってアウターホール１Ａを形
成され、また、搬送用の孔１Ｂを形成される。
【００１２】［図５］図３に示したスティフナー３に図
４のＴＡＢテープを位置合わせする。
４のＴＡＢテープを位置合わせする。
【００１３】［図６］図５で位置合わせした後、スティ
フナー３に熱可塑性接着剤２を介してＴＡＢテープを接
着して一体化する。
フナー３に熱可塑性接着剤２を介してＴＡＢテープを接
着して一体化する。
【００１４】［図７］銅箔回路パターン６の所定の領域
に後の工程で半田ボール１０を搭載する前に所定の形状
のソルダーレジスト９を塗布あるいは貼り付ける。
に後の工程で半田ボール１０を搭載する前に所定の形状
のソルダーレジスト９を塗布あるいは貼り付ける。
【００１５】［図８］スティフナー３上に接着剤４を塗
布してスティフナー３に半導体素子５を固定する。
布してスティフナー３に半導体素子５を固定する。
【００１６】［図９］ポリイミドテープ１のアウターホ
ール１Ａ、およびスティフナー３のアウターホール３Ａ
に対応する銅箔回路パターン６の部分にワイヤボンディ
ング加熱用のヒータ１１を直接に接触させる。次に、半
導体素子５のパッド（図２の５Ａ）と銅箔回路パターン
６をアウターホール３Ａ、１Ａを介しててボンディング
ワイヤ７で接続する。
ール１Ａ、およびスティフナー３のアウターホール３Ａ
に対応する銅箔回路パターン６の部分にワイヤボンディ
ング加熱用のヒータ１１を直接に接触させる。次に、半
導体素子５のパッド（図２の５Ａ）と銅箔回路パターン
６をアウターホール３Ａ、１Ａを介しててボンディング
ワイヤ７で接続する。
【００１７】［図１０］ワイヤボンディングした後、全
体を上下のモールド金型１２Ａ、１２Ｂの内部に装填
し、樹脂注入孔１３よりモールド樹脂を注入する。図中
の矢印はモールド樹脂の流れを示す。
体を上下のモールド金型１２Ａ、１２Ｂの内部に装填
し、樹脂注入孔１３よりモールド樹脂を注入する。図中
の矢印はモールド樹脂の流れを示す。
【００１８】［図１１］モールド樹脂の注入後、冷却工
程を経て型抜きされる。次に、銅箔回路パターン６に半
田ボール１０を固着する。最後に、スティフナー３の不
要部分を切除する。その結果、図１に示したＢＧＡ型半
導体装置となる。
程を経て型抜きされる。次に、銅箔回路パターン６に半
田ボール１０を固着する。最後に、スティフナー３の不
要部分を切除する。その結果、図１に示したＢＧＡ型半
導体装置となる。
【００１９】図１２は完成前の状態でアウターホール３
Ａ、１Ａを介して銅箔回路パターン６に電気特性チェッ
クプローバ１５を接触させているところを示す。これに
よって、半導体素子５等の電気特性をチェックすること
ができる。
Ａ、１Ａを介して銅箔回路パターン６に電気特性チェッ
クプローバ１５を接触させているところを示す。これに
よって、半導体素子５等の電気特性をチェックすること
ができる。
【００２０】図１３は本発明のＢＧＡ型半導体装置の他
の実施の形態を示し、ボンディングワイヤ７Ａによって
スティフナー３をグランド電位にする構成を有する。こ
の場合、スティフナー３の露出部を絶縁物で被覆してボ
ンディングワイヤ７が接地しないようにすることが望ま
しい。
の実施の形態を示し、ボンディングワイヤ７Ａによって
スティフナー３をグランド電位にする構成を有する。こ
の場合、スティフナー３の露出部を絶縁物で被覆してボ
ンディングワイヤ７が接地しないようにすることが望ま
しい。
【００２１】図１４は本発明のＢＧＡ型半導体装置の他
の実施の形態を示し、スティフナー３の端部にポリイミ
ドワニス等の絶縁被覆１６を設けた構成を有する。これ
によって、ボンディングワイヤ７がショートする恐れを
避けることができる。この構成は、本発明のＢＧＡ型半
導体装置を安定的に量産するのに望ましい。
の実施の形態を示し、スティフナー３の端部にポリイミ
ドワニス等の絶縁被覆１６を設けた構成を有する。これ
によって、ボンディングワイヤ７がショートする恐れを
避けることができる。この構成は、本発明のＢＧＡ型半
導体装置を安定的に量産するのに望ましい。
【００２２】
【発明の効果】以上説明した通り、本発明のＢＧＡ型半
導体装置によると、スティフナーに直接半導体素子を固
定するため、材料費を下げるとともに生産性を高めるこ
とができ、また、ＴＡＢテープの絶縁テープとスティフ
ナーにアウターホールを設けて銅箔回路パターンを露出
するようにし、ボンディングワイヤは、絶縁テープのア
ウターホールおよびスティフナーのアウターホールに対
応する銅箔回路パターンの部分にワイヤボンディング加
熱用ヒータを直接接触させた状態で、当該銅箔回路パタ
ーンの部分に接続してなる構成としたため、安定したワ
イヤボンディング性を得ることができる。
導体装置によると、スティフナーに直接半導体素子を固
定するため、材料費を下げるとともに生産性を高めるこ
とができ、また、ＴＡＢテープの絶縁テープとスティフ
ナーにアウターホールを設けて銅箔回路パターンを露出
するようにし、ボンディングワイヤは、絶縁テープのア
ウターホールおよびスティフナーのアウターホールに対
応する銅箔回路パターンの部分にワイヤボンディング加
熱用ヒータを直接接触させた状態で、当該銅箔回路パタ
ーンの部分に接続してなる構成としたため、安定したワ
イヤボンディング性を得ることができる。
【図１】本発明のＢＧＡ型半導体装置の実施の形態を示
す断面図。
す断面図。
【図２】本発明のＢＧＡ型半導体装置の実施の形態を示
す平面図。
す平面図。
【図３】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図４】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図５】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図６】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図７】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図８】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図９】本発明のＢＧＡ型半導体装置の製造工程を示す
断面図。
断面図。
【図１０】本発明のＢＧＡ型半導体装置の製造工程を示
す断面図。
す断面図。
【図１１】本発明のＢＧＡ型半導体装置の製造工程を示
す断面図。
す断面図。
【図１２】本発明のＢＧＡ型半導体装置の完成前の電気
特性のチェックを示す断面図。
特性のチェックを示す断面図。
【図１３】本発明のＢＧＡ型半導体装置の他の実施の形
態を示す断面図。
態を示す断面図。
【図１４】本発明のＢＧＡ型半導体装置の他の実施の形
態を示す断面図。
態を示す断面図。
【図１５】従来のＢＧＡ型半導体装置を示す断面図。
【符号の説明】
１ ポリイミドテープ
１Ａ アウターホール
２ 熱可塑性接着剤
３ スティフナー
３Ａ アウターホール
４ 接着剤
５ 半導体素子
６ 銅箔回路パターン
７ ボンディングワイヤ
８ モールド樹脂
９ ソルダーレジスト
１０ 半田ボール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 村上 元
茨城県日立市助川町３丁目１番１号 日
立電線株式会社 電線工場内
(72)発明者 御田 護
茨城県日立市助川町３丁目１番１号 日
立電線株式会社 電線工場内
(72)発明者 米本 隆治
茨城県土浦市木田余町3550番地 日立電
線株式会社 システムマテリアル研究所
内
(56)参考文献 特開 平９−121002（ＪＰ，Ａ)
特開 平８−139228（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/60
Claims (6)
- 【請求項１】 絶縁テープの片面に形成された銅箔回路
パターン上に半田ボールをアレイ状に配置し、前記絶縁
テープの他面に補強用のスティフナーを接着するととも
に前記スティフナー上に半導体素子を固定し、前記半導
体素子と銅箔回路パターンをボンディングワイヤで接続
したＢＧＡ型半導体装置において、 前記スティフナーは、前記絶縁テープの前記他面に接着
剤を介して直接に接着されるとともに所定の位置にアウ
ターホールを有し、 前記絶縁テープは、前記スティフナーの前記アウターホ
ールに対応する位置に前記銅箔回路パターンを前記他面
に露出するアウターホールを有し、 前記ボンディングワイヤは、前記絶縁テープの前記アウ
ターホールおよび前記スティフナーの前記アウターホー
ルに対応する前記銅箔回路パターンの部分にワイヤボン
ディング加熱用ヒータを直接接触させた状態で、当該銅
箔回路パターンの部分に接続してなることを特徴とする
ＢＧＡ型半導体装置。 - 【請求項２】 前記スティフナーは、少くとも前記アウ
ターホールの内周縁を含む所定の領域が絶縁されている
構成の請求項１記載のＢＧＡ型半導体装置。 - 【請求項３】 前記絶縁テープは、厚さが１００μｍ以
下のポリイミドテープであり、 前記銅箔回路パターンは、３５μｍ以下の厚さを有する
とともに厚さが３５μｍ以下の熱硬化性接着剤によって
前記絶縁テープに接着されている構成の請求項１記載の
ＢＧＡ型半導体装置。 - 【請求項４】 前記スティフナーは、厚さが５０μｍ以
下で軟化点が２５０℃以下の熱可塑性接着剤によって前
記絶縁テープに接着されている構成の請求項１記載のＢ
ＧＡ型半導体装置。 - 【請求項５】 前記スティフナーは、厚さが５０μｍ以
下の熱硬化性接着剤によって前記絶縁テープに接着され
ている構成の請求項１記載のＢＧＡ型半導体装置。 - 【請求項６】 前記スティフナーは、ボンディングワイ
ヤによってグランド電位に接続されている構成の請求項
１記載のＢＧＡ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26252097A JP3460533B2 (ja) | 1997-09-26 | 1997-09-26 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26252097A JP3460533B2 (ja) | 1997-09-26 | 1997-09-26 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102989A JPH11102989A (ja) | 1999-04-13 |
| JP3460533B2 true JP3460533B2 (ja) | 2003-10-27 |
Family
ID=17376955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26252097A Expired - Fee Related JP3460533B2 (ja) | 1997-09-26 | 1997-09-26 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460533B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10672696B2 (en) | 2017-11-22 | 2020-06-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882042B2 (en) * | 2000-12-01 | 2005-04-19 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
| US7161239B2 (en) | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
| US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
| US6879039B2 (en) | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US7245500B2 (en) * | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
| US6876553B2 (en) * | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| US7772107B2 (en) * | 2006-10-03 | 2010-08-10 | Sandisk Corporation | Methods of forming a single layer substrate for high capacity memory cards |
| US7573131B2 (en) * | 2006-10-27 | 2009-08-11 | Compass Technology Co., Ltd. | Die-up integrated circuit package with grounded stiffener |
| JP4950012B2 (ja) * | 2007-11-29 | 2012-06-13 | 力成科技股▲分▼有限公司 | シリコンスルーホールを有する半導体チップ装置及びその製造方法 |
-
1997
- 1997-09-26 JP JP26252097A patent/JP3460533B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10672696B2 (en) | 2017-11-22 | 2020-06-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11102989A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| US4984059A (en) | Semiconductor device and a method for fabricating the same | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US4280132A (en) | Multi-lead frame member with means for limiting mold spread | |
| JPH1140694A (ja) | 半導体パッケージおよび半導体装置とその製造方法 | |
| JPH0883868A (ja) | 射出成形されたボールグリッドが配列されたケース | |
| JPH1154658A (ja) | 半導体装置及びその製造方法並びにフレーム構造体 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3460533B2 (ja) | Ｂｇａ型半導体装置 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JPH0797594B2 (ja) | 半導体集積回路装置 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPH0831879A (ja) | 半導体装置とｔａｂテープ及びそれぞれの製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR100470144B1 (ko) | 테이프회로기판및이를사용한칩크기의반도체칩패키지 | |
| JP2824175B2 (ja) | 半導体装置及びその製造方法 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2569371B2 (ja) | 半導体装置 | |
| JP3218816B2 (ja) | 半導体装置 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |