JP2011071441A - 半導体装置の製造方法、半導体装置およびウエハ積層構造物 - Google Patents
半導体装置の製造方法、半導体装置およびウエハ積層構造物 Download PDFInfo
- Publication number
- JP2011071441A JP2011071441A JP2009223266A JP2009223266A JP2011071441A JP 2011071441 A JP2011071441 A JP 2011071441A JP 2009223266 A JP2009223266 A JP 2009223266A JP 2009223266 A JP2009223266 A JP 2009223266A JP 2011071441 A JP2011071441 A JP 2011071441A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- back surface
- semiconductor chip
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
- H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
【解決手段】第1の半導体ウエハW1および第2の半導体ウエハW2は、互いの表面が対向した状態で、アンダーフィルUを挟んで接合される。この接合後、第2の半導体ウエハW2の裏面が研削される。この研削により、半導体ウエハW2の裏面に、溝G2に入り込んだアンダーフィルUが露出する。その後、第1の半導体ウエハW1の裏面が研削される。この裏面研削により、半導体ウエハW1の裏面に、溝G1に入り込んだアンダーフィルUが露出する。そして、ダイシングラインL上でダイシングされ、半導体装置が得られる。
【選択図】図2Q
Description
従来の典型的なマルチチップモジュールでは、たとえば、複数の半導体チップが1つの基板上に並べて配置され、それらの半導体チップ間がワイヤで接続されている。また、近年では、複数の半導体チップが1つの基板上に積み重ねられて、それらの半導体チップ間がワイヤで接続されることにより、小型化(実装面積の縮小化)を実現したものが提供されている。
半導体チップ間がシリコン貫通ビアにより接続される構造の半導体装置は、複数の半導体チップが集合した半導体ウエハの状態でその製造が進められる。
図3Aに示すように、半導体ウエハW101の表面に、別の半導体ウエハW102の表面が対向される。半導体ウエハW101,W102の表面には、それぞれ複数のバンプ101,102が互いに対応する位置に形成されている。そして、半導体ウエハW102が半導体ウエハW101に近づけられ、半導体ウエハW102の各バンプ102が半導体ウエハW101の各バンプ101に当接される。これにより、半導体ウエハW102は、半導体ウエハW101上に微小な間隔を空けた状態で支持される。
その後、図3Cに示すように、半導体ウエハW102の裏面が研削される。
半導体ウエハW102が所定の厚さになると、図3Dに示すように、平面視で各バンプ102と同じ位置に、半導体ウエハW102を厚さ方向に貫通するシリコン貫通ビア103が形成される。具体的には、フォトリソグラフィおよびエッチングにより、半導体ウエハW102における平面視で各バンプ102と同じ位置に、半導体ウエハW102を貫通するホールが形成される。そして、熱酸化法またはCVD(Chemical Vapor Deposition)法により、ホールの内面に、酸化シリコン(SiO2)からなる絶縁膜が形成される。その後、各ホールがシリコン貫通ビア103の材料で埋め尽くされることにより、半導体ウエハW102を厚さ方向に貫通するシリコン貫通ビア103が形成される。
その後、図3Fに示すように、半導体ウエハW102の裏面に、別の半導体ウエハW103の表面が対向される。半導体ウエハW103の表面には、半導体ウエハW102の裏面上の各バンプ104と対応する位置に、バンプ105が形成されている。そして、半導体ウエハW103が半導体ウエハW102に近づけられ、半導体ウエハW103の各バンプ105が半導体ウエハW102の各バンプ104に当接される。これにより、半導体ウエハW103は、半導体ウエハW102上に微小な間隔を空けた状態で支持される。この後、半導体ウエハW102の裏面と半導体ウエハW103の表面との間に、アンダーフィルが注入される。
半導体ウエハW105が所定の厚さになると、図3Jに示すように、平面視で各バンプ110と同じ位置に、半導体ウエハW105を厚さ方向に貫通するシリコン貫通ビア111が形成される。そして、各シリコン貫通ビア111上に、バンプ114が形成される。
その後、図3Kに示すように、半導体ウエハW105の裏面に、ガラス板112が貼り合わされる。
半導体ウエハW101が所定の厚さになると、図3Mに示すように、半導体ウエハW101の裏面に、ダイシングテープ113が貼り付けられる。
その後、図3Nに示すように、半導体ウエハW105の裏面からガラス板112が除去される。
しかしながら、この製造方法では、ダイシング時に、ダイシングブレード115が半導体ウエハW101〜W105に接触するので、ダイシングブレード115から半導体ウエハW101〜W105に直接に力が加わり、半導体チップ(半導体ウエハW101,W105)の角部に欠けやひび割れなどが生じる。また、半導体ウエハW101〜W105とアンダーフィルとの積層体を切断するので、とくに半導体チップの角部に欠けやひび割れなどが生じやすい。
本発明の目的は、半導体チップの角部の損傷を防止することができる、半導体装置およびその製造方法、ならびにその半導体装置の製造に用いられるウエハ積層構造物を提供することである。
これにより、第1および第2の半導体ウエハの各裏面には、溝に入り込んだアンダーフィルが露出し、ダイシングライン上でアンダーフィルが第1の半導体ウエハの裏面と第2の半導体ウエハの裏面との間を貫通して設けられた構成が得られる。
その後、ウエハ積層構造物がダイシングされる。
また、ダイシング後に得られる半導体装置では、半導体チップの側面の全域が保護材で覆われているので、ハンドリングの際に、ハンドとの接触による半導体チップの損傷を防止することができる。
溝の深さは、研削工程後の第1および第2の半導体ウエハの厚さ(半導体チップの厚さ)に20μmを加えた値に設定されるとよい。この場合、半導体ウエハの裏面の研削により、その裏面に溝を確実に露出させることができる。ただし、研削工程前の第1および第2の半導体ウエハの厚さ、ダイシングブレードの摩耗やダイシング時に使用されるダイシングテープの材質などを考慮して、溝の深さは、研削工程後の第1および第2の半導体ウエハの厚さに20μmを加えた値以外の最適値に設定される場合もある。
この場合に得られる半導体装置では、第1および第2の半導体チップの各表面に、表面バンプが形成されており、第1の半導体チップの表面バンプと第2の半導体チップの表面バンプとが当接している。これにより、第1の半導体チップと第2の半導体チップとの機械的および電気的な接続を達成することができる。
さらに、複数の半導体チップの集合体である第3の半導体ウエハが第2の半導体ウエハに対して、前記第2の半導体ウエハの裏面に前記第3の半導体ウエハの表面が対向するように配置されてもよい。この場合、第3の半導体ウエハの表面には、各半導体チップ間に設定されたダイシングラインに沿って、ダイシングラインよりも幅広な溝が形成される。また、第3の半導体ウエハの表面には、表面バンプが形成されており、この表面バンプは、第2の半導体ウエハの裏面バンプに当接される。さらに、第2の半導体ウエハと第3の半導体ウエハとの間には、アンダーフィルが介在される。そして、第2の半導体ウエハと第3の半導体ウエハとがアンダーフィルを挟んで接合された後、第3の半導体ウエハの裏面が少なくとも溝が露出するまで研削されることにより、ダイシングライン上に、第1の半導体ウエハの裏面と第3の半導体ウエハの裏面との間を貫通する保護材が得られる。
図1は、本発明の一実施形態に係る半導体装置の模式的な断面図である。
半導体装置1は、支持基板2を備えている。支持基板2は、たとえば、シリコン(Si)からなる。
支持基板2の表面には、複数の内部端子3が形成されている。内部端子3は、たとえば、アルミニウム(Al)を含む金属材料からなる。内部端子3は、後述する裏面バンプ17の配置に対応して配置されている。
最上の第1の半導体チップC1は、素子形成面である表面を下方に向けた状態に設けられている。半導体チップC1の表面には、複数の表面バンプ5が形成されている。一部または全ての表面バンプ5は、図示しない配線などを介して、半導体チップC1に形成されたトランジスタなどの素子と電気的に接続されている。
また、半導体チップC2には、平面視で各表面バンプ6と同じ位置に、シリコン貫通ビア7が厚さ方向に貫通して形成されている。言い換えれば、半導体チップC2には、半導体チップC1の各表面バンプ5と対向する位置に、シリコン貫通ビア7が表裏を貫通して形成されており、半導体チップC2の表面で露出する各シリコン貫通ビア7の端面上に、表面バンプ6が配置されている。なお、図示しないが、シリコン貫通ビア7とシリコン貫通ビア7が埋設されているビアホールの内面(半導体チップC2におけるシリコン貫通ビア7と接する周面)との間には、酸化シリコン(SiO2)からなる絶縁膜が介在されている。絶縁膜は、熱酸化法またはCVD法により形成される。
第2の半導体チップC2の直下の第3の半導体チップC3は、その表面を上方に向けた状態に設けられている。これにより、半導体チップC3の表面は、第2の半導体チップC2の裏面と対向している。半導体チップC3の表面には、半導体チップC2の各裏面バンプ8と対向する位置に、表面バンプ9が形成されている。一部または全ての表面バンプ9は、図示しない配線などを介して、半導体チップC3に形成されたトランジスタなどの素子と電気的に接続されている。
第3の半導体チップC3の直下の第4の半導体チップC4は、その表面を上方に向けた状態に設けられている。これにより、半導体チップC4の表面は、第3の半導体チップC3の裏面と対向している。半導体チップC4の表面には、半導体チップC3の各裏面バンプ11と対向する位置に、表面バンプ12が形成されている。一部または全ての表面バンプ12は、図示しない配線などを介して、半導体チップC4に形成されたトランジスタなどの素子と電気的に接続されている。
第4の半導体チップC4の直下の第5の半導体チップC5は、その表面を上方に向けた状態に設けられている。これにより、半導体チップC5の表面は、第4の半導体チップC4の裏面と対向している。半導体チップC5の表面には、半導体チップC4の各裏面バンプ14と対向する位置に、表面バンプ15が形成されている。一部または全ての表面バンプ15は、図示しない配線などを介して、半導体チップC5に形成されたトランジスタなどの素子と電気的に接続されている。
表面バンプ5,6,9,12,15および裏面バンプ8,11,14,17は、たとえば、銅(Cu)、ニッケル(Ni)または金(Au)からなり、その表面に、加熱により溶融可能な金属層が設けられる場合がある。また、表面バンプ5,6,9,12,15および裏面バンプ8,11,14,17は、半田からなる場合もある。シリコン貫通ビア7,10,13,16は、たとえば、銅(Cu)またはポリシリコンからなる。
図2A〜2Qは、半導体装置の各製造工程を順に示す模式的な断面図である。
まず、図2Aに示すように、半導体ウエハW1〜W5の表面に、それぞれ表面バンプ5,6,9,12,15が形成される。半導体ウエハW1〜W5は、それぞれ半導体チップC1〜C5の集合体である。
なお、アンダーフィルUは、半導体ウエハW1と半導体ウエハW2との接合前に、半導体ウエハW1および/または半導体ウエハW2の表面に塗布されてもよい。この場合、半導体ウエハW1に対して半導体ウエハW2が接合されるのと同時に、アンダーフィルUにより、半導体ウエハW1と半導体ウエハW2との間が埋め尽くされるとともに、溝G1,G2が埋め尽くされる。すなわち、この場合、半導体ウエハW1と半導体ウエハW2とが互いの表面が対向するように配置されて、これらが接合される工程と、半導体ウエハW1と半導体ウエハW2との間がアンダーフィルにより封止される工程とが同時に達成される。
その後、図2Hに示すように、半導体ウエハW2の裏面に、第3の半導体ウエハW3の表面が対向される。半導体ウエハW2と半導体ウエハW3との相対的な位置合わせが行われた後、半導体ウエハW3が半導体ウエハW2に近づけられ、半導体ウエハW3の各表面バンプ9が半導体ウエハW2の各裏面バンプ8に当接される。これにより、半導体ウエハW3は、半導体ウエハW2上に微小な間隔を空けた状態で支持される。この後、半導体ウエハW2の裏面と半導体ウエハW3の表面との間に、アンダーフィルUが注入される。
その後、図2Mに示すように、半導体ウエハW5の裏面に、ガラス板31が貼り合わされる。
その後、図2Pに示すように、半導体ウエハW5の裏面からガラス板31が除去される。
そして、図2Qに示すように、ダイシングラインLと同じ幅を有するダイシングブレード33により、半導体ウエハW1〜W5を含む構造物が切り分けられ、図1に示す半導体装置1が得られる。
すなわち、アンダーフィルUは、第1の半導体ウエハW1と第5の半導体ウエハW5との間を封止する封止層およびダイシングライン上に第1の半導体ウエハW1の裏面と第5の半導体ウエハW5の裏面との間を貫通して設けられた保護材となり、第1〜第5の半導体ウエハW1〜W5、ならびにアンダーフィルUからなる封止層および保護材を備えるウエハ積層構造物が得られる。
ウエハ積層構造物では、ダイシングラインL上に保護材(アンダーフィルU)が設けられており、ダイシング時には、ダイシングラインL上の保護材が切断される。これにより、ダイシングに用いられるダイシングブレード33が半導体ウエハW1〜W5(半導体チップC1〜C5)に接触しないので、そのダイシングブレード33の接触による半導体ウエハW1〜W5の損傷を生じない。
よって、ダイシング時およびダイシング後において、半導体チップC1〜C5の角部の損傷を防止することができる。
たとえば、図1に示す半導体装置1では、支持基板2上に、5つの半導体チップC1〜C5が積層されている。しかし、支持基板2上に積層される半導体チップの数は、複数であればよい。すなわち、本発明が適用可能な最小の構成は、支持基板2上に、第1の半導体チップC1および第2の半導体チップC2が積層された構成である。
5,6,9,12,15 表面バンプ
7,10,13,16 シリコン貫通ビア(貫通ビア)
8,11,14,17 裏面バンプ
18〜21 封止層
22 保護材
C1〜C5 半導体チップ
G1〜G5 溝
L ダイシングライン
U アンダーフィル
W1〜W5 半導体ウエハ
Claims (10)
- 複数の半導体チップの集合体である第1および第2の半導体ウエハの各表面に、各半導体チップ間に設定されたダイシングライン上を延び、前記ダイシングラインよりも幅広な溝を形成する溝形成工程と、
前記溝形成工程後、前記第1および第2の半導体ウエハを、互いの表面が対向するように配置する配置工程と、
前記第1の半導体ウエハと前記第2の半導体ウエハとの間を、アンダーフィルにより封止する封止工程と、
前記配置工程および前記封止工程後、前記第1および第2の半導体ウエハの各裏面を少なくとも前記溝が露出するまで研削する研削工程と、
前記研削工程後、前記第1および第2の半導体ウエハならびにアンダーフィルを含む構造物を前記ダイシングライン上で切断するダイシング工程とを含む、半導体装置の製造方法。 - 前記溝の深さは、前記研削工程後の前記第1および第2の半導体ウエハの厚さに20μmを加えた値に設定される、請求項1に記載の半導体装置の製造方法。
- 前記第1および第2の半導体ウエハの各表面には、表面バンプが形成されており、
前記配置工程では、前記第1の半導体ウエハの前記表面バンプと前記第2の半導体ウエハの前記表面バンプとが当接される、請求項1または2に記載の半導体装置の製造方法。 - 前記研削工程は、前記第1の半導体ウエハの裏面を研削する工程と、前記第2の半導体ウエハの裏面を研削する工程とに分けて行われ、
前記第2の半導体ウエハの裏面の研削の終了後であって、前記第1の半導体ウエハの裏面の研削の開始前に、前記第2の半導体ウエハにおける平面視で前記バンプと同じ位置に、前記第2の半導体ウエハを厚さ方向に貫通する貫通ビアを形成するビア形成工程と、
前記第2の半導体ウエハの裏面において露出する前記貫通ビア上に、裏面バンプを形成する裏面バンプ形成工程とをさらに含む、請求項3に記載の半導体装置の製造方法。 - 複数の半導体チップの集合体である第3の半導体ウエハの表面には、表面バンプが形成されており、
前記第3の半導体ウエハの表面に、各半導体チップ間に設定されたダイシングラインに沿って、前記ダイシングラインよりも幅広な溝を形成する第2の溝形成工程と、
前記第3の半導体ウエハを前記第2の半導体ウエハに対して、前記第2の半導体ウエハの裏面に前記第3の半導体ウエハの表面が対向するように配置して、前記第2の半導体ウエハの前記裏面バンプに、前記第3の半導体ウエハの前記表面バンプを当接させる第2の配置工程と、
前記第2の半導体ウエハと前記第3の半導体ウエハとの間を、アンダーフィルにより封止する第2の封止工程と、
前記第2の配置工程および前記第2の封止工程後、前記第3の半導体ウエハの裏面を少なくとも前記溝が露出するまで研削する第2の研削工程とをさらに含む、請求項4に記載の半導体装置の製造方法。 - 第1の半導体チップと、
前記第1の半導体チップに対して互いの表面が対向するように配置された第2の半導体チップと、
前記第1の半導体チップと前記第2の半導体チップとの間を封止する封止層と、
前記封止層と同一材料からなり、前記第1および第2の半導体チップの側面の全域を被覆し、少なくとも前記第1の半導体チップの裏面側の端面が前記第1の半導体チップの裏面と面一をなす保護材とを含む、半導体装置。 - 前記第1および第2の半導体チップの各表面には、表面バンプが形成されており、
前記第1の半導体チップの前記表面バンプと前記第2の半導体チップの前記表面バンプとが当接している、請求項6に記載の半導体装置。 - 前記第2の半導体チップには、平面視で前記第2の半導体ウエハの前記バンプと同じ位置に、貫通ビアが厚さ方向に貫通して形成され、
前記第2の半導体チップの裏面において露出する前記貫通ビア上には、裏面バンプが形成されている、請求項7に記載の半導体装置。 - 表面に表面バンプが形成され、当該表面バンプが前記第2の半導体チップの前記裏面バンプに当接された第3の半導体チップと、
前記第2の半導体チップと前記第3の半導体チップとの間を封止する第2の封止層とをさらに含み、
前記保護材は、さらに前記第3の半導体チップの側面の全域を被覆している、請求項8に記載の半導体装置。 - 複数の半導体チップの集合体である第1の半導体ウエハと、
複数の半導体チップの集合体であり、前記第1の半導体ウエハに対して互いの表面が対向するように配置された第2の半導体ウエハと、
前記第1の半導体ウエハと前記第2の半導体ウエハとの間を封止する封止層と、
前記第1および第2の半導体ウエハに共通に設定されたダイシングライン上に、前記第1の半導体ウエハの裏面と第2の半導体ウエハの裏面との間を貫通して設けられた保護材とを含む、ウエハ積層構造物。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223266A JP5275192B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 |
US12/872,966 US8729698B2 (en) | 2009-09-28 | 2010-08-31 | Method of manufacturing semiconductor device, semiconductor device and multilayer wafer structure |
US14/248,400 US8883566B2 (en) | 2009-09-28 | 2014-04-09 | Method of manufacturing semiconductor device, semiconductor device and multilayer wafer structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009223266A JP5275192B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071441A true JP2011071441A (ja) | 2011-04-07 |
JP5275192B2 JP5275192B2 (ja) | 2013-08-28 |
Family
ID=43779382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009223266A Active JP5275192B2 (ja) | 2009-09-28 | 2009-09-28 | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8729698B2 (ja) |
JP (1) | JP5275192B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131652A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ |
KR20150044263A (ko) * | 2013-10-16 | 2015-04-24 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US9355859B2 (en) | 2013-11-20 | 2016-05-31 | Rohm Co., Ltd. | Stacked chips with through electrodes |
US9425170B2 (en) | 2013-11-18 | 2016-08-23 | Rohm Co., Ltd. | Stacked chips electrically connected by a plurality of juncture portions |
JP2018160519A (ja) * | 2017-03-22 | 2018-10-11 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5275192B2 (ja) * | 2009-09-28 | 2013-08-28 | ローム株式会社 | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 |
KR20120123919A (ko) * | 2011-05-02 | 2012-11-12 | 삼성전자주식회사 | 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지 |
US8710859B2 (en) | 2011-09-23 | 2014-04-29 | Powertech Technology Inc. | Method for testing multi-chip stacked packages |
TW201326773A (zh) | 2011-12-30 | 2013-07-01 | Ind Tech Res Inst | 壓力感測器的電性量測裝置及其方法 |
TWI469312B (zh) | 2012-03-09 | 2015-01-11 | Ind Tech Res Inst | 晶片堆疊結構及其製作方法 |
US8703508B2 (en) | 2012-08-14 | 2014-04-22 | Powertech Technology Inc. | Method for wafer-level testing diced multi-chip stacked packages |
KR102171286B1 (ko) | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US9349670B2 (en) | 2014-08-04 | 2016-05-24 | Micron Technology, Inc. | Semiconductor die assemblies with heat sink and associated systems and methods |
KR102495911B1 (ko) | 2016-06-14 | 2023-02-03 | 삼성전자 주식회사 | 반도체 패키지 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085363A (ja) * | 1999-09-13 | 2001-03-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003142648A (ja) * | 2001-11-02 | 2003-05-16 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2006319243A (ja) * | 2005-05-16 | 2006-11-24 | Elpida Memory Inc | メモリモジュールおよびその製造方法 |
JP2008153326A (ja) * | 2006-12-15 | 2008-07-03 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2008235401A (ja) * | 2007-03-19 | 2008-10-02 | Spansion Llc | 半導体装置及びその製造方法 |
JP2010016374A (ja) * | 2008-06-30 | 2010-01-21 | Headway Technologies Inc | 積層チップパッケージおよびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6867501B2 (en) * | 2001-11-01 | 2005-03-15 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
JP2004039867A (ja) * | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
JP2005166807A (ja) | 2003-12-01 | 2005-06-23 | Sharp Corp | 半導体素子の製造方法および基板の個片化方法 |
US7911045B2 (en) * | 2007-08-17 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor element and semiconductor device |
JP2009239256A (ja) * | 2008-03-03 | 2009-10-15 | Panasonic Corp | 半導体装置及びその製造方法 |
JP5275192B2 (ja) * | 2009-09-28 | 2013-08-28 | ローム株式会社 | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 |
KR20120123919A (ko) * | 2011-05-02 | 2012-11-12 | 삼성전자주식회사 | 칩 적층 반도체 패키지 제조 방법 및 이에 의해 제조된 칩 적층 반도체 패키지 |
-
2009
- 2009-09-28 JP JP2009223266A patent/JP5275192B2/ja active Active
-
2010
- 2010-08-31 US US12/872,966 patent/US8729698B2/en active Active
-
2014
- 2014-04-09 US US14/248,400 patent/US8883566B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085363A (ja) * | 1999-09-13 | 2001-03-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003142648A (ja) * | 2001-11-02 | 2003-05-16 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2006319243A (ja) * | 2005-05-16 | 2006-11-24 | Elpida Memory Inc | メモリモジュールおよびその製造方法 |
JP2008153326A (ja) * | 2006-12-15 | 2008-07-03 | Elpida Memory Inc | 半導体装置の製造方法 |
JP2008235401A (ja) * | 2007-03-19 | 2008-10-02 | Spansion Llc | 半導体装置及びその製造方法 |
JP2010016374A (ja) * | 2008-06-30 | 2010-01-21 | Headway Technologies Inc | 積層チップパッケージおよびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013131652A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ |
KR20150044263A (ko) * | 2013-10-16 | 2015-04-24 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
KR102084540B1 (ko) * | 2013-10-16 | 2020-03-04 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US9425170B2 (en) | 2013-11-18 | 2016-08-23 | Rohm Co., Ltd. | Stacked chips electrically connected by a plurality of juncture portions |
US9355859B2 (en) | 2013-11-20 | 2016-05-31 | Rohm Co., Ltd. | Stacked chips with through electrodes |
JP2018160519A (ja) * | 2017-03-22 | 2018-10-11 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
US10741505B2 (en) | 2017-03-22 | 2020-08-11 | Toshiba Memory Corporation | Method of manufacturing semiconductor device and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US8883566B2 (en) | 2014-11-11 |
US20110074017A1 (en) | 2011-03-31 |
JP5275192B2 (ja) | 2013-08-28 |
US8729698B2 (en) | 2014-05-20 |
US20140220740A1 (en) | 2014-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5275192B2 (ja) | 半導体装置の製造方法、半導体装置およびウエハ積層構造物 | |
US10553562B2 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
US7906363B2 (en) | Method of fabricating semiconductor device having three-dimensional stacked structure | |
KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
KR101692955B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101535611B1 (ko) | 반도체장치의 제조방법 | |
TWI399827B (zh) | 堆疊晶粒的形成方法 | |
US8896121B2 (en) | Chip assembly system | |
TWI397972B (zh) | Semiconductor device manufacturing method | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
KR101426362B1 (ko) | 접합 반도체 구조 형성 방법 및 그 방법에 의해 형성된 반도체 구조 | |
WO2014196105A1 (ja) | 半導体装置及びその製造方法 | |
TWI407539B (zh) | Semiconductor device | |
JP3673094B2 (ja) | マルチチップ半導体装置 | |
TW202137475A (zh) | 半導體裝置及其製作方法 | |
US8309403B2 (en) | Method for encapsulating electronic components on a wafer | |
TWI407540B (zh) | 具矽通道之多晶片堆疊結構及其製法 | |
JP2012256679A (ja) | 半導体装置及びその製造方法 | |
JP2001326325A (ja) | 半導体装置及びその製造方法 | |
JP6496389B2 (ja) | 半導体装置及びその製造方法 | |
JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2017038108A1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2010087273A (ja) | 電子デバイス及びその製造方法 | |
JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
TWI473178B (zh) | 一種晶圓級的封裝結構及其製備方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130418 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130515 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5275192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |