JPWO2014129433A1 - 複合基板及び半導体デバイスの製法 - Google Patents
複合基板及び半導体デバイスの製法 Download PDFInfo
- Publication number
- JPWO2014129433A1 JPWO2014129433A1 JP2015501445A JP2015501445A JPWO2014129433A1 JP WO2014129433 A1 JPWO2014129433 A1 JP WO2014129433A1 JP 2015501445 A JP2015501445 A JP 2015501445A JP 2015501445 A JP2015501445 A JP 2015501445A JP WO2014129433 A1 JPWO2014129433 A1 JP WO2014129433A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- composite
- bonding
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 229
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 239000002131 composite material Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000463 material Substances 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 13
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000000034 method Methods 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000678 plasma activation Methods 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000002612 dispersion medium Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000003746 feather Anatomy 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000003349 gelling agent Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011164 primary particle Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/18—Layered products comprising a layer of synthetic resin characterised by the use of special additives
- B32B27/20—Layered products comprising a layer of synthetic resin characterised by the use of special additives using fillers, pigments, thixotroping agents
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B27/00—Layered products comprising a layer of synthetic resin
- B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
- B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/10—Removing layers, or parts of layers, mechanically or chemically
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/02—Physical, chemical or physicochemical properties
- B32B7/025—Electric or magnetic properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/06—Interconnection of layers permitting easy separation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
- B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
- H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2264/00—Composition or properties of particles which form a particulate layer or are present as additives
- B32B2264/10—Inorganic particles
- B32B2264/105—Metal
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/206—Insulating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/50—Properties of the layers or laminate having particular mechanical properties
- B32B2307/538—Roughness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
- B32B2309/02—Temperature
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
- B32B2309/08—Dimensions, e.g. volume
- B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
- B32B2309/105—Thickness
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/14—Semiconductor wafers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/022—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/023—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the membrane type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
- H03H2003/027—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the microelectro-mechanical [MEMS] type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
- H10N30/853—Ceramic compositions
- H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49005—Acoustic transducer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
- Y10T428/12597—Noncrystalline silica or noncrystalline plural-oxide component [e.g., glass, etc.]
Abstract
複合基板10は、半導体基板12と絶縁性の支持基板14とを貼り合わせたものである。支持基板14は、同じ材料で作られた第1基板14aと第2基板14bとがブレードで剥離可能な強度で接合され、第1基板14aのうち第2基板14bとの接合面とは反対側の面で半導体基板12と貼り合わされている。
Description
本発明は、複合基板、半導体デバイス及び半導体デバイスの製法に関する。
半導体集積回路の高速動作且つ低消費電力を実現する一つの手段として、SOI技術に代表される複合基板を用いた集積回路技術が挙げられる(例えば特許文献1参照)。こうした複合基板は支持基板と機能層(半導体層)からなる。こうした複合基板の半導体層には単結晶基板を用いることで高品質な機能層とすることができる。一方、支持基板には単結晶のみならず、コスト削減の観点から多結晶基板を用いることも提案されている。こうした複合基板の例として、携帯電話用の高周波部品に用いられるSOI(Si-on-Insulator)ウエハやSOS(Si-on-Sapphire)ウエハがあげられる。これら高周波デバイスは、近年の小型化要求に伴い、特にデバイスの低背化が重要とされている。しかし、こうした複合基板を用いる場合、異種材料が接合された構造であるため、ウエハの厚みを薄くすると、反りが発生してしまい、デバイス作成に支障が発生することが知られている。そこで近年では、半導体層に全ての機能を作りこんだ後、支持基板を所望の厚さまで削り込むバックグラインド工程が採用されている。
しかしながら、例えばサファイアの様な硬い材料をグラインディングする場合、砥石の磨耗が激しく、コスト増の要因となる問題があった。
本発明はこのような問題を解決するためになされたものであり、半導体デバイスを製造する際のバックグラインド工程を不要にすることを主目的とする。
本発明は、上述の主目的を達成するために以下の手段を採った。
本発明の複合基板は、
半導体基板と絶縁性の支持基板とを貼り合わせた複合基板であって、
前記支持基板は、同じ絶縁材料で作られた第1基板と第2基板とがブレードで剥離可能な強度で接合され、前記第1基板のうち前記第2基板との接合面とは反対側の面で前記半導体基板と貼り合わされたものである。
半導体基板と絶縁性の支持基板とを貼り合わせた複合基板であって、
前記支持基板は、同じ絶縁材料で作られた第1基板と第2基板とがブレードで剥離可能な強度で接合され、前記第1基板のうち前記第2基板との接合面とは反対側の面で前記半導体基板と貼り合わされたものである。
本発明の半導体デバイスの製法は、
(a)上述した複合基板を準備する工程と、
(b)前記複合基板のうち前記半導体基板にCMOS半導体構造を形成する工程と、
(c)ブレードで前記第1基板から前記第2基板を剥離して除去する工程と、
(d)前記複合基板をダイシングして半導体デバイスを得る工程と、
を含むものである。
(a)上述した複合基板を準備する工程と、
(b)前記複合基板のうち前記半導体基板にCMOS半導体構造を形成する工程と、
(c)ブレードで前記第1基板から前記第2基板を剥離して除去する工程と、
(d)前記複合基板をダイシングして半導体デバイスを得る工程と、
を含むものである。
本発明の半導体デバイスは、上述した本発明の半導体デバイスの製法によって得られたものである。
本発明の複合基板は、支持基板として、同じ絶縁材料で作られた第1基板と第2基板とがブレードで剥離可能な強度で接合されたものである。そのため、第1基板のみを支持基板として使用する場合に比べて、支持基板を厚くすることができる。その結果、温度変化に応じて発生する複合基板の反りを小さく抑えることができるし、複合基板の強度も高くすることができる。また、半導体基板にCMOS半導体構造を形成したあとは、ブレードで第1基板から第2基板を剥離して除去すれば、支持基板の厚さを簡単に薄くすることができる。そのため、バックグラインド工程により厚い支持基板を薄くする場合に比べて、低コストで済む。その結果、半導体デバイスにしたときの製造コストが嵩むのを抑えることができる。除去した第2基板は、本発明の複合基板を作製する際に再利用することができるため、その点でもコストを抑えることができる。
本発明の半導体デバイスの製法では、上述した本発明の複合基板を準備し、その複合基板のうち半導体基板にCMOS半導体構造を形成し、ブレードで第1基板から第2基板を剥離して除去したあとダイシングして半導体デバイスを得る。CMOS半導体構造を形成したあとは、ブレードで第1基板から第2基板を剥離して除去すれば、支持基板の厚さを簡単に薄くすることができる。そのため、バックグラインド工程により厚い支持基板を薄くする場合に比べて、低コストで済む。その結果、半導体デバイスにしたときの製造コストが嵩むのを抑えることができる。
次に、本発明の実施の形態を図面に基づいて説明する。図1は、本実施形態の複合基板10を模式的に示す断面図である。この複合基板10は、半導体基板12と、支持基板14とを備えている。
半導体基板12は、半導体構造を製造可能な基板である。この半導体基板12の材質としては、例えば、シリコンが挙げられ、具体的にはn型シリコンやp型シリコンが挙げられる。また、ゲルマニウムのほか、GaNやGaAsといった化合物半導体も用いられる。半導体基板12の大きさは、特に限定するものではないが、例えば、直径が50〜150mm、厚さが0.2〜50μmである。
支持基板14は、絶縁性の基板であり、半導体基板12の裏面に直接接合により接合されているか有機接着層を介して接合されている。この支持基板14は、同じ絶縁材料で作られた第1基板14aと第2基板14bとがブレードで剥離可能な強度で直接接合か有機接着層を介して接合されたものである。また、支持基板14は、第1基板14aのうち第2基板14bとの接合面とは反対側の面で、半導体基板12と貼り合わされている。支持基板14の材質としては、シリコン、サファイア、アルミナ、窒化ケイ素、窒化アルミニウム、炭化珪素などが挙げられる。高周波用途の場合、体積抵抗が高いことが必要とされるため、サファイア、アルミナ、窒化アルミニウムが好ましい。更に、低コスト化が要求される場合には、多結晶アルミナが好ましい。特に半導体基板への直接接合とウエハコストの低減とを両立させ、且つウエハ表面の汚染レベルを低く抑えたい(例えば10×1010atms/cm2以下)場合には、透光性アルミナが好ましい。透光性アルミナは、高純度で且つ緻密にすることができるからである。また、支持基板14の大きさは、例えば、直径が50〜300mm、厚さが200〜1200μmである。第1及び第2基板14a,14bの大きさは、例えば、直径が50〜300mm、厚さが100〜600μmである。
次に、こうした複合基板10を製造する方法について、図2を用いて以下に説明する。図2は、複合基板10の製造工程を模式的に示す断面図である。
まず、円盤状で同じ絶縁材料からなる第1及び第2基板14a,14bを用意し(図2(a)参照)、両基板14a,14bを直接接合により接合して支持基板14を作製する(図2(b)参照)。両基板14a,14bを直接接合する方法としては、以下の方法が例示される。すなわち、まず、両基板14a,14bの接合面を洗浄し、該接合面に付着している汚れを除去する。次に、両基板14a,14bの接合面にアルゴン等の不活性ガスのイオンビームを照射することで、残留した不純物(酸化膜や吸着物等)を除去すると共に接合面を活性化させる。その後、真空中、常温で両基板14a,14bを貼り合わせる。両基板14a,14bの接合強度は、厚さ100μmのブレードを挿入したときに剥離する強度とする。このような強度となるように、接合面の表面粗さ、イオンビームの照射時間、貼り合わせ時の圧力などを実験により決定する。例えば、両基板14a,14bが共にシリコン基板の場合、一般的にシリコンのバルク強度は2〜2.5J/m2と言われているため、両基板14a,14bのSiとSiの結合エネルギーをそれより小さい値、例えば0.05〜0.6J/m2となるようにする。0.05J/m2を下回ると半導体デバイスの製造中に剥離するおそれがあり、0.6J/m2を上回るとブレードをスムーズに挿入できないおそれがある。両基板14a,14bの接合面の表面粗さRaが1nm程度の場合、鏡面同士を接合する際のイオンビームの照射時間を短くすることにより剥離可能な接合強度である0.05〜0.6J/m2とすることができる。一方、両基板14a,14bの接合面の表面粗さRaが100nm程度の場合、鏡面同士を接合する際の接合条件と同一とした場合でも、剥離可能な接合強度とすることができる。こうしたイオンビーム照射による接合方法の他に、プラズマ活性化による接合を用いることもできる。例えば両基板の表面に残留する異物を、超音波水洗により除去した後、両基板表面に酸素プラズマ又は窒素プラズマを照射することで、表面を活性化状態とする。この状態にて両基板を貼り合わせることで自発接合面が伝播して接合面を得ることができる。接合エネルギーを容易に剥離できる程度に抑える場合には、接合後の熱処理を実施せず、プラズマによる活性化接合のみを実施した状態にするとよい。
続いて、支持基板14と半導体基板12とを接合する(図2(c)参照)。具体的には、支持基板14のうち第1基板14aの表面と半導体基板12の裏面とを接合する。接合方法は、直接接合でもよいし、有機接着層を介して接合してもよい。直接接合については、既に述べたので、ここではその説明を省略する。但し、接合強度がシリコンのバルク強度2〜2.5J/m2と同等かそれ以上となるように接合面の表面粗さ、イオンビームの照射時間、貼り合わせ時の圧力などを決定する。有機接着層を介して接合する場合には、まず、支持基板14の表面及び半導体基板12の裏面の一方又は両方に有機接着剤を均一に塗布し、両者を重ね合わせた状態で有機接着剤を固化させることにより接合する。以上のようにして、複合基板10が得られる(図2(d)参照)。直接接合方法はここで示した方法以外に、プラズマを用いたものや、中性原子ビームを用いるなどしてもよく、特に限定されるものではない。
次に、こうした複合基板10を用いて半導体デバイス30を作製する方法について、図3を用いて以下に説明する。図3は、半導体デバイス30の製造工程を模式的に示す断面図である。
まず、複合基板10を準備する(図3(a)参照)。これについては、図2を用いて既に説明したため、ここではその説明を省略する。
次に、複合基板10のうち半導体基板12の表面にCMOS半導体構造と再配線層を形成する(図3(b)参照)。半導体基板12の表面は、多数の半導体デバイス30が形成されるように区画されており、各半導体デバイスに対応する位置にCMOS半導体構造と再配線層をフォトリソグラフィ技術を利用して形成する。
次に、厚さ100μmのブレードで第1基板14aから第2基板14bを剥離して除去する(図3(c)参照)。第2基板14bを剥離したあとの第1基板14aの面(剥離面)は、表面粗さRaが十分小さいため特に研磨する必要はないが、必要に応じて研磨してもよい。また、第1基板14aの剥離面には、第1基板14aの材質に由来する元素のほかに、直接接合の際に使用した真空チャンバーの材質に由来する元素が含まれる。例えば、真空チャンバーの材質がステンレス鋼の場合には、それに由来するFe元素やCr元素が含まれる。第1基板14aから剥離された第2基板14bは、次回複合基板10を作製するときに再利用することができる。
最後に、区画に沿ってダイシングすることにより、多数の半導体デバイス30を得る(図3(d)参照)。
以上説明した本実施形態によれば、支持基板14として、同じ絶縁材料で作られた第1基板14aと第2基板14bとが接合されたものを用いたため、第1基板14aのみを支持基板14として使用する場合に比べて、支持基板14を厚くすることができる。その結果、温度変化に応じて発生する複合基板10の反りを小さく抑えることができるし、複合基板10の強度も高くすることができる。また、半導体基板12にCMOS半導体構造と再配線層を形成したあとは、ブレードで第1基板14aから第2基板14bを剥離して除去すれば、支持基板14の厚さを簡単に薄くすること、つまり半導体デバイスの低背化することができる。そのため、支持基板14と同じ厚さのバルクな支持基板をバックグラインド工程で薄くする場合に比べて、低コストで済む。その結果、半導体デバイス30の製造コストが嵩むのを抑えることができる。除去した第2基板14bは、次回複合基板10を作製する際に再利用することができるため、その点でもコストを抑えることができる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態では、第1及び第2基板14a,14bを直接接合により接合する場合を説明したが、第1及び第2基板14a,14bを有機接着層を介して接合してもよい。例えば、第1及び第2基板14a,14bの接合面の一方又は両方に有機接着剤を均一に塗布し、両者を重ね合わせた状態で有機接着剤(例えばウレタン系、エポキシ系等)を固化させることにより接合する。接合強度は上述した実施形態と同様になるようにする。このようにしても、本発明の効果が得られる。
[実施例1]
本実施例では、透光性アルミナセラミックからなる第1及び第2基板を接合した支持基板を作製し、この支持基板とSi基板とを接合して複合基板を作製し、Si基板にCMOS半導体構造を形成した。以下、この点を詳説する。
本実施例では、透光性アルミナセラミックからなる第1及び第2基板を接合した支持基板を作製し、この支持基板とSi基板とを接合して複合基板を作製し、Si基板にCMOS半導体構造を形成した。以下、この点を詳説する。
まず、透光性アルミナセラミック製のブランク基板を以下の手順で作製した。表1に示す原料粉末、分散媒、ゲル化剤、分散剤及び触媒を混合したスラリーを調製した。α−アルミナ粉末は、比表面積3.5〜4.5m2/g、平均一次粒子径0.35〜0.45μmのものを用いた。このスラリーを、アルミニウム合金製の型に室温で注型の後、室温で1時間放置した。次いで40℃で30分放置し、固化を進めてから、離型した。さらに、室温、次いで90℃の各々にて2時間放置して、板状の粉末成形体を得た。得られた粉末成形体を、大気中1100℃で仮焼(予備焼成)の後、水素:窒素=3:1(体積比)の雰囲気中、1750℃で焼成を行い、その後、同条件でアニール処理を実施し、直径150mm、厚み1.0mmのブランク基板とした。
続いて、2枚のブランク基板を高精度研磨加工を以下の手順で実施した。まず、グリーンカーボンによる両面ラップ加工により形状を整えた後、ダイヤモンドスラリーによる両面ラップ加工を実施した。ダイヤモンドの粒径は3μmとした。それぞれのブランク基板の厚みは、200μmと450μmとした。厚みが200μmのブランク基板を第1基板、厚みが450μmのブランク基板を第2基板と称する。第1基板の片面に対して、CMPによりRa<1nmまで仕上げ加工を実施した。その後、表面の汚染を除去するべく、第1及び第2基板に対して洗浄を実施した。
続いて、第1及び第2基板をプラズマ活性化法により直接接合して支持基板とした。まず、第1基板のうちCMP仕上げ加工を施した面とは反対側の面と第2基板のうち一方の面を、粒径3μmのダイヤモンドによるラップ面とした。第1及び第2基板を洗浄して表面の汚れを取った後、第1及び第2基板のそれぞれの表面を酸素プラズマ雰囲気に50秒間さらした。次いで、第1及び第2基板のそれぞれのビーム照射面を接触させるように重ね合わせた後、基板のエッジ部付近を押さえることで自発接合面を伝播させ、総厚み650μmの支持基板を得た。
クラックオープニング法を用いて単位面積当たりの結合エネルギーを測定したところ、第1及び第2基板との結合エネルギーは約0.1J/m2であった。一般的にシリコンのバルク強度が2〜2.5J/m2と言われており、第1及び第2基板との結合エネルギーはバルク強度より弱く、ブレードによる剥離が可能であることを確認した。なお、クラックオープニング法とは、貼り合わせ界面にブレードを挿入し、進入したブレードの距離で接合界面の表面エネルギーを測る方法である。使用したブレードはフェザー安全剃刀社製の品番99077(刃渡り:約37mm、厚さ:0.1mm,材質:ステンレス鋼)とした。
続いて、支持基板のうちCMP仕上げを施した表面とシリコン基板とを、プラズマ活性化による直接接合により貼り合せ、研磨加工によりシリコン基板を1μmまで薄板加工し、その後200℃にアニール処理を行うことでシリコンと透光性アルミナからなる複合基板を得た。この時点での基板の反りは150mm径にて50μmであった。これは半導体プロセスに投入しうる反り量であった。
この複合基板のうちのシリコン基板にCMOS半導体構造と再配線層を形成した。最後に支持基板を構成する第1及び第2基板をブレードにより剥離して第2基板を取り外し、支持基板の厚みを200μmとすることで、バックグラインド工程を行うことなく、所望の支持基板の厚みを実現できることを確認した。
[比較例1]
本比較例では、透光性アルミナセラミックからなる1枚のブランク基板を支持基板とし、この支持基板とシリコン基板とを接合して複合基板を作製した。具体的には、まず、実施例1と同様にして、直径150mm、厚み400μmの透光性アルミナセラミック製のブランク基板を作製し、これにラップ加工及びCMP加工を施して厚み200μmのブランク基板とし、これを支持基板とした。続いて、この支持基板とシリコン基板とをプラズマ活性化による直接接合により貼り合わせ、研磨加工によりシリコン基板を1μmまで薄板加工し、さらに200℃にてアニール処理を行い、比較例1の複合基板を得た。この時点での反りを測定したところ、150mm径にて150μmであり、実施例1と比べて大きな反りとなることを確認した。この場合、半導体のリソグラフィー工程にてパターンずれを起こす要因となることが懸念される。
本比較例では、透光性アルミナセラミックからなる1枚のブランク基板を支持基板とし、この支持基板とシリコン基板とを接合して複合基板を作製した。具体的には、まず、実施例1と同様にして、直径150mm、厚み400μmの透光性アルミナセラミック製のブランク基板を作製し、これにラップ加工及びCMP加工を施して厚み200μmのブランク基板とし、これを支持基板とした。続いて、この支持基板とシリコン基板とをプラズマ活性化による直接接合により貼り合わせ、研磨加工によりシリコン基板を1μmまで薄板加工し、さらに200℃にてアニール処理を行い、比較例1の複合基板を得た。この時点での反りを測定したところ、150mm径にて150μmであり、実施例1と比べて大きな反りとなることを確認した。この場合、半導体のリソグラフィー工程にてパターンずれを起こす要因となることが懸念される。
本出願は、2013年2月19日に出願された日本国特許出願第2013−30161号を優先権主張の基礎としており、引用によりその内容の全てが本明細書に含まれる。
本発明の複合基板は、SOI基板やSOS基板として利用可能である。
10 複合基板、12 半導体基板、14 支持基板、30 半導体デバイス。
Claims (7)
- 半導体基板と絶縁性の支持基板とを貼り合わせた複合基板であって、
前記支持基板は、同じ絶縁材料で作られた第1基板と第2基板とがブレードで剥離可能な強度で接合され、前記第1基板のうち前記第2基板との接合面とは反対側の面で前記半導体基板と貼り合わされた、
複合基板。 - 前記第1及び第2基板の材料は、シリコン、サファイア、アルミナ、窒化ケイ素、窒化アルミニウム及び炭化珪素からなる群より選ばれた1種である、
請求項1に記載の複合基板。 - 前記第1及び第2基板の材料は、透光性アルミナである、
請求項1又は2に記載の複合基板。 - 前記ブレードで剥離可能な強度とは、前記第1及び第2基板の単位面積あたりの結合エネルギーが0.05〜0.6J/m2の範囲である、
請求項1〜3のいずれか1項に記載の複合基板。 - (a)請求項1〜4のいずれか1項に記載の複合基板を準備する工程と、
(b)前記複合基板のうち前記半導体基板にCMOS半導体構造を形成する工程と、
(c)ブレードで前記第1基板から前記第2基板を剥離して除去する工程と、
(d)前記複合基板をダイシングして半導体デバイスを得る工程と、
を含む半導体デバイスの製法。 - 前記工程(a)では、前記第1基板と前記第2基板とをブレードで剥離可能な強度で接合して前記支持基板を作製し、その後前記支持基板と前記半導体基板とを接合する工程である、
請求項5に記載の半導体デバイスの製法。 - 請求項5又は6に記載の半導体デバイスの製法によって得られる、半導体デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030161 | 2013-02-19 | ||
JP2013030161 | 2013-02-19 | ||
PCT/JP2014/053689 WO2014129433A1 (ja) | 2013-02-19 | 2014-02-18 | 複合基板、半導体デバイス及び半導体デバイスの製法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014129433A1 true JPWO2014129433A1 (ja) | 2017-02-02 |
Family
ID=51391223
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015501444A Active JP5934424B2 (ja) | 2013-02-19 | 2014-02-18 | 弾性波デバイスの製法 |
JP2015501445A Pending JPWO2014129433A1 (ja) | 2013-02-19 | 2014-02-18 | 複合基板及び半導体デバイスの製法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015501444A Active JP5934424B2 (ja) | 2013-02-19 | 2014-02-18 | 弾性波デバイスの製法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US9911639B2 (ja) |
EP (1) | EP2960925B1 (ja) |
JP (2) | JP5934424B2 (ja) |
KR (2) | KR102094026B1 (ja) |
CN (2) | CN105074868B (ja) |
DE (1) | DE112014000888T5 (ja) |
TW (2) | TWI609435B (ja) |
WO (2) | WO2014129432A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105074868B (zh) | 2013-02-19 | 2019-02-22 | 日本碍子株式会社 | 复合基板、半导体装置及半导体装置的制法 |
JP6567970B2 (ja) * | 2013-07-25 | 2019-08-28 | 日本碍子株式会社 | 複合基板の製法 |
TWD174921S (zh) * | 2014-12-17 | 2016-04-11 | 日本碍子股份有限公司 | 複合基板之部分 |
CN105931997B (zh) * | 2015-02-27 | 2019-02-05 | 胡迪群 | 暂时性复合式载板 |
WO2017047604A1 (ja) * | 2015-09-15 | 2017-03-23 | 日本碍子株式会社 | 複合基板の製造方法 |
FR3042649B1 (fr) * | 2015-10-20 | 2019-06-21 | Soitec | Procede de fabrication d'une structure hybride |
FR3042647B1 (fr) * | 2015-10-20 | 2017-12-01 | Soitec Silicon On Insulator | Structure composite et procede de fabrication associe |
CN107406335B (zh) * | 2016-03-22 | 2020-12-08 | 住友电气工业株式会社 | 陶瓷基板、层叠体和saw器件 |
FR3054930B1 (fr) * | 2016-08-02 | 2018-07-13 | Soitec | Utilisation d'un champ electrique pour detacher une couche piezo-electrique a partir d'un substrat donneur |
US10629577B2 (en) | 2017-03-16 | 2020-04-21 | Invensas Corporation | Direct-bonded LED arrays and applications |
DE102017112659B4 (de) * | 2017-06-08 | 2020-06-10 | RF360 Europe GmbH | Elektrischer Bauelementwafer und elektrisches Bauelement |
JP7224094B2 (ja) | 2017-06-26 | 2023-02-17 | 太陽誘電株式会社 | 弾性波共振器、フィルタおよびマルチプレクサ |
US11169326B2 (en) | 2018-02-26 | 2021-11-09 | Invensas Bonding Technologies, Inc. | Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects |
US11256004B2 (en) * | 2018-03-20 | 2022-02-22 | Invensas Bonding Technologies, Inc. | Direct-bonded lamination for improved image clarity in optical devices |
JP7194194B2 (ja) * | 2018-09-25 | 2022-12-21 | 京セラ株式会社 | 複合基板、圧電素子および複合基板の製造方法 |
TWI815970B (zh) * | 2018-11-09 | 2023-09-21 | 日商日本碍子股份有限公司 | 壓電性材料基板與支持基板的接合體、及其製造方法 |
CN109678107B (zh) * | 2018-12-03 | 2020-12-08 | 华中科技大学 | 一种粘接单晶硅和蓝宝石的方法 |
US11762200B2 (en) | 2019-12-17 | 2023-09-19 | Adeia Semiconductor Bonding Technologies Inc. | Bonded optical devices |
JP7271458B2 (ja) * | 2020-02-03 | 2023-05-11 | 信越化学工業株式会社 | 複合基板の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
JP2005302805A (ja) * | 2004-04-07 | 2005-10-27 | Sony Corp | 半導体素子及びその製造方法 |
JP2009117707A (ja) * | 2007-11-08 | 2009-05-28 | Mitsubishi Heavy Ind Ltd | デバイスおよびデバイス製造方法 |
JP2009164314A (ja) * | 2007-12-30 | 2009-07-23 | Fujikura Ltd | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1012547A (ja) | 1996-06-19 | 1998-01-16 | Asahi Chem Ind Co Ltd | 半導体基板の製造方法 |
FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
JP4124154B2 (ja) * | 2004-04-02 | 2008-07-23 | 松下電器産業株式会社 | 音響変換器およびその製造方法 |
FR2890456B1 (fr) * | 2005-09-02 | 2009-06-12 | Commissariat Energie Atomique | Dispositif de couplage hermetique |
JP4686342B2 (ja) | 2005-11-30 | 2011-05-25 | 株式会社日立メディアエレクトロニクス | 弾性表面波装置及びこれを搭載した通信端末。 |
JP4162094B2 (ja) | 2006-05-30 | 2008-10-08 | 三菱重工業株式会社 | 常温接合によるデバイス、デバイス製造方法ならびに常温接合装置 |
FR2903808B1 (fr) * | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
US7408286B1 (en) | 2007-01-17 | 2008-08-05 | Rf Micro Devices, Inc. | Piezoelectric substrate for a saw device |
JP2009094661A (ja) * | 2007-10-05 | 2009-04-30 | Hitachi Media Electoronics Co Ltd | 弾性表面波装置及びこれを搭載した移動通信端末 |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
WO2009081651A1 (ja) | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | 複合圧電基板の製造方法 |
JP5252706B2 (ja) | 2008-10-23 | 2013-07-31 | 内山工業株式会社 | コルク栓製造用成型装置 |
JP4821834B2 (ja) | 2008-10-31 | 2011-11-24 | 株式会社村田製作所 | 圧電性複合基板の製造方法 |
JP2010187373A (ja) | 2009-01-19 | 2010-08-26 | Ngk Insulators Ltd | 複合基板及びそれを用いた弾性波デバイス |
JP5177015B2 (ja) * | 2009-02-27 | 2013-04-03 | 富士通株式会社 | パッケージドデバイスおよびパッケージドデバイス製造方法 |
FR2956822A1 (fr) * | 2010-02-26 | 2011-09-02 | Soitec Silicon On Insulator Technologies | Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche |
JP2011190509A (ja) * | 2010-03-15 | 2011-09-29 | Seiko Instruments Inc | マスク材、圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計 |
FR2964048B1 (fr) * | 2010-08-30 | 2012-09-21 | Commissariat Energie Atomique | Procédé de réalisation d'un film, par exemple monocristallin, sur un support en polymère |
JP5695394B2 (ja) * | 2010-11-17 | 2015-04-01 | 日本碍子株式会社 | 複合基板の製法 |
JP2013172369A (ja) * | 2012-02-22 | 2013-09-02 | Nippon Dempa Kogyo Co Ltd | 圧電デバイス及び圧電デバイスの製造方法 |
CN105074868B (zh) | 2013-02-19 | 2019-02-22 | 日本碍子株式会社 | 复合基板、半导体装置及半导体装置的制法 |
-
2014
- 2014-02-18 CN CN201480009140.3A patent/CN105074868B/zh not_active Expired - Fee Related
- 2014-02-18 TW TW103105235A patent/TWI609435B/zh not_active IP Right Cessation
- 2014-02-18 WO PCT/JP2014/053688 patent/WO2014129432A1/ja active Application Filing
- 2014-02-18 TW TW103105234A patent/TWI635632B/zh active
- 2014-02-18 KR KR1020157021922A patent/KR102094026B1/ko active IP Right Grant
- 2014-02-18 WO PCT/JP2014/053689 patent/WO2014129433A1/ja active Application Filing
- 2014-02-18 DE DE112014000888.5T patent/DE112014000888T5/de active Pending
- 2014-02-18 CN CN201480009131.4A patent/CN105027436B/zh active Active
- 2014-02-18 KR KR1020157021923A patent/KR102222089B1/ko active IP Right Grant
- 2014-02-18 JP JP2015501444A patent/JP5934424B2/ja active Active
- 2014-02-18 JP JP2015501445A patent/JPWO2014129433A1/ja active Pending
- 2014-02-18 EP EP14754763.2A patent/EP2960925B1/en not_active Not-in-force
-
2015
- 2015-07-29 US US14/811,953 patent/US9911639B2/en active Active
- 2015-08-13 US US14/825,715 patent/US9812345B2/en active Active
-
2017
- 2017-11-03 US US15/802,967 patent/US10629470B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005708A (ja) * | 2003-06-11 | 2005-01-06 | Soi Tec Silicon On Insulator Technologies | 異質構造の製造方法 |
JP2005302805A (ja) * | 2004-04-07 | 2005-10-27 | Sony Corp | 半導体素子及びその製造方法 |
JP2009117707A (ja) * | 2007-11-08 | 2009-05-28 | Mitsubishi Heavy Ind Ltd | デバイスおよびデバイス製造方法 |
JP2009164314A (ja) * | 2007-12-30 | 2009-07-23 | Fujikura Ltd | 貼り合わせ基板および貼り合せ基板を用いた半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105027436B (zh) | 2018-04-24 |
US20180053679A1 (en) | 2018-02-22 |
CN105027436A (zh) | 2015-11-04 |
WO2014129432A1 (ja) | 2014-08-28 |
CN105074868B (zh) | 2019-02-22 |
US20150328875A1 (en) | 2015-11-19 |
CN105074868A (zh) | 2015-11-18 |
DE112014000888T5 (de) | 2015-11-26 |
US9812345B2 (en) | 2017-11-07 |
TWI609435B (zh) | 2017-12-21 |
EP2960925A1 (en) | 2015-12-30 |
TWI635632B (zh) | 2018-09-11 |
WO2014129433A1 (ja) | 2014-08-28 |
TW201501213A (zh) | 2015-01-01 |
EP2960925B1 (en) | 2018-04-25 |
JPWO2014129432A1 (ja) | 2017-02-02 |
KR20150120354A (ko) | 2015-10-27 |
EP2960925A4 (en) | 2016-06-22 |
US9911639B2 (en) | 2018-03-06 |
US10629470B2 (en) | 2020-04-21 |
KR20150118143A (ko) | 2015-10-21 |
TW201501378A (zh) | 2015-01-01 |
KR102094026B1 (ko) | 2020-03-27 |
JP5934424B2 (ja) | 2016-06-15 |
KR102222089B1 (ko) | 2021-03-04 |
US20150380290A1 (en) | 2015-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014129433A1 (ja) | 複合基板、半導体デバイス及び半導体デバイスの製法 | |
JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4839818B2 (ja) | 貼り合わせ基板の製造方法 | |
KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
JP5351191B2 (ja) | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 | |
KR20120052160A (ko) | 복합 기판 및 복합 기판의 제조 방법 | |
TWI590393B (zh) | 陶瓷基板、積層體及表面聲波元件 | |
JP5756888B2 (ja) | 半導体用複合基板のハンドル基板 | |
JP6076486B2 (ja) | 半導体用複合基板のハンドル基板 | |
TW201628055A (zh) | 貼合式soi晶圓的製造方法 | |
WO2014174946A1 (ja) | 半導体用複合基板のハンドル基板 | |
US20130154049A1 (en) | Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology | |
JP2019125731A (ja) | 貼り合わせウェーハの製造方法 | |
KR101642671B1 (ko) | 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판 | |
JP5368002B2 (ja) | Soi基板の製造方法 | |
JP4440810B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP6024239B2 (ja) | 半導体装置の製造方法 | |
JP2007335433A (ja) | ウェーハの端面処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |