TWI815970B - 壓電性材料基板與支持基板的接合體、及其製造方法 - Google Patents

壓電性材料基板與支持基板的接合體、及其製造方法 Download PDF

Info

Publication number
TWI815970B
TWI815970B TW108134168A TW108134168A TWI815970B TW I815970 B TWI815970 B TW I815970B TW 108134168 A TW108134168 A TW 108134168A TW 108134168 A TW108134168 A TW 108134168A TW I815970 B TWI815970 B TW I815970B
Authority
TW
Taiwan
Prior art keywords
piezoelectric material
substrate
silicon
silicon oxide
material substrate
Prior art date
Application number
TW108134168A
Other languages
English (en)
Other versions
TW202038489A (zh
Inventor
崛裕二
山寺喬紘
Original Assignee
日商日本碍子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本碍子股份有限公司 filed Critical 日商日本碍子股份有限公司
Publication of TW202038489A publication Critical patent/TW202038489A/zh
Application granted granted Critical
Publication of TWI815970B publication Critical patent/TWI815970B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Piezo-Electric Transducers For Audible Bands (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本發明之課題係在將壓電性材料基板與矽基板隔著由氧化矽所構成之接合層而進行接合之際,防止接合體的破損或裂縫,並在較寬的頻率範圍使接合體的實效電阻率提高。

用以解決上述課題之手段為在由矽所構成之支持基板1上藉由濺鍍法而設置矽膜2。藉由在400℃以上、600℃以下的溫度中將矽膜2進行熱處理,而使中間層3產生。將壓電性材料基板隔著由氧化矽所構成之接合層及中間層3而對支持基板1進行接合。

Description

壓電性材料基板與支持基板的接合體、及其製造方法
本發明係關於一種壓電性材料基板與支持基板的接合體,其製造方法及彈性波元件。
為了實現CMOS器件的高速化、低耗電化,SOI基板係被廣泛地使用,然而,吾人知悉起因於SiO2所具有之固定電荷,會使CMOS器件的高頻特性劣化(非專利文獻1)。
具體而言,儘管使用高電阻矽作為底層基板,但實效電阻率亦會下降,而使電場洩漏或寄生電容產生。
以防止上述情況為目的,吾人提出在SiO2膜的正下方,導入具有許多載子捕捉能態的層(所謂的高捕捉層)之構造的SOI基板。具體而言,係藉由形成多晶矽層而形成捕捉能態(非專利文獻2),此外,已有人報告藉由使多晶矽層的微晶大小變小,可提高該能態密度並增強抑制效果(非專利文獻3)。
另一方面,已有人實現「使用了由壓電體、SiO2膜及矽基板所構成之貼合基板」的高性能彈性波過濾器(非專利文獻4),然而,在施加高頻訊號的彈性波過濾器中,可預見與CMOS器件相同之因SiO2膜之固定電荷所造成的特性劣化。
因此,在專利文獻1中,揭露了在矽基板表面形成非晶Si膜或是多晶Si膜之構造作為其抑制方法。
[習知技術文獻]
[非專利文獻]
[非專利文獻1]
“Impact of Si substrate resistivity on the non-linear behavior of RF CPW transmission lines” Proceedings of the 3rd European Microwave Integrated Circuits Conference, pages 36 to 39
[非專利文獻2]
“Low-Loss CPW Lines on surface Stabilized High-Resistivity Silicon” IEEE MICROWAVE AND GUIDED WAVE LETTERS, VOL.9, NO.10, pages 395 to 397, OCTOBER 1999
[非專利文獻3]
“A Nanocrystalline Silicon Surface-Passivation Layer on an HR-Si Substrate for RFICs” IEEE ELECTRON DEVICE LETTERS, VOL.32, NO.3, pages 369 to 371, MARCH 2011
[非專利文獻4]
“I.H.P.SAW Technology and its Application to Microacoustic Compounds (Invited)” Proceedings of IUS 2017
[專利文獻]
專利文獻1:US 2017/0063332 A1
非晶Si膜或多晶Si膜係在400~1000℃的溫度下,藉由化學氣相沉積法而成膜。因此,在成膜後會殘留較大的膜應力。吾人知悉在由壓電體、SiO2膜及矽基板所構成之貼合基板中,由於各自的熱膨脹係數大不相同,因此在伴隨加熱的製程中,接合體的破損會頻頻發生而成為問題。吾人發現,若膜應力存在於內部,則會使裂縫或破裂的問題變得更加惡化。
本發明之課題在於,在將壓電性材料基板與矽基板隔著由氧化矽所構成之接合層而加以接合之際,防止接合體的破損或裂縫,並在較寬的頻率範圍使接合體之實效電阻率提高。
依本發明之接合體的製造方法具有以下步驟:矽膜形成步驟,在由矽所構成的支持基板上,藉由物理氣相沉積法而設置矽膜。
熱處理步驟,藉由將該矽膜在400℃以上、600℃以下的溫度中進行熱處理,而使中間層產生;及接合步驟,將壓電性材料基板,隔著由氧化矽構成之接合層及該中間層而對該支持基板進行接合。
又,依本發明之接合體包含:支持基板,由矽所構成; 壓電性材料基板;中間層,藉由在400℃以上、600℃以下的溫度中,將藉由物理氣相沉積法而設於該支持基板上之矽膜進行熱處理而設置;及接合層,由設於該中間層與該壓電性材料基板之間的氧化矽所構成。
又,依本發明之彈性波元件包含:該接合體;及電極,設於該壓電性材料基板上。
本案發明人嘗試在將壓電性材料基板與矽基板,隔著由氧化矽所構成之接合層而加以接合之際,藉由濺鍍法而在由矽所構成之支持基板上設置矽膜,並將其隔著由氧化矽所構成之接合層,而對壓電性材料基板進行接合。吾人認為由於物理氣相沉積法為低溫製程,故與習知技術文獻記載之製法般設置多晶矽膜或非晶矽膜的情況不同,矽膜中的殘留應力較少,就此結果而言,可抑制接合體的裂縫或破裂。
因此,若實際藉由物理氣相沉積法將矽膜設於矽基板上,並將該矽膜隔著由氧化矽所構成之接合層而對壓電性材料基板進行接合,則接合體的破裂或裂縫會受到抑制。然而,吾人發現接合體之實效電阻率的頻率特性尚有改善的空間。
因此,本案發明人係藉由物理氣相沉積而將矽膜成膜於矽基板上後,將該矽膜在400℃以上、600℃以下的溫度中進行熱處理。接著,若將熱處理後的矽 膜隔著由氧化矽所構成之接合層而對壓電性材料基板進行接合,則發現在接合體不易產生破裂或裂縫。並且,吾人發現在這種情況下,實效電阻率會在涵蓋較寬的溫度範圍內而維持得較高,從而實現本發明。
又,本案發明人在該熱處理的前後,針對藉由物理氣相沉積而成膜在矽基板上的矽膜,以顯微鏡觀察其微構造。然而,在熱處理的前後,無法於微構造中發現明顯差異。另一方面,在將矽膜進行了熱處理的情況下,由於接合體之實效電阻率會在涵蓋較寬的溫度範圍內而維持得較高,因此顯然在矽膜的微構造或矽膜與矽基板之界面中的微構造中,產生變化。然而,在現時點中,藉由物理手段而將該微構造變化加以明確化的手法尚未明瞭,吾人認為如此之微構造變化的明確化很困難,並且不切實際。
1:支持基板
1a,1b,5a,5b:主面
2:矽膜
3:中間層
4:第一氧化矽層
5,5A:壓電性材料基板
5c:加工面
6:第二氧化矽層
7:接合層
8,8A:接合體
9:彈性波元件
10:電極
Vb:部分
Ra:算術平均粗糙度
圖1中(a)係顯示支持基板1,(b)係顯示在支持基板1上形成有矽膜2的狀態,(c)係顯示將矽膜2進行熱處理而形成中間層3的狀態,(d)係顯示在中間層3上設有第一氧化矽層4的狀態。
圖2中(a)係顯示壓電性材料基板5,(b)係顯示在壓電性材料基板5上設有第二氧化矽層6的狀態。
圖3中(a)係顯示使第一氧化矽層4與第二氧化矽層6接觸後的狀態,(b)係顯示接合體8。
圖4中(a)係顯示使接合體8A之壓電性材料基板5A變得較薄的狀態,(b)係顯示彈性波元件9。
圖5中(a)係顯示實施例所使用之CPW型電極,(b)係顯示(a)之Vb部分的放大圖。
圖6係針對實施例及比較例之元件,而顯示實效電阻率之頻率變化的圖表。
以下,適當參照圖面,並詳細說明本發明。
如圖1(a)所示,準備具有一對主面1a與1b的支持基板1。支持基板1係由矽所構成。接著,如圖1(b)所示,藉由物理氣相沉積法將矽膜2成膜在支持基板1的主面1a上。接著,藉由將矽膜2及支持基板1在400℃以上、600℃以下的溫度中進行熱處理,而設置由矽所構成之中間層3(圖1(c))。接著,可在中間層3上設置第一氧化矽層4(圖1(d))。
另一方面,如圖2(a)所示,準備具有一對主面5a、5b的壓電性材料基板5。接著,如圖2(b)所示,在壓電性材料基板5的主面5b上,設置由氧化矽所構成之第二接合層6。
在較佳的實施態樣中,係藉由分別將電漿照射至第一氧化矽層4的表面及第二氧化矽層6的表面而使表面活化,並形成活化的接合面。
接著,如圖3(a)所示,使支持基板1上的第一氧化矽層4之活化面與壓電性材料基板5上的第二氧化矽層6之活化面接觸,而直接接合。藉此,如圖3(b)所示,可獲得接合體8。在此接合階段中,通常第一氧化矽層4與第二氧化矽層6會一體化,而形成一體的接合層7。
在此狀態下,亦可在壓電性材料基板5上設置電極。然而,較佳係如圖4(a)所示,將壓電性材料基板5之主面5a進行加工使基板5變得較薄,而獲得薄化後之壓電性材料基板5A。5c為加工面。接著,如圖4(b)所示,可在接合體8A之壓電性材料基板5A的加工面5c上,形成既定之電極10,而獲得彈性波元件9。
以下,依序敘述本發明之各構成元素。
在本發明製法中,係藉由物理氣相沉積法將矽膜設於由矽所構成之支持基板上。
構成支持基板之矽的種類並無特別限定,但較佳係單晶矽,又,亦可在矽中摻雜磷、硼。又,構成支持基板的矽,較佳係體積電阻率在1000Ω‧cm以上的高電阻矽。
接著,藉由物理氣相沉積法將矽膜成膜在支持基板上。此時,從本發明的觀點來看,較佳係在200℃以下的溫度中進行物理氣相沉積,更佳係在150℃以下的溫度中進行,特佳係在100℃以下的溫度中進行。
作為物理氣相沉積法可列舉濺鍍法或真空蒸鍍法。從膜質、成膜速度的穩定性的觀點來看,較佳係以反應濺射法作為濺鍍法。具體而言,藉由Ar離子濺射由金屬Si所構成之靶材後,使其與氧電漿反應而形成氧化矽膜。又,在真空蒸鍍法中,為了使膜密度、表面平滑性提高,較佳係使用離子束輔助的真空蒸鍍法。在任一成膜法中,均將成膜中之溫度上升抑制於150℃以下。
接著,在本發明中,係藉由在400℃以上、600℃以下的溫度中將矽膜進行熱處理,而使中間層產生。藉此,不僅可防止接合體的破裂或裂縫,亦可在涵蓋較寬的頻率範圍中,使接合體的實效電阻率提高。
中間層的厚度從本發明的觀點來看,較佳係在50nm以上,特佳係在100nm以上。又,中間層的厚度較佳係在2μm以下,更佳係在1μm以下。熱處理時的時間較佳係在2~10小時,又,熱處理時的環境氣體較佳係氮或氬等鈍性氣體環境氣體,或是在真空環境下。
接著,將壓電性材料基板隔著由氧化矽所構成之接合層及該中間層,而對支持基板進行接合。在這種情況下,可在中間層上設置氧化矽層,並將該氧化矽層對壓電性材料基板直接接合,或是可在支持基板上的中間層上設置第一氧化矽層,在壓電性材料基板上設置第二氧化矽層,並將該第一氧化矽層與該第二氧化矽層直接接合,藉此使接合層產生。
在中間層上及壓電性材料基板上形成氧化矽層時,並未限定該氧化矽層的成膜方法,可例示濺鍍、化學氣相沉積法(CVD)、蒸鍍。就在中間層上形成氧化矽層而言,係對中間層進行氧的濺鍍或離子植入,並藉由在氧化環境下的加熱而形成氧化矽層。
由氧化矽所構成之接合層的厚度從本發明的觀點來看,較佳係在0.05μm以上,更佳係在0.1μm以上,特佳係在0.2μm以上。又,接合層的厚度較佳係在3μm以下,更佳係在2.5μm以下,特佳係在2.0μm以下。
壓電性材料基板較佳係鉭酸鋰(LT)單晶、鈮酸鋰(LN)單晶及鈮酸鋰-鉭酸鋰固溶體。它們因為彈性波的傳播速度較快,機電耦合係數較大,故適合作為高頻且寬帶頻率用的彈性表面波器件。
又,雖然壓電性材料基板5之各主面5a、5b的法線方向並無特別限定,但例如當壓電性材料基板係由鉭酸鋰所構成時,由於使用「以彈性表面波的傳播方向亦即X軸為中心,而從Y軸往Z軸旋轉32~55°後的方向」,即「在歐拉角顯示(180°,58~35°,180°)的方向」,傳播損失較小,故較為適合。在壓電性材料基板係由鈮酸鋰所構成時,(A)由於使用「以彈性表面波的傳播方向亦即X軸為中心,而從Z軸往-Y軸旋轉37.8°後的方向」,即「在歐拉角顯示(0°,37.8°,0°)的方向」,機電耦合係數較大,故較為適合,或是(B)由於使用「以彈性表面波的傳播方向亦即X軸為中心,而從Y軸往Z軸旋轉40~65°後的方向」,即「在歐拉角顯示(180°,50~25°,180°)的方向」,可獲得高音速,故較為適合。此外,壓電性材料基板的大小並無特別限定,例如直徑為100~200mm,厚度為0.15~1μm。
在將壓電性材料基板的表面與中間層上的氧化矽層直接接合前,或是在將第一氧化矽層與第二氧化矽層直接接合前,較佳係在150℃以下將氧電漿照射至壓電性材料基板及各氧化矽層,而使各表面活化。
上述表面活化時的壓力較佳係在100Pa以下,更佳係在80Pa以下。又,環境氣體可僅含氧,但除了氧之外,亦可含有氮氣。
氧電漿照射時的溫度係設在150℃以下。藉此,可使接合強度較高,且獲得壓電性材料未劣化的接合體。從此觀點來看,雖將氧電漿照射時的溫度設在150℃以下,但更佳係設在100℃以下。
氧電漿照射至壓電性材料基板之表面時的能量較佳係100~150W。又,氧電漿照射時的能量與照射時間的乘積較佳係20~50Wh。又,氧電漿的照射時間較佳係在30分鐘以上。
又,電漿照射至氧化矽層之表面上時的壓力較佳係在100Pa以下,更佳係在80Pa以下。此時的能量較佳係30~120W。又,電漿照射時的能量與照射時間的乘積較佳係在1Wh以下。
在較佳實施態樣中,係在電漿處理前,將壓電性材料基板的表面及各氧化矽層的表面進行平坦化加工。將各表面平坦化的方法有拋光(lap)研磨,化學機械研磨加工(CMP)等。又,平坦面的算術平均粗糙度Ra較佳係在1.0nm以下,更佳係在0.3nm以下。
接著,使第一氧化矽層與第二氧化矽層接觸,或是使氧化矽層與壓電性材料基板接觸而直接接合。其後,較佳係藉由進行退火處理,而使接合強度提高。退火處理時的溫度較佳係在100℃以上、300℃以下。
本發明之接合體可對於彈性波元件而適當地加以使用。
作為彈性波元件,吾人知悉有彈性表面波器件或藍姆(Lamb)波元件、薄膜共振器[FBAR:Film Bulk Acoustic Resonator(薄膜體聲波元件)]等。例如,彈性表面波器件係在壓電性材料基板的表面設有激發彈性表面波之輸入側的IDT(Interdigital Transducer:數位間轉換器)電極(梳狀電極,亦稱為竹簾狀電極)及接收彈性表面波之輸出側的IDT電極。若將高頻訊號施加至輸入側的IDT電 極,則在電極間會產生電場,並且彈性表面波會被激發而在壓電性材料基板上傳播。接著,可從設於傳播方向之輸出側的IDT電極,取出傳播的彈性表面波作為電訊號。
構成壓電性材料基板上之電極(電極圖案)的材質,較佳係鋁、鋁合金、銅、金,更佳係鋁或是鋁合金。鋁合金較佳係使用在Al中混合了0.3到5重量%的Cu者。在這個情況下,作為Cu的代替,亦可使用Ti、Mg、Ni、Mo、Ta。
[實施例]
(實施例1)
一邊參照圖1~圖4一邊如說明所述般進行,可獲得依本發明之實施例的接合體。
具體而言,準備厚度為0.23mm且直徑為150mm的高電阻(≧2kΩ‧cm)Si基板(支持基板)1。將該支持基板1導入至濺鍍裝置(「RAS-1100BII」SHINCRON公司製),並成膜約500nm厚度的矽膜2。此時的成膜條件係如以下所示。
偏壓電力:6000W
Ar氣體流量:100sccm
微波電力:1500W
速率:0.3nm/sec
成膜時的腔室內壓力:0.1Pa
接著,將形成有矽膜2的支持基板1從腔室取出,並藉由以潔淨烘箱在500℃的溫度下對該支持基板1進行10小時熱處理,而使中間層3產生。熱處理時的環境氣體為氮環境氣體,環境氣體壓力為1atm。
接著,將熱處理後的支持基板1再度導入至濺鍍裝置,並接著將由SiO2所構成之第一氧化矽層4成膜至600nm的厚度。與此同時,將由厚度為0.25mm且兩面為鏡面之42°Y切割黑色鉭酸鋰基板所構成之壓電性材料基板5導入至相同的腔室,並成膜第二氧化矽層6。此時的成膜條件係如以下所示。但是,在藉由濺鍍而將矽成膜之際,為了使矽氧化會以流量200sccm導入O2氣體。
偏壓電力:6000W
Ar氣體流量:100sccm
微波電力:1500W
速率:0.3nm/sec
成膜時的腔室內壓力:0.1Pa
將成膜後的支持基板1及壓電性材料基板5從腔室取出,並將第一氧化矽層4及第二氧化矽層6分別進行橫跨約100nm之厚度的CMP(化學機械研磨)。此後各表面的Ra為0.2nm左右,而獲得了非常光滑的平滑面。
接著,分別清洗第一氧化矽層4及第二氧化矽層6的各表面,以從各表面去除微粒。使清洗後之第一及第二氧化矽層如圖3(a)所示般接觸,並進行電漿活化接合。為了獲得充分的接合強度,而在120℃的烘箱保持10小時。藉由將從烘箱取出之接合體8的壓電性材料基板進行磨削及研磨,最終使其薄化至1μm的厚度。
為了評估如此製作之接合體8A的高頻特性,係將如圖5(a)、(b)所示之形態的共面波導(CPW:Coplanar waveguide)製作於壓電性材料基板上。然而,圖5(a) 係顯示CPW的平面圖案,圖5(b)係顯示圖5(a)之CPW末端部分的形狀。又,在以下顯示CPW的設計規格。
L1:2100μm
L2:2500μm
L3:3100μm
W1:60μm
W2:3000μm
G1:340μm
使TECHNOPROBE公司製的高頻探針(TP40-GSG-250-N-L)接觸於CPW的兩端,並以KEYSIGHT TECHNOLOGIES公司製的網路分析儀「PNA-X」測量CPW的S參數。根據測量資料,並基於並聯直通法計算接合體的實效電阻率。在圖6顯示實效電阻率之頻率變化(實施例1)。
(比較例1)
在本例中,係在並未形成作為高捕捉層而發揮作用的中間層3之情況下,在支持基板上形成氧化矽層4。除此之外,係以與實施例1同樣的方式獲得接合體。針對該接合體,以與實施例1同樣的方式測量實效電阻率的頻率變化,並將結果顯示於圖6。
就此結果而言,相對於沒有高捕捉層的比較例1,實施例1之實效電阻率涵蓋整個頻率範圍均明顯較高。例如,在1GHz時,比較例1的實效電阻率為1×104Ω‧cm,但實施例1為3×104Ω‧cm,實效電阻率高出3倍。亦即,在實施例1中,特別可確認到在高頻區域的特性改善。
(比較例2)
在本例中,係以與實施例1同樣的方式製作接合體,但是並未進行藉由濺鍍法而形成之矽層2的熱處理。針對該接合體,以與實施例1同樣的方式測量實效電阻率的頻率變化,並將結果顯示於圖6。
就此結果而言,相對於比較例2,實施例1之實效電阻率涵蓋整個頻率範圍均明顯較高。例如,在1GHz時,比較例2的實效電阻率為2×104Ω‧cm,但實施例1為3×104Ω‧cm,實效電阻率高出1.5倍。此意味著藉由濺鍍而成膜在矽基板上的矽層,會因為熱處理而改變性狀,使實效電阻率提高。
(比較例3)
以與實施例1同樣的方式製作接合體。但是,並未在支持基板上藉由濺鍍法而形成矽膜2,作為代替,在支持基板上藉由LP-CVD(low pressure chemical vapor deposition:低壓化學氣相沉積)法,以700℃將多晶矽成膜至500nm的厚度。針對該接合體,以與實施例1同樣的方式測量實效電阻率的頻率變化,並將結果顯示於圖6。
就此結果而言,實效電阻率的頻率變化係與比較例2幾乎相同。
(耐熱性測試)
將實施例1及比較例1、2、3的各接合體,分別置入溫度250℃的潔淨烘箱,並在經過20小時後將各接合體取出。就此結果而言,實施例1、比較例1、2的接 合體未有裂縫或破裂,可確認到有「藉由低溫成膜而達成抑制之殘留應力的效果」,相對於此,比較例3的接合體係破裂成兩個。
1:支持基板
1a,1b:主面
2:矽膜
3:中間層
4:第一氧化矽層

Claims (8)

  1. 一種接合體的製造方法,其包含以下步驟:矽膜形成步驟,在由矽所構成之支持基板上藉由物理氣相沉積法而設置矽膜;熱處理步驟,藉由以400℃以上、600℃以下的溫度,對該矽膜進行熱處理,而使中間層產生;及接合步驟,將壓電性材料基板隔著由氧化矽所構成之接合層及該中間層而對該支持基板進行接合。
  2. 如請求項1所述之接合體的製造方法,其中,該接合步驟包含以下步驟:在該中間層上設置第一氧化矽層的步驟;在該壓電性材料基板上設置第二氧化矽層的步驟;及藉由將該第一氧化矽層與該第二氧化矽層直接接合,而使該接合層產生的步驟。
  3. 如請求項1或2所述之接合體的製造方法,其中,以200℃以下的溫度進行該物理氣相沉積法。
  4. 如請求項1或2所述之接合體的製造方法,其中,該壓電性材料基板係由從由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰所構成之群組中所選擇之材質所製成。
  5. 如請求項1或2所述之接合體的製造方法,其中,將該壓電性材料基板對該支持基板進行接合後,藉由研磨使該壓電性材料基板的厚度變薄。
  6. 一種接合體,包含:支持基板,由矽所製成;壓電性材料基板;中間層,藉由以400℃以上、600℃以下的溫度,對藉由物理氣相沉積法而設於該支持基板上的矽膜進行熱處理而設置;及接合層,由氧化矽所製成,並設於該中間層與該壓電性材料基板之間。
  7. 如請求項6所述之接合體,其中,該物理氣相沉積法係以200℃以下的溫度進行。
  8. 如請求項6或7所述之接合體,其中,該壓電性材料基板係由從由鈮酸鋰、鉭酸鋰及鈮酸鋰-鉭酸鋰所構成之群組中所選擇之材質所製成。
TW108134168A 2018-11-09 2019-09-23 壓電性材料基板與支持基板的接合體、及其製造方法 TWI815970B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018211338 2018-11-09
JP2018-211338 2018-11-09

Publications (2)

Publication Number Publication Date
TW202038489A TW202038489A (zh) 2020-10-16
TWI815970B true TWI815970B (zh) 2023-09-21

Family

ID=70612025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134168A TWI815970B (zh) 2018-11-09 2019-09-23 壓電性材料基板與支持基板的接合體、及其製造方法

Country Status (6)

Country Link
EP (1) EP3713085A4 (zh)
JP (2) JPWO2020095924A1 (zh)
KR (1) KR102413294B1 (zh)
CN (1) CN112913139A (zh)
TW (1) TWI815970B (zh)
WO (1) WO2020095924A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201627A1 (ja) * 2021-03-25 2022-09-29 日本碍子株式会社 接合体およびその製造方法
KR20230073726A (ko) 2021-11-19 2023-05-26 (주)위드멤스 기판 접합체 및 기판 접합 방법
WO2024004333A1 (ja) * 2022-06-27 2024-01-04 日本碍子株式会社 複合基板および複合基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061269A (ja) * 2009-09-07 2011-03-24 Seiko Epson Corp 弾性表面波デバイスの製造方法
US20150328875A1 (en) * 2013-02-19 2015-11-19 Ngk Insulators, Ltd. Composite Substrate, Elastic Wave Device, and Method for Producing Elastic Wave Device
TW201810740A (zh) * 2016-07-20 2018-03-16 信越化學工業股份有限公司 彈性表面波裝置用複合基板的製造方法
TW201813289A (zh) * 2016-07-20 2018-04-01 信越化學工業股份有限公司 表面聲波裝置用複合基板及其之製造方法與使用此複合基板之表面聲波裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001260099A (ja) * 2000-03-22 2001-09-25 Shimadzu Corp 高抵抗シリコン膜の製造方法及び微細加工構造体
CN102002673B (zh) * 2010-09-17 2011-10-26 陕西师范大学 纳米晶硅-氧化铝/氧化硅热电薄膜材料的制备方法
FR3037443B1 (fr) * 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
US10574203B2 (en) * 2015-07-28 2020-02-25 Qorvo Us, Inc. Bonded wafers and surface acoustic wave devices using same
US10541667B2 (en) 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
CN108781064B (zh) * 2016-03-25 2019-10-11 日本碍子株式会社 接合方法
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法
JP2018125325A (ja) * 2017-01-30 2018-08-09 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその製造方法
KR101972728B1 (ko) * 2017-03-31 2019-04-25 엔지케이 인슐레이터 엘티디 접합체 및 탄성파 소자
TWI780103B (zh) 2017-05-02 2022-10-11 日商日本碍子股份有限公司 彈性波元件及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061269A (ja) * 2009-09-07 2011-03-24 Seiko Epson Corp 弾性表面波デバイスの製造方法
US20150328875A1 (en) * 2013-02-19 2015-11-19 Ngk Insulators, Ltd. Composite Substrate, Elastic Wave Device, and Method for Producing Elastic Wave Device
TW201810740A (zh) * 2016-07-20 2018-03-16 信越化學工業股份有限公司 彈性表面波裝置用複合基板的製造方法
TW201813289A (zh) * 2016-07-20 2018-04-01 信越化學工業股份有限公司 表面聲波裝置用複合基板及其之製造方法與使用此複合基板之表面聲波裝置

Also Published As

Publication number Publication date
JPWO2020095924A1 (ja) 2021-02-15
JP2023080110A (ja) 2023-06-08
KR20200078571A (ko) 2020-07-01
EP3713085A1 (en) 2020-09-23
EP3713085A4 (en) 2021-01-13
US20200304095A1 (en) 2020-09-24
CN112913139A (zh) 2021-06-04
KR102413294B1 (ko) 2022-06-27
WO2020095924A1 (ja) 2020-05-14
TW202038489A (zh) 2020-10-16
JP7503167B2 (ja) 2024-06-19

Similar Documents

Publication Publication Date Title
CN110463038B (zh) 接合体和弹性波元件
JP7503167B2 (ja) 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子
JP6648346B1 (ja) 圧電性材料基板と支持基板との接合体
CN111066243B (zh) 弹性波元件及其制造方法
TWI804550B (zh) 壓電性材料基板與支持基板的接合體及其製造方法
JP2021180465A (ja) 表面弾性波デバイス用複合基板及びその製造方法
TWI762782B (zh) 接合體及彈性波元件
US11658635B2 (en) Joined body of piezoelectric material substrate and support substrate, and acoustic wave element
KR102312795B1 (ko) 압전성 재료 기판과 지지 기판의 접합체
TW201941938A (zh) 接合體及彈性波元件
CN111492577B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
US12101079B2 (en) Method of producing a bonded body of piezoelectric material substrate
WO2024004333A1 (ja) 複合基板および複合基板の製造方法
JP7526260B2 (ja) 接合体およびその製造方法
WO2022259591A1 (ja) 複合基板および複合基板の製造方法
JPWO2019244461A1 (ja) 接合体および弾性波素子
CN111819792A (zh) 压电性材料基板与支撑基板的接合体及其制造方法