JP2023080110A - 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子 - Google Patents

圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子 Download PDF

Info

Publication number
JP2023080110A
JP2023080110A JP2023042726A JP2023042726A JP2023080110A JP 2023080110 A JP2023080110 A JP 2023080110A JP 2023042726 A JP2023042726 A JP 2023042726A JP 2023042726 A JP2023042726 A JP 2023042726A JP 2023080110 A JP2023080110 A JP 2023080110A
Authority
JP
Japan
Prior art keywords
piezoelectric material
silicon
substrate
silicon oxide
material substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023042726A
Other languages
English (en)
Inventor
裕二 堀
Yuji Hori
喬紘 山寺
Takahiro Yamadera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JP2023080110A publication Critical patent/JP2023080110A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02574Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/02535Details of surface acoustic wave devices
    • H03H9/02543Characteristics of substrate, e.g. cutting angles
    • H03H9/02559Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25Constructional features of resonators using surface acoustic waves
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Abstract

【課題】圧電性材料基板とシリコン基板とを、酸化珪素からなる接合層を介して接合するのに際して、接合体の破損やクラックを防止しつつ、広い周波数範囲で接合体の実効抵抗率を向上させる。【解決手段】シリコンからなる支持基板1上にスパッタリング法によってシリコン膜2を設ける。シリコン膜2を400℃以上、600℃以下の温度で熱処理することで中間層3を生成させる。圧電性材料基板を、酸化珪素からなる接合層および中間層3を介して支持基板1に対して接合する。【選択図】 図1

Description

本発明は、圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子に関するものである。
CMOSデバイスの高速化、低消費電力化を実現するためにSOI基板が広く使われている。しかしながら、SiOの持つ固定電荷に起因して、CMOSデバイスの高周波特性が劣化することが知られている(非特許文献1)。具体的には、下地基板として高抵抗シリコンを用いているにも関わらず、実効抵抗率が低下し、電界が漏洩したり、寄生容量が発生したりする。
これを防ぐ目的で、SiO膜の直下に、キャリア捕捉準位を多数持つ層(いわゆるトラップリッチ層)を導入した構造のSOI基板が提案されている。具体的には、多結晶シリコン層を形成することでトラップ準位を形成する(非特許文献2)。さらには、多結晶シリコン層の微結晶サイズを小さくすることで、その準位密度が向上し抑制効果が高まることが報告されている(非特許文献3)。
一方、圧電体、SiO膜およびシリコン基板からなる貼り合わせ基板を用いた高性能弾性波フィルターが実現されている(非特許文献4)。しかしながら、高周波信号が印加される弾性波フィルターでは、CMOSデバイスと同じように、SiO膜の固定電荷による特性の劣化が予見される。
このため、特許文献1においては、その抑制方法として、シリコン基板表面にアモルファスSi膜または多結晶Si膜を形成する構造が開示されている。
‘’Impact of Si substrate resistivity on the non-linear behavior of RFCPW transmission lines’’ Proceedings of the 3rdEuropean Microwave Integrated Circuits Conference, pages 36 to 39 ‘’ Low-Loss CPW Lines on surface StabilizedHigh-Resistivity Silicon’’ IEEE MICROWAVE ANDGUIDED WAVE LETTERS, VOL. 9, NO. 10, pages 395 to 397, OCTOBER 1999 ‘’A Nanocrystalline Silicon Surface-Passivation Layer on an HR-SiSubstrate for RFICs’’ IEEE ELECTRON DEVICELETTERS, VOL. 32, NO. 3, pages 369 to 371, MARCH 2011 ‘’ I. H. P. SAW Technology and its Applicationto Microacoustic Compounds (Invited), Proceedings of IUS 2017
US 2017/0063332 A1
アモルファスSi膜や多結晶Si膜は、400~1000℃の温度でCVD法によって成膜される。そのため成膜後に大きな膜応力が残存する。圧電体、SiO膜およびシリコン基板からなる貼り合わせ基板では、それぞれの熱膨張係数が大きく異なるため、加熱を伴うプロセスで接合体の破損が頻発し、問題となることが分かった。膜応力を内在すると更にクラックや割れの問題が大きくなることが判明してきた。
本発明の課題は、圧電性材料基板とシリコン基板とを、酸化珪素からなる接合層を介して接合するのに際して、接合体の破損やクラックを防止しつつ、広い周波数範囲で接合体の実効抵抗率を向上させることである。
本発明に係る接合体の製造方法は、
シリコンからなる支持基板上に物理蒸着法によってシリコン膜を設けるシリコン膜形成工程、
前記シリコン膜を400℃以上、600℃以下の温度で熱処理することで中間層を生成させる熱処理工程、および
圧電性材料基板を、酸化珪素からなる接合層および前記中間層を介して前記支持基板に対して接合する接合工程
を有することを特徴とする。
また、本発明に係る接合体は、
シリコンからなる支持基板、
圧電性材料基板、
前記支持基板上に物理蒸着法によって設けられたシリコン膜を400℃以上、600℃以下の温度で熱処理することで設けられた中間層、および
前記中間層と前記圧電性材料基板との間に設けられた酸化珪素からなる接合層
を備えていることを特徴とする、接合体。
また、本発明に係る弾性波素子は、
前記接合体、および
前記圧電性材料基板上に設けられている電極
を備えている。
本発明者は、圧電性材料基板とシリコン基板とを、酸化珪素からなる接合層を介して接合するのに際して、シリコンからなる支持基板上にスパッタリング法によってシリコン膜を設け、これを酸化珪素からなる接合層を介して圧電性材料基板に対して接合することを試みた。物理蒸着法は低温プロセスであるので、先行技術文献記載の製法のように多結晶シリコン膜やアモルファスシリコン膜を設けた場合とは異なり、シリコン膜中の残留応力が少なく、この結果として接合体のクラックや割れは抑制できるものと考えられた。
このため、実際に物理蒸着法によってシリコン膜をシリコン基板上に設け、このシリコン膜を酸化珪素からなる接合層を介して圧電性材料基板に対して接合してみると、接合体の割れやクラックは抑制された。しかし、接合体の実効抵抗率の周波数特性は、いまだ改善の余地があることが判明した。
このため、本発明者は、シリコン基板上にシリコン膜を物理蒸着によって成膜した後、このシリコン膜を400℃以上、600℃以下の温度で熱処理してみた。そして、熱処理後のシリコン膜を、酸化珪素からなる接合層を介して圧電性材料基板に対して接合してみると、接合体に割れやクラックが発生しにくいことを見いだした。しかも、この場合には、実効抵抗率が広い温度範囲にわたって高く維持されることを見いだし、本発明に到達した。
なお、本発明者は、物理蒸着によってシリコン基板上に成膜したシリコン膜について、前記熱処理の前後で微構造を顕微鏡観察してみた。しかし、熱処理の前後で微構造に明確な相違を見いだすことはできなかった。この一方、シリコン膜を熱処理した場合には、接合体の実効抵抗率が広い温度範囲にわたって高く維持されることから、シリコン膜の微構造あるいはシリコン膜とシリコン基板との界面における微構造に変化が生じていることは明らかである。しかし、現時点では、この微構造変化を物理的手段によって明確化する手法が不明であり、このような物としての明確化は困難であり、また非実際的であると考えられる。
(a)は、支持基板1を示し、(b)は、支持基板1上にシリコン膜2を形成した状態を示し、(c)は、シリコン膜2を熱処理して中間層3を形成した状態を示し、(d)は、中間層3上に、第一の酸化珪素層4を設けた状態を示す。 (a)は、圧電性材料基板5を示し、(b)は、圧電性材料基板5上に第二の酸化珪素層6を設けた状態を示す。 (a)は、第一の酸化珪素層4と第二の酸化珪素層6を接触させた状態を示し、(b)は、接合体8を示す。 (a)は、接合体8Aの圧電性材料基板5Aを薄くした状態を示し,(b)は、弾性波素子9を示す。 (a)は、実施例で用いたCPW型電極を示し、(b)は、(a)のVb部分の拡大図を示す。 実施例および比較例の素子について、実効抵抗率の周波数変化を示すグラフである。
以下、適宜図面を参照しつつ、本発明を詳細に説明する。
図1(a)に示すように、一対の主面1aと1bとを有する支持基板1を準備する。支持基板1はシリコンからなる。次いで、図1(b)に示すように、支持基板1の主面1a上にシリコン膜2を物理蒸着法によって成膜する。次いで、シリコン膜2および支持基板1を400℃以上、600℃以下の温度で熱処理することによって、シリコンからなる中間層3を設ける(図1(c))。次いで、中間層3上に、第一の酸化珪素層4を設けることができる(図1(d))。
一方、図2(a)に示すように、一対の主面5a、5bを有する圧電性材料基板5を準備する。次いで、図2(b)に示すように、圧電性材料基板5の主面5b上に、酸化珪素からなる第二の接合層6を設ける。
好適な実施形態においては、第一の酸化珪素層4の表面および第二の酸化珪素層6の表面に、それぞれプラズマを照射することによって表面活性化し、活性化された接合面を形成する。
次いで、図3(a)に示すように、支持基板1上の第一の酸化珪素層4の活性化面と、圧電性材料基板5上の第二の酸化珪素層6の活性化面とを接触させ、直接接合する。これによって、図3(b)に示すように接合体8を得ることができる。この接合段階において、通常、第一の酸化珪素層4と第二の酸化珪素層6とは一体化し、一体の接合層7を形成する。
この状態で、圧電性材料基板5上に電極を設けても良い。しかし、好ましくは、図4(a)に示すように、圧電性材料基板5の主面5aを加工して基板5を薄くし、薄板化された圧電性材料基板5Aを得る。5cは加工面である。次いで、図4(b)に示すように、接合体8Aの圧電性材料基板5Aの加工面5c上に所定の電極10を形成し、弾性波素子9を得ることができる。
以下、本発明の各構成要素について順次述べる。
本発明製法では、シリコンからなる支持基板上に物理蒸着法によってシリコン膜を設ける。
支持基板を構成するシリコンの種類は特には限定されないが、単結晶シリコンであることが好ましく、またシリコン中にリン、ボロンがドープされていてもよい。また、支持基板を構成するシリコンは、体積抵抗率が1000Ω・cm以上である高抵抗シリコンであることが好ましい。
支持基板上にシリコン膜を物理蒸着法で成膜する。この際、本発明の観点からは、物理蒸着を200℃以下の温度で行うことが好ましく、150℃以下の温度で行うことが更に好ましく、100℃以下の温度で行うことが特に好ましい。
物理蒸着法としては、スパッタリング法や真空蒸着法があげられる。スパッタリング法としては、膜質、成膜速度の安定性の観点から反応性スパッタ法がこのましい。具体的には、金属SiからなるターゲットをArイオンによりスパッタした後に、酸素プラズマと反応させることで酸化珪素膜を形成する。また真空蒸着法では、膜密度、表面平滑性を向上させるため、イオンビームアシストを用いた真空蒸着法が好ましい。いずれの成膜法でも、成膜中の温度上昇は150℃以下に抑えられる。
次いで、本発明では、シリコン膜を400℃以上、600℃以下の温度で熱処理することで中間層を生成させる。これによって、接合体の割れやクラックを防止できるだけでなく、広い周波数範囲にわたって接合体の実効抵抗率を向上させることができる。
中間層の厚さは、本発明の観点からは、50nm以上であることが好ましく、100nm以上であることが特に好ましい。また、中間層の厚さは、2μm以下であることが好ましく、1μm以下が更に好ましい。熱処理時の時間は2~10時間が好ましく、また熱処理時の雰囲気は窒素やアルゴンなどの不活性ガス雰囲気、もしくは真空環境下が好ましい。
次いで、圧電性材料基板を、酸化珪素からなる接合層および前記中間層を介して支持基板に対して接合する。この場合には、中間層上に酸化珪素層を設け、この酸化珪素層を圧電性材料基板に対して直接接合することができる。あるいは、支持基板上の中間層上に第一の酸化珪素層を設け、圧電性材料基板上に第二の酸化珪素層を設け、第一の酸化珪素層と前記第二の酸化珪素層とを直接接合することで接合層を生成させることができる。
中間層上、圧電性材料基板上に酸化珪素層を形成するとき、この酸化珪素層の成膜方法は限定されないが、スパッタリング、化学的気相成長法(CVD)、蒸着を例示できる。中間層上に酸化珪素層を形成するには、中間層への酸素のスパッタリングやイオン注入、酸化雰囲気下での加熱によって酸化珪素層を形成できる。
酸化珪素からなる接合層の厚さは、本発明の観点からは、0.05μm以上であることが好ましく、0.1μm以上であることが更に好ましく、0.2μm以上であることが特に好ましい。また、接合層の厚さは、3μm以下であることが好ましく、2.5μm以下が好ましく、2.0μm以下が更に好ましい。
圧電性材料基板は、タンタル酸リチウム(LT)単結晶、ニオブ酸リチウム(LN)単結晶、ニオブ酸リチウム-タンタル酸リチウム固溶体が好ましい。これらは弾性波の伝搬速度が速く、電気機械結合係数が大きいため、高周波数且つ広帯域周波数用の弾性表面波デバイスとして適している。
また、圧電性材料基板5の各主面5a、5bの法線方向は、特に限定されないが、例えば、圧電性材料基板がタンタル酸リチウムからなるときには、弾性表面波の伝搬方向であるX軸を中心に、Y軸からZ軸に32~55°回転した方向のもの、オイラー角表示で(180°,58~35°,180°)、を用いるのが伝搬損失が小さいため好ましい。圧電性材料基板がニオブ酸リチウムからなるときには、(ア)弾性表面波の伝搬方向であるX軸を中心に、Z軸から-Y軸に37.8°回転した方向のもの、オイラー角表示で(0°,37.8°,0°)を用いるのが電気機械結合係数が大きいため好ましい、または、(イ)弾性表面波の伝搬方向であるX軸を中心に、Y軸からZ軸に40~65°回転した方向のもの、オイラー角表示で(180°,50~25°,180°)を用いるのが高音速がえられるため好ましい。更に、圧電性材料基板の大きさは、特に限定されないが、例えば、直径100~200mm,厚さが0.15~1μmである。
圧電性材料基板の表面と中間層上の酸化珪素層を直接接合する前、あるいは第一の酸化珪素層と第二の酸化珪素層とを直接接合する前には、圧電性材料基板、各酸化珪素層に150℃以下で酸素プラズマを照射し、各表面を活性化させることが好ましい。
こうした表面活性化時の圧力は、100Pa以下が好ましく、80Pa以下が更に好ましい。また、雰囲気は酸素のみであって良いが、酸素の他に、窒素ガスを含有していてもよい。
酸素プラズマ照射時の温度は150℃以下とする。これによって、接合強度が高く、かつ圧電性材料の劣化のない接合体が得られる。この観点から、酸素プラズマ照射時の温度を150℃以下とするが、
100℃以下とすることが更に好ましい。
圧電性材料基板の表面への酸素プラズマ照射時のエネルギーは、100~150Wが好ましい。また、酸素プラズマ照射時のエネルギーと照射時間との積は、20~50Whが好ましい。また、酸素プラズマの照射時間は、30分以上であることが好ましい。
また、酸化珪素層の表面上へのプラズマ照射時の圧力は、100Pa以下が好ましく80Pa以下が更に好ましい。この際のエネルギーは、30~120Wが好ましい。また、プラズマ照射時のエネルギーと照射時間との積は、1Wh以下が好ましい。
好適な実施形態においては、プラズマ処理前に、圧電性材料基板の表面および各酸化珪素層の表面を平坦化加工する。各表面を平坦化する方法は、ラップ(lap)研磨、化学機械研磨加工(CMP)などがある。また、平坦面の算術平均粗さRaは、1.0nm以下が好ましく、0.3nm以下が更に好ましい。
次いで、第一の酸化珪素層と第二の酸化珪素層とを接触させるか、あるいは酸化珪素層と圧電性材料基板とを接触させ、直接接合する。この後、アニール処理を行うことによって、接合強度を向上させることが好ましい。アニール処理時の温度は、100℃以上、300℃以下が好ましい。
本発明の接合体は、弾性波素子に対して好適に利用できる。
弾性波素子としては、弾性表面波デバイスやラム波素子、薄膜共振子(FBAR)などが知られている。例えば、弾性表面波デバイスは、圧電性材料基板の表面に、弾性表面波を励振する入力側のIDT(Interdigital Transducer)電極(櫛形電極、すだれ状電極ともいう)と弾性表面波を受信する出力側のIDT電極とを設けたものである。入力側のIDT電極に高周波信号を印加すると、電極間に電界が発生し、弾性表面波が励振されて圧電性材料基板上を伝搬していく。そして、伝搬方向に設けられた出力側のIDT電極から、伝搬された弾性表面波を電気信号として取り出すことができる。
圧電性材料基板上の電極(電極パターン)を構成する材質は、アルミニウム、アルミニウム合金、銅、金が好ましく、アルミニウムまたはアルミニウム合金がさらに好ましい。アルミニウム合金は、Alに0.3から5重量%のCuを混ぜたものを使用するのが好ましい。この場合、CuのかわりにTi、Mg、Ni、Mo、Taを使用しても良い。
(実施例1)
図1~図4を参照しつつ説明したようにして、本発明の実施例に係る接合体を得た。
具体的には、厚みが0.23mmで150mm径の高抵抗(≧2kΩ・cm)Si基板(支持基板)1を用意した。この支持基板1をスパッタリング装置(シンクロン社製「RAS-1100BII」)に導入し、約500nm厚みのシリコン膜2を成膜した。この時の成膜条件は以下に示すとおりである。

バイアス電力 : 6000W
Arガス流量: 100sccm
マイクロ波電力 : 1500W
レート: 0.3nm/sec
成膜時のチャンバー内圧力: 0.1Pa
次いで、シリコン膜2が形成された支持基板1をチャンバーから取り出し、クリーンオーブンで、500℃の温度で10時間熱処理することによって、中間層3を生成させた。熱処理時の雰囲気は窒素雰囲気であり、雰囲気圧力は1atmである。
次いで、熱処理後の支持基板1を再度スパッタリング装置に導入し、次にSiOからなる第一の酸化珪素層4を600nmの厚みで成膜した。これと同時に、厚さが0.25mmで両面が鏡面の42°Yカットブラックタンタル酸リチウム基板からなる圧電性材料基板5を同じチャンバーに導入し、第二の酸化珪素層6を成膜した。この時の成膜条件は以下のとおりである。ただし、スパッタリングによってシリコンを成膜する際に、シリコンを酸化させるためにOガスを流量200sccmで導入した。

バイアス電力 : 6000W
Arガス流量: 100sccm
マイクロ波電力 : 1500W
レート: 0.3nm/sec
成膜時のチャンバー内圧力: 0.1Pa
成膜後の支持基板1および圧電性材料基板5をチャンバーから取り出し、第一の酸化珪素層4および第二の酸化珪素層6をそれぞれ約100nmの厚さにわたってCMP(化学機械研磨)した。この後の各表面のRaは0.2nm程度であり、非常に滑らかな平滑面が得られた。
次いで、第一の酸化珪素層4および第二の酸化珪素層6の各表面をそれぞれ洗浄し、各表面からパーティクルを除去した。洗浄した第一および第二の酸化珪素層を、図3(a)に示すように接触させ、プラズマ活性化接合した。十分な接合強度を得るため、120℃のオーブンで10時間保持した。オーブンから取り出した接合体8の圧電性材料基板を研削および研磨することで、最終的に1μmの厚みまで薄くした。
このようにして作製した接合体8Aの高周波特性を評価する目的で、図5(a)、(b)に示すような形態のコプレーナ導波路(CPW)を圧電性材料基板上に作製した。ただし、図5(a)は、CPWの平面的パターンを示し、図5(b)は、図5(a)のCPW末端部分の形状を示す。また、CPWの設計緒元を以下に示す。

L1: 2100μm
L2: 2500μm
L3: 3100μm
W1: 60μm
W2: 3000μm
G1: 340μm
CPWの両端にテクノプローブ社製の高周波プローブ(TP40-GSG-250-N-L)を接触させ、CPWのSパラメータをキーサイトテクノロジー社製ネットワークアナライザ「PNA-X」で測定した。測定データから、接合体の実効抵抗率をシャント・スルー法に基づき算出した。図6に実効抵抗率の周波数変化を示す(実施例1)。
(比較例1)
本例では、トラップリッチ層として作用する中間層3を形成することなく、支持基板上に酸化珪素層4を形成した。その他は実施例1と同様にして接合体を得た。この接合体について、実施例1と同様にして実効抵抗率の周波数変化を測定し、結果を図6に示す。
この結果、実施例1では、トラップリッチ層のない比較例1に対して、周波数の全域にわたって実効抵抗率が著しく高くなっていた。例えば、1GHzでは、比較例1における実効抵抗率が1×10Ω・cmであるが、実施例1では3×10Ω・cmであり、実効抵抗率が3倍も高くなっていた。すなわち、実施例1では、特に高周波領域での特性改善が確認できた。
(比較例2)
本例では、実施例1と同様にして接合体を作製したが、ただしスパッタリング法によって形成したシリコン層2の熱処理を行わなかった。この接合体について、実施例1と同様にして実効抵抗率の周波数変化を測定し、結果を図6に示す。
この結果、実施例1では、比較例2に対して、周波数の全域にわたって実効抵抗率が著しく高くなっていた。例えば、1GHzでは、比較例2における実効抵抗率が2×10Ω・cmであるが、実施例1では3×10Ω・cmであり、実効抵抗率が1.5倍も高くなっていた。これはスパッタリングによってシリコン基板上に成膜したシリコン層が熱処理によって性状を変え、実効抵抗率を向上させることを意味している。
(比較例3)
実施例1と同様にして接合体を作製した。ただし、支持基板上にスパッタリング法によってシリコン膜2を形成しなかった。その代わりに、支持基板上に、LP-CVD法によって700℃で多結晶シリコンを500nmの厚さで成膜した。この接合体について、実施例1と同様にして実効抵抗率の周波数変化を測定し、結果を図6に示す。
この結果、実効抵抗率の周波数変化は、比較例2とほぼ同等であった。
(耐熱性試験)
実施例1および比較例1、2、3の各接合体を、それぞれ温度250℃のクリーンオーブンに投入し、20時間経過後に各接合体を取り出した。この結果、実施例1、比較例1、2の接合体は、クラックや割れがなく、低温成膜による残留応力抑制の効果が確認できた。これに対して、比較例3の接合体は二つに割れていた。
本発明に係る接合体の製造方法は、
シリコンからなる支持基板上にスパッタリング法によって200℃以下の温度でシリコン膜を設けるシリコン膜形成工程、
前記シリコン膜を400℃以上、600℃以下の温度で熱処理することで中間層を生成させる熱処理工程、および
圧電性材料基板を、酸化珪素からなる接合層および前記中間層を介して前記支持基板に対して接合する接合工程
を有する。
この接合工程は、
酸素ガスを流してシリコンを酸化させるスパッタリング法によって前記中間層上に第一の酸化珪素層を設ける工程、
酸素ガスを流してシリコンを酸化させるスパッタリング法によって前記圧電性材料基板上に第二の酸化珪素層を設ける工程、および
前記第一の酸化珪素層と前記第二の酸化珪素層とを直接接合することで前記接合層を生成させる工程
を有する。
物理蒸着法としては、スパッタリング法があげられる。スパッタリング法としては、膜質、成膜速度の安定性の観点から反応性スパッタ法がこのましい。具体的には、金属SiからなるターゲットをArイオンによりスパッタした後に、酸素プラズマと反応させることで酸化珪素膜を形成する。また真空蒸着法では、膜密度、表面平滑性を向上させるため、イオンビームアシストを用いた真空蒸着法が好ましい。いずれの成膜法でも、成膜中の温度上昇は150℃以下に抑えられる。
中間層上、圧電性材料基板上に酸化珪素層を形成するとき、この酸化珪素層の成膜方法はスパッタリングである。中間層上に酸化珪素層を形成するには、中間層への酸素のスパッタリングやイオン注入、酸化雰囲気下での加熱によって酸化珪素層を形成できる。

Claims (9)

  1. シリコンからなる支持基板上に物理蒸着法によってシリコン膜を設けるシリコン膜形成工程、
    前記シリコン膜を400℃以上、600℃以下の温度で熱処理することで中間層を生成させる熱処理工程、および
    圧電性材料基板を、酸化珪素からなる接合層および前記中間層を介して前記支持基板に対して接合する接合工程
    を有することを特徴とする、接合体の製造方法。
  2. 前記接合工程が、
    前記中間層上に第一の酸化珪素層を設ける工程、
    前記圧電性材料基板上に第二の酸化珪素層を設ける工程、および
    前記第一の酸化珪素層と前記第二の酸化珪素層とを直接接合することで前記接合層を生成させる工程
    を有することを特徴とする、請求項1記載の方法。
  3. 前記物理蒸着法を200℃以下の温度で行うことを特徴とする、請求項1または2記載の方法。
  4. 前記圧電性材料基板が、ニオブ酸リチウム、タンタル酸リチウムおよびニオブ酸リチウム-タンタル酸リチウムからなる群より選ばれた材質からなることを特徴とする、請求項1~3のいずれか一つの請求項に記載の方法。
  5. 前記圧電性材料基板を前記支持基板に対して接合した後、前記圧電性材料基板の厚さを研磨によって小さくすることを特徴とする、請求項1~4のいずれか一つの請求項に記載の方法。
  6. シリコンからなる支持基板、
    圧電性材料基板、
    前記支持基板上に物理蒸着法によって設けられたシリコン膜を400℃以上、600℃以下の温度で熱処理することで設けられた中間層、および
    前記中間層と前記圧電性材料基板との間に設けられた酸化珪素からなる接合層
    を備えていることを特徴とする、接合体。
  7. 前記物理蒸着法が200℃以下の温度で行われていることを特徴とする、請求項6記載の接合体。
  8. 前記圧電性材料基板が、ニオブ酸リチウム、タンタル酸リチウムおよびニオブ酸リチウム-タンタル酸リチウムからなる群より選ばれた材質からなることを特徴とする、請求項6または7記載の接合体。
  9. 請求項6~8のいずれか一つの請求項に記載の接合体、および
    前記圧電性材料基板上に設けられている電極
    を備えていることを特徴とする、弾性波素子。
JP2023042726A 2018-11-09 2023-03-17 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子 Pending JP2023080110A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018211338 2018-11-09
JP2018211338 2018-11-09
JP2020511833A JPWO2020095924A1 (ja) 2018-11-09 2019-11-06 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子
PCT/JP2019/043392 WO2020095924A1 (ja) 2018-11-09 2019-11-06 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020511833A Division JPWO2020095924A1 (ja) 2018-11-09 2019-11-06 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子

Publications (1)

Publication Number Publication Date
JP2023080110A true JP2023080110A (ja) 2023-06-08

Family

ID=70612025

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020511833A Pending JPWO2020095924A1 (ja) 2018-11-09 2019-11-06 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子
JP2023042726A Pending JP2023080110A (ja) 2018-11-09 2023-03-17 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020511833A Pending JPWO2020095924A1 (ja) 2018-11-09 2019-11-06 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子

Country Status (7)

Country Link
US (1) US20200304095A1 (ja)
EP (1) EP3713085A4 (ja)
JP (2) JPWO2020095924A1 (ja)
KR (1) KR102413294B1 (ja)
CN (1) CN112913139A (ja)
TW (1) TWI815970B (ja)
WO (1) WO2020095924A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420914B (zh) * 2020-11-23 2022-09-16 济南晶正电子科技有限公司 一种复合薄膜、制备方法及电子元器件
KR20230073726A (ko) 2021-11-19 2023-05-26 (주)위드멤스 기판 접합체 및 기판 접합 방법
WO2024004333A1 (ja) * 2022-06-27 2024-01-04 日本碍子株式会社 複合基板および複合基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526665B2 (ja) * 2009-09-07 2014-06-18 セイコーエプソン株式会社 弾性表面波デバイスの製造方法
TWI609435B (zh) * 2013-02-19 2017-12-21 Ngk Insulators Ltd Composite substrate, semiconductor device and method for manufacturing semiconductor device
FR3037443B1 (fr) * 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
US10574203B2 (en) * 2015-07-28 2020-02-25 Qorvo Us, Inc. Bonded wafers and surface acoustic wave devices using same
US10541667B2 (en) 2015-08-25 2020-01-21 Avago Technologies International Sales Pte. Limited Surface acoustic wave (SAW) resonator having trap-rich region
WO2017163722A1 (ja) * 2016-03-25 2017-09-28 日本碍子株式会社 接合方法
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
JP6621384B2 (ja) * 2016-07-20 2019-12-18 信越化学工業株式会社 弾性表面波デバイス用複合基板の製造方法
JP6250856B1 (ja) * 2016-07-20 2017-12-20 信越化学工業株式会社 表面弾性波デバイス用複合基板及びその製造方法とこの複合基板を用いた表面弾性波デバイス
JP2018125325A (ja) * 2017-01-30 2018-08-09 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその製造方法
WO2018180827A1 (ja) * 2017-03-31 2018-10-04 日本碍子株式会社 接合体および弾性波素子
TWI787475B (zh) * 2018-03-29 2022-12-21 日商日本碍子股份有限公司 接合體及彈性波元件
CN112074622B (zh) * 2018-05-16 2021-07-27 日本碍子株式会社 压电性材料基板与支撑基板的接合体

Also Published As

Publication number Publication date
KR20200078571A (ko) 2020-07-01
EP3713085A1 (en) 2020-09-23
US20200304095A1 (en) 2020-09-24
JPWO2020095924A1 (ja) 2021-02-15
TWI815970B (zh) 2023-09-21
EP3713085A4 (en) 2021-01-13
CN112913139A (zh) 2021-06-04
TW202038489A (zh) 2020-10-16
KR102413294B1 (ko) 2022-06-27
WO2020095924A1 (ja) 2020-05-14

Similar Documents

Publication Publication Date Title
JP2023080110A (ja) 圧電性材料基板と支持基板との接合体、その製造方法および弾性波素子
CN111066243B (zh) 弹性波元件及其制造方法
JP6648346B1 (ja) 圧電性材料基板と支持基板との接合体
CN111512549B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
JP2018207355A (ja) 圧電性材料基板の接合体、接合方法および弾性波素子
KR102287003B1 (ko) 접합체 및 탄성파 소자
JP6621561B1 (ja) 圧電性材料基板と支持基板との接合体および弾性波素子
JP2021180465A (ja) 表面弾性波デバイス用複合基板及びその製造方法
CN111492577B (zh) 压电性材料基板与支撑基板的接合体及其制造方法
WO2024004333A1 (ja) 複合基板および複合基板の製造方法
EP4068625A1 (en) Joined body of piezoelectric material substrate and support substrate
KR102434081B1 (ko) 압전성 재료 기판과 지지 기판의 접합체 및 그 제조 방법
WO2022259591A1 (ja) 複合基板および複合基板の製造方法
KR20220156894A (ko) 접합체 및 그 제조 방법
JPWO2019244461A1 (ja) 接合体および弾性波素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230320