KR101347027B1 - 반도체 패키지 슬리밍장치 및 방법 - Google Patents

반도체 패키지 슬리밍장치 및 방법 Download PDF

Info

Publication number
KR101347027B1
KR101347027B1 KR1020120028787A KR20120028787A KR101347027B1 KR 101347027 B1 KR101347027 B1 KR 101347027B1 KR 1020120028787 A KR1020120028787 A KR 1020120028787A KR 20120028787 A KR20120028787 A KR 20120028787A KR 101347027 B1 KR101347027 B1 KR 101347027B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
polishing
width
slimming
abrasive
Prior art date
Application number
KR1020120028787A
Other languages
English (en)
Other versions
KR20130107024A (ko
Inventor
배기환
김상근
이우동
Original Assignee
주식회사 케이엔제이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엔제이 filed Critical 주식회사 케이엔제이
Priority to KR1020120028787A priority Critical patent/KR101347027B1/ko
Priority to JP2013051888A priority patent/JP2013193204A/ja
Priority to TW102109772A priority patent/TW201340235A/zh
Publication of KR20130107024A publication Critical patent/KR20130107024A/ko
Application granted granted Critical
Publication of KR101347027B1 publication Critical patent/KR101347027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은 반도체 패키지 슬리밍장치 및 방법에 관한 것으로서, 보다 상세하게는 연마지석의 폭 끝부분에서 발생하는 집중하중을 방지하기 위하여 슬리밍할 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 반도체 패키지의 전면을 동시에 연마하는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
본 발명에 의한 반도체 패키지를 슬림화하는 장치는 상기 반도체 패키지가 안착되는 테이블; 및 상기 테이블에 안착된 반도체 패키지를 연마하는 연마지석;을 포함하며, 상기 연마지석의 폭은 상기 반도체 패키지의 폭보다 더 큰 것을 특징으로 한다.

Description

반도체 패키지 슬리밍장치 및 방법{SEMICONDUCTOR PACKAGE SLIMING APPARATUS AND METHOD OF THE SAME}
본 발명은 반도체 패키지 슬리밍장치 및 방법에 관한 것으로서, 보다 상세하게는 연마지석의 폭 끝부분에서 발생하는 집중하중을 방지하기 위하여 슬리밍할 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 반도체 패키지의 전면을 동시에 연마하는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 리드프레임 또는 인쇄회로기판과 같은 기판자재(Substrate)의 패드 상에 반도체칩을 다이본딩하고 리드프레임의 리드 또는 인쇄회로기판의 단자와 반도체칩을 와이어 본딩한 후, 상기 본딩된 반도체칩 및 와이어의 연결부위를 보호하기 위해 그 주위를 수지(Epoxy Molding Compound ; EMC)로 몰딩한 것을 가리킨다.
도 1 및 도 2는 일반적인 반도체 패키지(100)를 도시한 것이다. 도시된 바와 같이, 인쇄회로기판(110)상에 반도체칩(120)이 와이어 본딩되고, 몰딩부(130)가 형성된 것을 알 수 있다. 반도체 칩(120)은 웨이퍼(121)와 와이어본더(122)를 포함한다.
그러나, 적층된 반도체 칩(120)들의 신호전달을 위해 인쇄회로기판(110)이나 리드 프레임을 이용하고, 또한 반도체 칩(120)을 보호하기 위해 수지로 몰딩한 몰딩부(130)의 형성이 불가피해 반도체 패키지(100)의 전체 두께(t0)가 상승하는 문제가 있다.
최근에는 전자기기의 소형화(Minimization) 및 정보통신 기기의 두께 슬림(Slim)화 추세에 대응하기 어려운 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 연마지석의 폭 끝부분에서 발생하는 집중하중을 방지하기 위하여 슬리밍할 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 반도체 패키지의 전면을 동시에 연마하는 반도체 패키지 슬리밍장치 및 방법을 제공함에 있다.
위와 같은 기술적 과제를 해결하기 위하여 본 발명에 의한 반도체 패키지를 슬림화하는 장치는 상기 반도체 패키지가 안착되는 테이블; 및 상기 테이블에 안착된 반도체 패키지를 연마하는 연마지석;을 포함하며, 상기 연마지석의 폭은 상기 반도체 패키지의 폭보다 더 큰 것을 특징으로 한다.
또한 상기 테이블에는 진공홀이 형성되는 것이 바람직하다.
또한 상기 테이블 또는 연마지석을 수평왕복운동시키는 이송수단이 더 구비되는 것이 바람직하다.
또한 상기 연마지석은 상기 반도체 패키지의 몰딩면을 연마하는 것이 바람직하다.
또한 본 발명에 의한 반도체 패키지를 슬림화하는 방법은 1) 상기 반도체 패키지를 테이블에 진공흡착하는 단계; 및 2) 상기 테이블에 흡착된 반도체 패키지를 연마지석으로 연마하는 단계;를 포함하며, 상기 2)단계는, 상기 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 상기 반도체 패키지의 전면을 동시에 연마하는 것을 특징으로 한다.
또한 상기 2)단계는, 상기 반도체 패키지의 몰딩면을 연마하는 것이 바람직하다.
또한 상기 2)단계는, 상기 반도체 패키지가 흡착된 테이블 또는 연마지석을 수평이동하면서 연마하는 것이 바람직하다.
본 발명에 따르면, 슬리밍할 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 반도체 패키지의 전면을 동시에 연마함으로써, 반도체 패키지 또는 연마지석의 폭 끝부분에서 발생하는 무리한 집중하중이 가해지는 것을 방지할 수 있다.
특히, 형태가 변형된 반도체 패키지를 슬리밍할 때도 균일하게 연마할 수 있는 효과가 있다.
또한 반도체 패키지의 몰딩면을 연마하여 반도체 패키지의 두께를 용이하게 감소시킬 수 있고, 그로 인해 반도체 패키지의 방열기능이 향상되는 효과도 있다.
도 1은 일반적인 반도체 패키지를 나타낸 것이다.
도 2는 도 1의 A-A선 단면도를 나타낸 것이다.
도 3 및 도 4는 본 발명에 의한 슬리밍장치를 나타낸 것이다.
도 5 내지 도 10은 본 발명에 의한 슬리밍방법을 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 슬리밍장치 및 방법을 설명한다.
도 3 및 도 4를 참조하면, 본 발명에 의한 슬리밍장치(1)는 테이블(10)과, 이송수단(30)과 연마수단(20)을 포함한다.
상기 테이블(10)은 반도체 패키지를 진공흡착하는 구성요소로서, 반도체 패키지보다 큰 면적을 갖는 플레이트 형태로서, 복수개의 진공홈(11)이 형성되어 있다. 또한 상기 진공홈(11)에는 복수의 진공홀(12)이 형성되어 있는데, 진공홀(12)은 진공압이 인가되는 진공수단(미도시)에 연결된다.
상기 이송수단(30)은 테이블(10)을 수평왕복운동시키는 구성요소이다. 상기 이송수단(30)은 상기 테이블(10)을 지지한 상태에서 구동원(미도시)에 의해 작동되어 안내부를 따라 수평왕복운동한다.
상기 연마수단(20)은 상기 반도체 패키지를 연마하는 연마지석(21)과, 상기 연마지석(21)을 회전시키는 스핀들(22)을 포함한다.
한편, 본 실시예(1)에서는 이송수단(30)이 테이블(100을 수평왕복운동시키지만, 이와 달리 테이블은 고정되고 연마수단을 수평왕복운동시키는 것도 가능하다. 또한 이송수단은 LM가이드나 에어실린더 등 공지의 수단을 이용할 수 있다.
이하, 슬리밍장치의 작동상태 및 슬리밍방법을 설명한다.
도 5를 참조하면, 먼저, 반도체 패키지(100)를 테이블(10)에 진공흡착하고, 설정된 연마량에 따라 연마지석(21)을 하강한다. 이 상태에서 연마지석(21)을 회전하면서 테이블(10)을 수평이동시켜 반도체 패키지(100)를 연마하여 반도체 패키지를 슬림화하는 것이다.
도 6을 참조하면, 연마지석(21)의 폭(t1)이 반도체 패키지의 폭(t2)보다 작은 경우, 반도체 패키지(100)를 연마지석(21)의 폭에 따라 복수번 나누어 연마할 수 있다. 이 경우, 테이블(10)을 수평왕복운동시키는 이송수단 이외에 이송수단의 이송방향과 직교되는 방향으로 테이블(10)을 이동시키거나 또는 연마지석(21)을 전후진시키는 제2이송수단(미도시)이 별도로 구비되어야 한다.
그러나 이와 같이 연마지석(21)의 폭(t1)이 반도체 패키지의 폭(t2)보다 작은 경우, 도 7에 나타난 바와 같이, 연마지석(21)과 반도체 패키지(100)가 접촉되는 가장자리(p1,p2)에 무리한 집중하중이 가해져 반도체 패키지(100)가 손상될 수 있는 문제가 있다. 특히, 반도체 패키지(100)는 제조공정을 거치면서 굴곡이 생기는 등 형태가 변형되는 경우가 많은데, 이와 같이 형태가 변형된 반도체 패키지(100)를 연마할 때, 변형된 곳(p3)에서 연마지석(21)에서 가해지는 무리한 집중하중 때문에 손상되기도 한다.
이러한 점을 감안하여 도 8 및 도 9에 도시된 바와 같이, 연마지석의 폭(t1)은 상기 반도체 패키지의 폭(t2)보다 더 크게 구성하는 것이 바람직하다(t1>t2). 이와 같이 구성함으로써, 반도체 패키지(100)의 전체 면적을 동시에 연마할 수 있는 것이다. 이렇게 반도체 패키지(100)의 전체 면적을 동시에 연마함으로써, 반도체 패키지(100)의 변형된 곳 또는 연마지석(21)의 지석폭 끝부분에서 발생되는 무리한 집중하중이 가해지는 것을 방지할 수 있고, 그로 인해 반도체 패키지(100)의 손상을 방지할 수 있는 것이다.
도 10을 참조하면, 본 발명은 반도체 패키지(100)의 몰딩면을 연마하여 슬림화한다. 반도체 패키지(100)의 두께 감소량(t3)은 필요에 따라 설정할 수 있는데, 몰딩부(130) 이외에 경우에 따라서는 반도체칩(120)의 웨이퍼(121)의 일부를 연마하는 것도 가능하다.
본 실시예에서는 인쇄회로기판 상에 반도체칩이 실장된 반도체 패키지를 슬리밍하는 장치 및 방법을 설명하였으나, 본 발명에 의한 슬리밍장치 및 방법은 반도체칩이 리드프레임상에 실장된 반도체 패키지의 슬리밍에도 동일하게 적용할 수 있는 것은 당연하다.
1: 슬리밍장치 10: 테이블
11: 진공홈 12: 진공홀
20: 연마수단 21: 연마지석
22: 스핀들 30: 이송수단

Claims (7)

  1. 반도체 패키지를 슬림화하는 장치에 있어서,
    상기 반도체 패키지가 안착되는 테이블;
    상기 테이블에 안착된 반도체 패키지를 연마하는 연마지석; 및
    상기 테이블 또는 연마지석을 수평왕복운동시키는 이송수단;을 포함하며,
    상기 연마지석의 폭은 상기 반도체 패키지의 폭보다 더 크고,
    상기 연마지석은 상기 반도체 패키지의 몰딩면을 연마하는 것을 특징으로 하는 반도체 패키지 슬리밍장치.
  2. 제1항에 있어서,
    상기 테이블에는 진공홀이 형성되는 것을 특징으로 하는 반도체 패키지 슬리밍장치.


  3. 삭제
  4. 삭제
  5. 반도체 패키지를 슬림화하는 방법에 있어서,
    1) 상기 반도체 패키지를 테이블에 진공흡착하는 단계; 및
    2) 상기 테이블에 흡착된 반도체 패키지를 연마지석으로 연마하는 단계;를 포함하며,
    상기 2)단계는, 상기 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 상기 반도체 패키지의 전면을 동시에 연마하고,
    상기 2)단계는, 상기 반도체 패키지의 몰딩면을 연마하는 것을 특징으로 하는 반도체 패키지 슬리밍방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 2)단계는,
    상기 반도체 패키지가 흡착된 테이블 또는 연마지석을 수평이동하면서 연마하는 것을 특징으로 하는 반도체 패키지 슬리밍방법.

KR1020120028787A 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법 KR101347027B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120028787A KR101347027B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법
JP2013051888A JP2013193204A (ja) 2012-03-21 2013-03-14 半導体パッケージスリミング装置及び方法
TW102109772A TW201340235A (zh) 2012-03-21 2013-03-20 薄化半導體封裝之方法與裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120028787A KR101347027B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130107024A KR20130107024A (ko) 2013-10-01
KR101347027B1 true KR101347027B1 (ko) 2014-01-07

Family

ID=49392766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028787A KR101347027B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Country Status (3)

Country Link
JP (1) JP2013193204A (ko)
KR (1) KR101347027B1 (ko)
TW (1) TW201340235A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082192A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ パッケージ基板の分割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1142540A (ja) * 1997-07-28 1999-02-16 Tokyo Seimitsu Co Ltd 半導体ウェーハの加工方法及びその装置
KR20010013142A (ko) * 1997-05-29 2001-02-26 토마스 엔. 터커 선형연마롤러를 구비한 화학기계적 평탄화 장치
KR20050001049A (ko) * 2003-06-26 2005-01-06 삼성전자주식회사 솔더 볼 부착 장치용 반도체 소자 흡착 블록

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPH0778793A (ja) * 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JP2001176830A (ja) * 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
JP2006147705A (ja) * 2004-11-17 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置の移送装置および半導体装置の移送方法
JP2007005366A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010013142A (ko) * 1997-05-29 2001-02-26 토마스 엔. 터커 선형연마롤러를 구비한 화학기계적 평탄화 장치
JPH1142540A (ja) * 1997-07-28 1999-02-16 Tokyo Seimitsu Co Ltd 半導体ウェーハの加工方法及びその装置
KR20050001049A (ko) * 2003-06-26 2005-01-06 삼성전자주식회사 솔더 볼 부착 장치용 반도체 소자 흡착 블록

Also Published As

Publication number Publication date
KR20130107024A (ko) 2013-10-01
TW201340235A (zh) 2013-10-01
JP2013193204A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
US8198175B2 (en) Processing method for package substrate
KR101347026B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR20200038852A (ko) 직사각형 기판의 연삭 방법
KR101464130B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347027B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101749482B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
KR101347030B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101448502B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347029B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347028B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101362243B1 (ko) 반도체 패키지 슬리밍장치
KR101327527B1 (ko) 반도체 패키지 슬리밍장치 및 방법
US20140240949A1 (en) Substrate strip
KR101759125B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101762192B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2018060882A (ja) パッケージ基板の加工方法
KR20160125585A (ko) 기판 처리 장치 및 기판 처리 방법
US7901988B2 (en) Method for forming a package-on-package structure
KR20170132051A (ko) 반도체 패키지 슬리밍장치 및 방법
KR20170133881A (ko) 반도체 패키지 슬리밍장치 및 방법
KR20140137535A (ko) 집적회로 패키지 제조방법
US20180240707A1 (en) Semiconductor device with six-sided protected walls
US9064836B1 (en) Extrinsic gettering on semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee