JP2013193204A - 半導体パッケージスリミング装置及び方法 - Google Patents

半導体パッケージスリミング装置及び方法 Download PDF

Info

Publication number
JP2013193204A
JP2013193204A JP2013051888A JP2013051888A JP2013193204A JP 2013193204 A JP2013193204 A JP 2013193204A JP 2013051888 A JP2013051888 A JP 2013051888A JP 2013051888 A JP2013051888 A JP 2013051888A JP 2013193204 A JP2013193204 A JP 2013193204A
Authority
JP
Japan
Prior art keywords
semiconductor package
slimming
polishing
width
grindstone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013051888A
Other languages
English (en)
Inventor
Gi-Hwan Bae
ベ，ギ−ファン
Sang-Keun Kim
キム，サン−クン
Woo-Dong Lee
リ，ウ−ドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
K & J kk
Original Assignee
K & J kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by K & J kk filed Critical K & J kk
Publication of JP2013193204A publication Critical patent/JP2013193204A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

【課題】本発明は、半導体パッケージスリミング装置及び方法に関し、より詳細には、研磨砥石の幅の端部で発生する集中荷重を防止するために、スリミングする半導体パッケージの幅より大きい幅を有する研磨砥石を用いて半導体パッケージの全面を同時に研磨する半導体パッケージスリミング装置及び方法に関する。
【解決手段】本発明による半導体パッケージをスリム化する装置は、前記半導体パッケージが載せられるテーブル；及び前記テーブルに載せられた半導体パッケージを研磨する研磨砥石；を含み、前記研磨砥石の幅は前記半導体パッケージの幅より大きいことを特徴とする。
【選択図】図９

Description

本発明は、半導体パッケージスリミング装置及び方法に関し、より詳細には、研磨砥石の幅の端部で発生する集中荷重を防止するために、スリミングする半導体パッケージの幅より大きい幅を有する研磨砥石を用いて半導体パッケージの全面を同時に研磨する半導体パッケージスリミング装置及び方法に関する。
最近、半導体素子製造技術の開発に伴い、短時間内により多くのデータを処理するのに適した半導体素子を有する各半導体パッケージが開発されている。
半導体パッケージは、リードフレーム又は印刷回路基板などの基板資材（Ｓｕｂｓｔｒａｔｅ）のパッド上に半導体チップをダイボンディングし、リードフレームのリード又は印刷回路基板の端子と半導体チップをワイヤーボンディングした後、前記のボンディングされた半導体チップ及びワイヤーの連結部品を保護するためにその周囲を樹脂（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ；ＥＭＣ）でモールディングしたものを示す。
図１及び図２は、一般的な半導体パッケージ１００を示した図である。図示したように、印刷回路基板１１０上に半導体チップ１２０がワイヤーボンディングされ、モールディング部１３０が形成されたことが分かる。半導体チップ１２０は、ウエハー１２１及びワイヤーボンダー１２２を含む。
しかし、積層された各半導体チップ１２０の信号伝逹のために印刷回路基板１１０やリードフレームを用い、また、半導体チップ１２０を保護するために樹脂でモールディングしたモールディング部１３０の形成が不可避であり、半導体パッケージ１００の全体厚さｔ０が上昇するという問題がある。
また、このような問題により、最近の電子機器の小型化及び情報通信機器の厚さのスリム化に対応しにくい。
本発明は、上述した問題を解決するためになされたもので、本発明の目的は、研磨砥石の幅の端部で発生する集中荷重を防止するために、スリミングする半導体パッケージの幅より大きい幅を有する研磨砥石を用いて半導体パッケージの全面を同時に研磨する半導体パッケージスリミング装置及び方法を提供することにある。
前記のような技術的課題を解決するために、本発明による半導体パッケージをスリム化する装置は、前記半導体パッケージが載せられるテーブル；及び前記テーブルに載せられた半導体パッケージを研磨する研磨砥石；を含み、前記研磨砥石の幅は前記半導体パッケージの幅より大きいことを特徴とする。
また、前記テーブルには真空ホールが形成されることが望ましい。
また、前記テーブル又は研磨砥石を水平に往復運動させる移送手段がさらに備えられることが望ましい。
また、前記研磨砥石は、前記半導体パッケージのモールディング面を研磨することが望ましい。
また、本発明による半導体パッケージをスリム化する方法は、１）前記半導体パッケージをテーブルに真空吸着する段階；及び２）前記テーブルに吸着された半導体パッケージを研磨砥石で研磨する段階；を含み、前記２）段階は、前記半導体パッケージの幅より大きい幅を有する研磨砥石を用いて前記半導体パッケージの全面を同時に研磨することを特徴とする。
また、前記２）段階は、前記半導体パッケージのモールディング面を研磨することが望ましい。
また、前記２）段階は、前記半導体パッケージが吸着されたテーブル又は研磨砥石を水平に移動させながら研磨することが望ましい。
本発明によると、スリミングする半導体パッケージの幅より大きい幅を有する研磨砥石を用いて半導体パッケージの全面を同時に研磨することによって、半導体パッケージ又は研磨砥石の幅の端部で無理な集中荷重が加えられることを防止することができる。
特に、形態が変形された半導体パッケージをスリミングするときにも均一に研磨することができる。
また、半導体パッケージのモールディング面を研磨して半導体パッケージの厚さを容易に減少させることができ、その結果、半導体パッケージの放熱機能が向上するという効果もある。
一般的な半導体パッケージを示した図である。 図１のＡ―Ａ線断面図である。 本発明によるスリミング装置を示した図である。 本発明によるスリミング装置を示した図である。 本発明によるスリミング方法を示した図である。 本発明によるスリミング方法を示した図である。 本発明によるスリミング方法を示した図である。 本発明によるスリミング方法を示した図である。 本発明によるスリミング方法を示した図である。 本発明によるスリミング方法を示した図である。
以下、添付の図面を参照して本発明によるスリミング装置及び方法を説明する。
図３及び図４を参照すると、本発明によるスリミング装置１は、テーブル１０、移送手段３０、及び研磨手段２０を含む。
前記テーブル１０は、半導体パッケージを真空吸着する構成要素であって、半導体パッケージより大きい面積を有するプレート形態をなし、前記テーブル１０には複数の真空溝１１が形成されている。また、前記真空溝１１には複数の真空ホール１２が形成されているが、真空ホール１２は真空圧が印加される真空手段（図示せず）に連結される。
前記移送手段３０は、テーブル１０を水平に往復運動させる構成要素である。前記移送手段３０は、前記テーブル１０を支持した状態で駆動源（図示せず）によって作動し、案内部に沿って水平に往復運動する。
前記研磨手段２０は、前記半導体パッケージを研磨する研磨砥石２１と、前記研磨砥石２１を回転させるスピンドル２２とを含む。
一方、本実施例のスリミング装置１では、移送手段３０がテーブル１０を水平に往復運動させるが、これと異なり、テーブルが固定された状態で研磨手段を水平に往復運動させることも可能である。また、移送手段としては、ＬＭガイドやエアシリンダーなどの公知の手段を用いることができる。
以下、スリミング装置の作動状態及びスリミング方法を説明する。
図５を参照すると、まず、半導体パッケージ１００をテーブル１０に真空吸着し、設定された研磨量によって研磨砥石２１を下降させる。この状態で研磨砥石２１を回転させながらテーブル１０を水平に移動させて半導体パッケージ１００を研磨し、半導体パッケージをスリム化する。
図６を参照すると、研磨砥石２１の幅ｔ１が半導体パッケージの幅ｔ２より小さい場合、半導体パッケージ１００を研磨砥石２１の幅に応じて複数回に分けて研磨することができる。この場合、テーブル１０を水平に往復運動させる移送手段の他に、移送手段の移送方向と直交する方向にテーブル１０を移動させたり、又は研磨砥石２１を前後進させる第２の移送手段（図示せず）が別途に備えられなければならない。
しかし、このように研磨砥石２１の幅ｔ１が半導体パッケージの幅ｔ２より小さい場合、図７に示したように、研磨砥石２１と半導体パッケージ１００とが接触する縁部ｐ１、ｐ２に無理な集中荷重が加えられ、半導体パッケージ１００の損傷をもたらし得るという問題がある。特に、半導体パッケージ１００は、製造工程を経ながら屈曲が生じるなど、形態が変形される場合が多いが、このように形態が変形された半導体パッケージ１００を研磨するとき、変形された部分ｐ３において研磨砥石２１で加えられる無理な集中荷重のために損傷をもたらすこともある。
このような点を勘案し、図８及び図９に示したように、研磨砥石の幅ｔ１は、前記半導体パッケージの幅ｔ２より大きく構成することが望ましい（ｔ１＞ｔ２）。このように構成することによって、半導体パッケージ１００の全体面積を同時に研磨することができる。このように半導体パッケージ１００の全体面積を同時に研磨することによって、半導体パッケージ１００の変形された部分又は研磨砥石２１の幅の端部で無理な集中荷重が加えられることを防止することができ、その結果、半導体パッケージ１００の損傷を防止することができる。
図１０を参照すると、本発明は、半導体パッケージ１００のモールディング面を研磨してスリム化する。半導体パッケージ１００の厚さ減少量ｔ３は必要に応じて設定可能であるが、モールディング部１３０以外に、場合によっては半導体チップ１２０のウエハー１２１の一部を研磨することも可能である。
本実施例では、印刷回路基板上に半導体チップが実装された半導体パッケージをスリミングする装置及び方法を説明したが、本発明によるスリミング装置及び方法は、半導体チップがリードフレーム上に実装された半導体パッケージのスリミングにも同一に適用可能であることは当然である。
１：スリミング装置、１０：テーブル、１１：真空溝、１２：真空ホール、２０：研磨手段、２１：研磨砥石、２２：スピンドル、３０：移送手段

Claims (7)

  1. 半導体パッケージをスリム化する装置において、
    前記半導体パッケージが載せられるテーブル；及び
    前記テーブルに載せられた半導体パッケージを研磨する研磨砥石；を含み、
    前記研磨砥石の幅は前記半導体パッケージの幅より大きいことを特徴とする半導体パッケージスリミング装置。
  2. 前記テーブルには真空ホールが形成されることを特徴とする、請求項１に記載の半導体パッケージスリミング装置。
  3. 前記テーブル又は研磨砥石を水平に往復運動させる移送手段がさらに備えられることを特徴とする、請求項１に記載の半導体パッケージスリミング装置。
  4. 前記研磨砥石は、前記半導体パッケージのモールディング面を研磨することを特徴とする、請求項１に記載の半導体パッケージスリミング装置。
  5. 半導体パッケージをスリム化する方法において、
    １）前記半導体パッケージをテーブルに真空吸着する段階；及び
    ２）前記テーブルに吸着された半導体パッケージを研磨砥石で研磨する段階；を含み、
    前記２）段階は、前記半導体パッケージの幅より大きい幅を有する研磨砥石を用いて前記半導体パッケージの全面を同時に研磨することを特徴とする半導体パッケージスリミング方法。
  6. 前記２）段階は、前記半導体パッケージのモールディング面を研磨することを特徴とする、請求項５に記載の半導体パッケージスリミング方法。
  7. 前記２）段階は、前記半導体パッケージが吸着されたテーブル又は研磨砥石を水平に移動させながら研磨することを特徴とする、請求項５に記載の半導体パッケージスリミング方法。
JP2013051888A 2012-03-21 2013-03-14 半導体パッケージスリミング装置及び方法 Pending JP2013193204A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0028787 2012-03-21
KR1020120028787A KR101347027B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Publications (1)

Publication Number Publication Date
JP2013193204A true JP2013193204A (ja) 2013-09-30

Family

ID=49392766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051888A Pending JP2013193204A (ja) 2012-03-21 2013-03-14 半導体パッケージスリミング装置及び方法

Country Status (3)

Country Link
JP (1) JP2013193204A (ja)
KR (1) KR101347027B1 (ja)
TW (1) TW201340235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082192A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ パッケージ基板の分割方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPH0778793A (ja) * 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JP2001176830A (ja) * 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
JP2006147705A (ja) * 2004-11-17 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置の移送装置および半導体装置の移送方法
JP2007005366A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2007019386A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5967881A (en) * 1997-05-29 1999-10-19 Tucker; Thomas N. Chemical mechanical planarization tool having a linear polishing roller
JPH1142540A (ja) * 1997-07-28 1999-02-16 Tokyo Seimitsu Co Ltd 半導体ウェーハの加工方法及びその装置
KR20050001049A (ko) * 2003-06-26 2005-01-06 삼성전자주식회사 솔더 볼 부착 장치용 반도체 소자 흡착 블록

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
JPH0778793A (ja) * 1993-06-21 1995-03-20 Toshiba Corp 半導体ウェーハの研削加工方法
JP2001176830A (ja) * 1999-12-20 2001-06-29 Sony Corp 半導体装置の裏面研削方法
JP2006147705A (ja) * 2004-11-17 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置の移送装置および半導体装置の移送方法
JP2007005366A (ja) * 2005-06-21 2007-01-11 Toshiba Corp 半導体装置の製造方法
JP2007019386A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082192A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ パッケージ基板の分割方法

Also Published As

Publication number Publication date
KR20130107024A (ko) 2013-10-01
KR101347027B1 (ko) 2014-01-07
TW201340235A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
US8198175B2 (en) Processing method for package substrate
KR20130000211A (ko) 기판 가공 방법
US9142347B2 (en) Semiconductor package with air core inductor (ACI) having a metal-density layer unit of fractal geometry
JP2007258590A (ja) パッケージ基板の分割方法
KR101347026B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2009267413A (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法
KR101464130B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2013193204A (ja) 半導体パッケージスリミング装置及び方法
US20170162479A1 (en) Semiconductor device with frame having arms and related methods
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347030B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101448502B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101749482B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR20230004399A (ko) 전자 소자 및 이의 제조 방법
US20140240949A1 (en) Substrate strip
KR101347028B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2016162973A (ja) 製造装置及び製造方法
KR101327527B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347029B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101362243B1 (ko) 반도체 패키지 슬리밍장치
JP2012104791A (ja) コイニング装置
JP2018060882A (ja) パッケージ基板の加工方法
US7901988B2 (en) Method for forming a package-on-package structure
JP2003340787A (ja) 基板の固定装置及び固定方法
JP2005117065A (ja) 電子部品の封止方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104