KR101448502B1 - 반도체 패키지 슬리밍장치 및 방법 - Google Patents

반도체 패키지 슬리밍장치 및 방법 Download PDF

Info

Publication number
KR101448502B1
KR101448502B1 KR1020120028789A KR20120028789A KR101448502B1 KR 101448502 B1 KR101448502 B1 KR 101448502B1 KR 1020120028789 A KR1020120028789 A KR 1020120028789A KR 20120028789 A KR20120028789 A KR 20120028789A KR 101448502 B1 KR101448502 B1 KR 101448502B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
polishing
pressing
vacuum
slimming
Prior art date
Application number
KR1020120028789A
Other languages
English (en)
Other versions
KR20130107025A (ko
Inventor
배기환
김상근
이우동
Original Assignee
주식회사 케이엔제이
삼성전자(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엔제이, 삼성전자(주) filed Critical 주식회사 케이엔제이
Priority to KR1020120028789A priority Critical patent/KR101448502B1/ko
Publication of KR20130107025A publication Critical patent/KR20130107025A/ko
Application granted granted Critical
Publication of KR101448502B1 publication Critical patent/KR101448502B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/07—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a stationary work-table
    • B24B7/075—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a stationary work-table using a reciprocating grinding head mounted on a movable carriage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 패키지 슬리밍장치 및 방법에 관한 것으로서, 보다 상세하게는 반도체 패키지를 테이블 상에서 가압한 상태로 흡착하기 때문에 변형된 반도체 패키지를 편평하게 고정할 수 있고, 그에 따라 형태가 변형된 반도체 패키지도 균일한 두께로 연마할 수 있는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
본 발명에 의한 반도체 패키지를 슬림화하는 장치는 상기 반도체 패키지가 진공흡착되는 테이블; 상기 테이블에 안착된 상태에서 상기 반도체 패키지를 가압하는 가압수단; 및 상기 테이블에 안착된 반도체 패키지를 연마하는 연마수단;을 포함한다.

Description

반도체 패키지 슬리밍장치 및 방법{SEMICONDUCTOR PACKAGE SLIMING APPARATUS AND METHOD OF THE SAME}
본 발명은 반도체 패키지 슬리밍장치 및 방법에 관한 것으로서, 보다 상세하게는 반도체 패키지를 테이블 상에서 가압한 상태로 흡착하기 때문에 변형된 반도체 패키지를 편평하게 고정할 수 있고, 그에 따라 형태가 변형된 반도체 패키지도 균일한 두께로 연마할 수 있는 반도체 패키지 슬리밍장치 및 방법에 관한 것이다.
최근 들어, 반도체 소자 제조 기술의 개발에 따라, 단시간 내에 보다 많은 데이터를 처리하기에 적합한 반도체소자를 갖는 반도체 패키지들이 개발되고 있다.
반도체 패키지는 리드프레임 또는 인쇄회로기판과 같은 기판자재(Substrate)의 패드 상에 반도체칩을 다이본딩하고 리드프레임의 리드 또는 인쇄회로기판의 단자와 반도체칩을 와이어 본딩한 후, 상기 본딩된 반도체칩 및 와이어의 연결부위를 보호하기 위해 그 주위를 수지(Epoxy Molding Compound ; EMC)로 몰딩한 것을 가리킨다.
도 1 및 도 2는 일반적인 반도체 패키지(100)를 도시한 것이다. 도시된 바와 같이, 인쇄회로기판(110)상에 반도체칩(120)이 와이어 본딩되고, 몰딩부(130)가 형성된 것을 알 수 있다. 반도체 칩(120)은 웨이퍼(121)와 와이어본더(122)를 포함한다.
그러나, 적층된 반도체 칩(120)들의 신호전달을 위해 인쇄회로기판(110)이나 리드 프레임을 이용하고, 또한 반도체 칩(120)을 보호하기 위해 수지로 몰딩한 몰딩부(130)의 형성이 불가피해 반도체 패키지(100)의 전체 두께(t0)가 상승하는 문제가 있다.
최근에는 전자기기의 소형화(Minimization) 및 정보통신 기기의 두께 슬림(Slim)화 추세에 대응하기 어려운 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 반도체 패키지를 테이블 상에서 가압한 상태로 흡착하기 때문에 변형된 반도체 패키지를 편평하게 고정할 수 있고, 그에 따라 형태가 변형된 반도체 패키지도 균일한 두께로 연마할 수 있는 반도체 패키지 슬리밍장치 및 방법을 제공함에 있다.
위와 같은 기술적 과제를 해결하기 위하여 본 발명에 의한 반도체 패키지를 슬림화하는 장치는 상기 반도체 패키지가 진공흡착되는 테이블; 상기 테이블에 안착된 상태에서 상기 반도체 패키지를 가압하는 가압수단; 및 상기 테이블에 안착된 반도체 패키지를 연마하는 연마수단;을 포함한다.
또한 상기 가압수단은 상기 반도체 패키지가 상기 테이블에 인가된 진공흡인력에 의해 흡착될 수 있도록 상기 반도체 패키지의 전면을 가압하는 것이 바람직하다.
또한 상기 테이블에 안착된 반도체 패키지를 가압하는 가압플레이트와, 상기 가압플레이트를 승강하는 구동원을 포함하는 것이 바람직하다.
또한 상기 구동원은 에어실린더 또는 모터인 것이 바람직하다.
또한 상기 테이블에는 진공홀이 형성되는 것이 바람직하다.
또한 상기 연마지석은 상기 반도체 패키지의 몰딩면을 연마하는 것이 바람직하다.
본 발명에 의한 반도체 패키지를 슬림화하는 방법은 1) 상기 반도체 패키지를 테이블에 안착하는 단계; 2) 상기 반도체 패키지의 전면을 가압하여 상기 테이블에 밀착시키는 단계; 3) 상기 테이블에 진공흡인력을 인가하여 상기 반도체 패키지를 흡착하는 단계; 및 4) 상기 테이블에 안착된 반도체 패키지를 균일한 두께로 연마하는 단계;를 포함한다.
또한 상기 4)단계는, 상기 반도체 패키지의 몰딩면을 연마하는 것이 바람직하다.
또한 상기 4)단계는, 상기 반도체 패키지가 흡착된 테이블을 수평운동하면서 연마하는 것이 바람직하다.
본 발명에 따르면, 반도체 패키지를 테이블 상에서 가압한 상태로 흡착하기 때문에 변형된 반도체 패키지를 편평하게 고정할 수 있는 효과가 있다.
따라서 형태가 변형된 반도체 패키지도 균일한 두께로 연마할 수 있는 것이다.
또한 슬리밍할 반도체 패키지의 폭보다 더 큰 폭을 갖는 연마지석을 이용하여 반도체 패키지의 전면을 동시에 연마함으로써, 반도체 패키지 또는 연마지석의 폭 끝부분에서 발생하는 무리한 집중하중이 가해지는 것을 방지할 수 있다.
또한 반도체 패키지의 몰딩면을 연마하여 반도체 패키지의 두께를 용이하게 감소시킬 수 있고, 그로 인해 반도체 패키지의 방열기능이 향상되는 효과도 있다.
도 1은 일반적인 반도체 패키지를 나타낸 것이다.
도 2는 도 1의 A-A선 단면도를 나타낸 것이다.
도 3 및 도 4는 본 발명에 의한 슬리밍장치를 나타낸 것이다.
도 5 내지 도 11은 본 발명에 의한 슬리밍방법을 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 슬리밍장치 및 방법을 설명한다.
도 3 및 도 4를 참조하면, 본 발명에 의한 슬리밍장치(1)는 테이블(10)과, 이송수단(30)과 연마수단(20)과 연마량 설정수단(40)과 가압수단(50)을 포함한다.
상기 테이블(10)은 반도체 패키지를 진공흡착하는 구성요소로서, 반도체 패키지보다 큰 면적을 갖는 플레이트 형태로서, 복수개의 진공홈(11)이 형성되어 있다. 또한 상기 진공홈(11)에는 복수의 진공홀(12)이 형성되어 있는데, 진공홀(12)은 진공압이 인가되는 진공수단(미도시)에 연결된다.
상기 이송수단(30)은 테이블(10)을 수평왕복운동시키는 구성요소이다. 상기 이송수단(30)은 상기 테이블(10)을 지지한 상태에서 구동원(미도시)에 의해 작동되어 안내부를 따라 수평왕복운동한다.
상기 연마수단(20)은 상기 반도체 패키지를 연마하는 연마지석(21)과, 상기 연마지석(21)을 회전시키는 스핀들(22)을 포함한다.
상기 연마량 설정수단(40)은 상기 반도체 패키지의 연마량을 설정하는 구성요소로서, 구체적으로 연마량에 따라 상기 연마지석(21)을 승강한다. 상기 연마량 설정수단(40)은 연마지석(21)을 승강하는 공지의 수단이 적용가능하다. 예를 들어 에어 실린더나 모터 등을 이용하여 연마지석(21)을 승강할 수 있다.
상기 가압수단(50)은 상기 테이블(10)에 안착된 반도체 패키지를 가압하는 가압플레이트(52)와, 상기 가압플레이트(52)를 승강하는 구동원(51)을 포함한다.
한편, 본 실시예(1)에서는 이송수단(30)이 테이블(100)을 수평왕복운동시키지만, 이와 달리 테이블은 고정되고 연마수단을 수평왕복운동시키는 것도 가능하다. 또한 이송수단은 LM가이드나 에어실린더 등 공지의 수단을 이용할 수 있다.
이하, 슬리밍장치의 작동상태 및 슬리밍방법을 설명한다.
도 5를 참조하면, 본 발명은 반도체 패키지(100)의 몰딩면을 연마하여 슬림화한다. 반도체 패키지(100)의 두께 감소량(t1)은 필요에 따라 설정할 수 있는데, 몰딩부(130) 이외에 경우에 따라서는 반도체칩(120)의 웨이퍼(121)의 일부를 연마하는 것도 가능하다.
반도체 패키지는 제조공정 중 밴딩되는 등 형태가 변형되는 경우가 있다. 이 경우, 테이블에 흡착을 해도 편평하게 흡착되지 않고 형태가 변형된 채로 흡착되기도 한다(도 6 참조). 또는 반도체 패키지가 밴딩되어 테이블에 밀착되지 않으면 기밀이 유지되지 않아 흡착이 안되는 경우도 있다. 따라서 반도체 패키지가 견고히 고정되지 않는 문제점과 함께, 연마 후 두께가 불균일한 문제가 있다(도 7 참조).
따라서 테이블에 안착된 상태에서 반도체 패키지의 전면을 가압하여 흡착하게 되면, 기밀이 유지되어 흡착이 잘 될뿐만 아니라 편평하게 흡착되게 된다.
도 8을 참조하면, 테이블에 형태가 변형된 반도체 패키지(100)를 안착시킨 상태에서 가압플레이트(52)를 이용하여 반도체 패키지(100)의 전면을 가압하고, 이 상태에서 진공을 인가하게 되면 변형된 반도체 패키지(100)라 할지라도 평탄하게 흡착, 고정되는 것이다.
이 상태에서 연마지석을 이용하여 반도체 패키지(100)를 연마하게 되면 변형된 반도체 패키지도 균일한 두께로 연마하는 것이 가능해진다(도 9 참조).
한편, 연마지석(21)의 폭이 반도체 패키지의 폭보다 작은 경우, 반도체 패키지(100)를 연마지석(21)의 폭에 따라 복수번 나누어 연마할 수 있다. 이 경우, 연마지석(21)과 반도체 패키지(100)가 접촉되는 가장자리에 무리한 집중하중이 가해져 반도체 패키지(100)가 손상될 수 있는 문제가 있다. 특히, 형태가 변형된 반도체 패키지(100)를 연마할 때, 변형된 곳에서 연마지석(21)에서 가해지는 무리한 집중하중 때문에 손상되기도 한다.
도 10 및 도 11을 참조하면, 연마지석의 폭(t5)은 상기 반도체 패키지의 폭(t6)보다 더 큰 것을 알 수 있다(t5>t6). 이와 같이 구성함으로써, 반도체 패키지(100)의 전체 면적을 동시에 연마할 수 있는 것이다. 이렇게 반도체 패키지(100)의 전체 면적을 동시에 연마함으로써, 반도체 패키지(100)의 변형된 곳 또는 연마지석(21)의 지석폭 끝부분에서 발생되는 무리한 집중하중이 가해지는 것을 방지할 수 있고, 그로 인해 반도체 패키지(100)의 손상을 방지할 수 있는 것이다.
본 실시예에서는 인쇄회로기판 상에 반도체칩이 실장된 반도체 패키지를 슬리밍하는 장치 및 방법을 설명하였으나, 본 발명에 의한 슬리밍장치 및 방법은 반도체칩이 리드프레임상에 실장된 반도체 패키지의 슬리밍에도 동일하게 적용할 수 있는 것은 당연하다.
1: 슬리밍장치 10: 테이블
11: 진공홈 12: 진공홀
20: 연마수단 21: 연마지석
22: 스핀들 30: 이송수단
40: 연마량 설정수단 50: 가압수단
51: 구동수단 52: 가압플레이트

Claims (9)

  1. 반도체 패키지를 슬림화하는 장치에 있어서,
    진공홀이 형성되는 테이블;
    상기 반도체 패키지가 상기 테이블에 안착된 상태에서 상기 반도체 패키지의 전면(全面)을 가압하는 가압수단;
    상기 가압수단에 의해 상기 반도체 패키지가 상기 테이블에 편평하게 밀착된 상태에서 상기 진공홀에 진공압을 인가하여 진공흡착시키는 진공수단; 및
    상기 테이블에 편평한 상태로 흡착된 상기 반도체 패키지의 몰딩면을 연마하는 연마수단;을 포함하는 것을 특징으로 하는 반도체 패키지 슬리밍장치.

  2. 삭제
  3. 제1항에 있어서,
    상기 가압수단은,
    상기 테이블에 안착된 반도체 패키지를 가압하는 가압플레이트와, 상기 가압플레이트를 승강하는 구동원을 포함하고,
    상기 구동원은 에어실린더 또는 모터인 것을 특징으로 하는 반도체 패키지 슬리밍장치.


  4. 삭제
  5. 삭제
  6. 삭제
  7. 반도체 패키지를 슬림화하는 방법에 있어서,
    1) 상기 반도체 패키지를 테이블에 안착하는 단계;
    2) 상기 반도체 패키지의 전면(全面)을 가압하여 상기 테이블에 편평하게 밀착시키는 단계;
    3) 상기 테이블에 진공흡인력을 인가하여 상기 반도체 패키지를 흡착하는 단계; 및
    4) 상기 테이블에 편평한 상태로 진공흡착된 반도체 패키지의 몰딩면를 균일한 두께로 연마하는 단계;를 포함하며,
    상기 4)단계는,
    상기 반도체 패키지가 흡착된 테이블을 수평운동하면서 연마하는 것을 특징으로 하는 반도체 패키지 슬리밍방법.
  8. 삭제
  9. 삭제
KR1020120028789A 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법 KR101448502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120028789A KR101448502B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120028789A KR101448502B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Publications (2)

Publication Number Publication Date
KR20130107025A KR20130107025A (ko) 2013-10-01
KR101448502B1 true KR101448502B1 (ko) 2014-10-08

Family

ID=49630552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028789A KR101448502B1 (ko) 2012-03-21 2012-03-21 반도체 패키지 슬리밍장치 및 방법

Country Status (1)

Country Link
KR (1) KR101448502B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018429A (ko) * 1998-09-02 2000-04-06 최완균 반도체 칩 패키지 및 그 제조 방법
JP2005117065A (ja) * 2004-12-24 2005-04-28 Ibiden Co Ltd 電子部品の封止方法
KR20070105837A (ko) * 2006-04-27 2007-10-31 가부시키가이샤 신가와 본딩 장치 및 본딩 장치에서의 회로 기판 흡착 방법
JP2008277602A (ja) * 2007-05-01 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018429A (ko) * 1998-09-02 2000-04-06 최완균 반도체 칩 패키지 및 그 제조 방법
JP2005117065A (ja) * 2004-12-24 2005-04-28 Ibiden Co Ltd 電子部品の封止方法
KR20070105837A (ko) * 2006-04-27 2007-10-31 가부시키가이샤 신가와 본딩 장치 및 본딩 장치에서의 회로 기판 흡착 방법
JP2008277602A (ja) * 2007-05-01 2008-11-13 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20130107025A (ko) 2013-10-01

Similar Documents

Publication Publication Date Title
JP4624813B2 (ja) 半導体装置の製造方法および半導体製造装置
JP4664150B2 (ja) 半導体装置の製造方法および半導体製造装置
CN102194704B (zh) 封装基板的加工方法
KR102185238B1 (ko) 연삭 장치 및 직사각형 기판의 연삭 방법
KR101577958B1 (ko) 칩 이송용 콜렛 및 그 콜렛의 제조방법
CN110977754A (zh) 矩形基板的磨削方法
JP5840003B2 (ja) ウエーハの加工方法
KR101347026B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101464130B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP5572241B2 (ja) 半導体装置の製造方法および半導体製造装置
KR101347027B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101448502B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101971059B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347030B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101749482B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101347029B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101327527B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP5271972B2 (ja) 半導体装置の製造方法および半導体製造装置
KR101347028B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101362243B1 (ko) 반도체 패키지 슬리밍장치
KR101762192B1 (ko) 반도체 패키지 슬리밍장치 및 방법
KR101759125B1 (ko) 반도체 패키지 슬리밍장치 및 방법
JP2016132056A (ja) 板状ワークの保持方法
KR100671028B1 (ko) 반도체 칩 본딩 방법
KR20170132051A (ko) 반도체 패키지 슬리밍장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee