KR20230004399A - 전자 소자 및 이의 제조 방법 - Google Patents

전자 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20230004399A
KR20230004399A KR1020220179621A KR20220179621A KR20230004399A KR 20230004399 A KR20230004399 A KR 20230004399A KR 1020220179621 A KR1020220179621 A KR 1020220179621A KR 20220179621 A KR20220179621 A KR 20220179621A KR 20230004399 A KR20230004399 A KR 20230004399A
Authority
KR
South Korea
Prior art keywords
flexible
substrate
electronic device
chip
protective film
Prior art date
Application number
KR1020220179621A
Other languages
English (en)
Inventor
임재성
김형준
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020220179621A priority Critical patent/KR20230004399A/ko
Publication of KR20230004399A publication Critical patent/KR20230004399A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

전자 소자 및 이의 제조 방법에서는 일면에는 제1 전기 배선이 형성되고, 타면은 두께를 감소시킴에 의해 접었다 펼칠 수 있는 플렉시블한 구조를 갖도록 구비되는 플렉시블 칩; 상기 플렉시블 칩이 손상되는 것을 방지하도록 상기 플렉시블 칩의 타면에 구비되는 보호 필름; 및 제2 전기 배선이 형성된 일면을 갖고, 플렉시블한 구조를 갖도록 구비되는 플렉시블 기판을 포함하고, 상기 플렉시블 기판 상에 상기 보호 필름이 구비되는 상기 플렉시블 칩의 타면이 향하도록 구비시킴과 아울러 상기 플렉시블 칩의 제1 전기 배선과 상기 플렉시블 기판의 제2 전기 배선은 와이어를 사용하여 전기적으로 연결시킬 수 있다.

Description

전자 소자 및 이의 제조 방법 {electron device and method of manufacturing the same}
본 발명은 전자 소자 및 이의 제조 방법에 관한 것으로써, 보다 상세하게는 접었다 펼칠 수 있는 플렉시블한 구조를 갖는 전자 소자 및 이의 제조 방법에 관한 것이다.
현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 전자 소자도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. 특히, 최근에는 접었다 펼칠 수 있는 플렉시블(flexible)한 전자 소자가 개발되고 있다.
본 발명의 목적은 접었다 펼칠 수 있는 플렉시블한 구조를 갖는 전자 소자 및 이의 제조 방법을 제공하는데 있다.
언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전자 소자는 일면에는 제1 전기 배선이 형성되고, 타면은 두께를 감소시킴에 의해 접었다 펼칠 수 있는 플렉시블한 구조를 갖도록 구비되는 플렉시블 칩; 상기 플렉시블 칩이 손상되는 것을 방지하도록 상기 플렉시블 칩의 타면에 구비되는 보호 필름; 및 제2 전기 배선이 형성된 일면을 갖고, 플렉시블한 구조를 갖도록 구비되는 플렉시블 기판을 포함하고, 상기 플렉시블 기판 상에 상기 보호 필름이 구비되는 상기 플렉시블 칩의 타면이 향하도록 구비시킴과 아울러 상기 플렉시블 칩의 제1 전기 배선과 상기 플렉시블 기판의 제2 전기 배선은 와이어를 사용하여 전기적으로 연결시킬 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 플렉시블 칩은 1 내지 50㎛의 두께를 가질 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 보호 필름은 폴리이미드 필름을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 보호 필름은 금속 패턴이 부분적으로 구비되는 폴리이미드 필름을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 플렉시블 기판은 연성인쇄회로기판(FPCB)을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 플렉시블 칩과 상기 보호 필름 사이에는 접착층이 더 개재될 수 있다.
본 발명의 일 실시예에 따른 전자 소자에서, 상기 플렉시블 칩을 몰딩시키는 몰딩부를 더 구비할 수 있다.
언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 전자 소자의 제조 방법은 제1 전기 배선이 형성된 제1 기판의 일면에 상기 제1 전기 배선을 보호하기 위한 보호 테이프를 부착시키는 단계; 상기 제1 기판의 타면의 두께를 감소시켜 상기 제1 기판을 접었다 펼칠 수 있는 플렉시블한 제1 기판으로 형성하는 단계; 상기 플렉시블한 제1 기판이 손상되는 것을 방지하도록 상기 플렉시블한 제1 기판의 타면에 보호 필름을 부착시키는 단계; 상기 플렉시블한 제1 기판으로부터 상기 보호 테이프를 제거하는 단계; 상기 플렉시블한 제1 기판과 상기 보호 필름이 긴밀하게 부착되도록 열압착 공정을 수행하는 단계; 상기 플렉시블한 제1 기판으로부터 개별 구조를 갖는 플렉시블 칩들을 수득하도록 상기 플렉시블한 제1 기판을 소잉하는 단계; 및 일면에 제2 전기 배선을 가지면서 플렉시블한 구조를 갖는 플렉시블한 제2 기판을 마련하여 상기 플렉시블한 제2 기판 상에 상기 플렉시블 칩을 구비시켜 전자 소자를 형성할 때 상기 플렉시블 기판 상에 상기 보호 필름이 구비되는 상기 플렉시블 칩의 타면이 향하도록 구비시킴과 아울러 상기 플렉시블 칩의 제1 전기 배선과 상기 플렉시블한 제2 기판의 제2 전기 배선은 와이어를 사용하여 전기적으로 연결시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 플렉시블한 제1 기판은 1 내지 50㎛의 두께를 가질 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 보호 필름은 폴리이미드 필름을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 보호 필름은 금속 패턴이 부분적으로 구비되는 폴리이미드 필름을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 플렉시블한 제2 기판은 연성인쇄회로기판을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 플렉시블 칩과 상기 보호 필름 사이에 접착층을 개재시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 소자의 제조 방법에서, 상기 제1 전기 배선과 상기 제2 전기 배선 사이를 전기적으로 연결시킨 후, 상기 플렉시블 칩을 몰딩시키는 단계를 더 포함할 수 있다.
본 발명의 전자 소자 및 이의 제조 방법에 따르면, 플렉시블 칩의 타면에 보호 필름을 구비시킬 수 있다. 이에 플렉시블한 구조를 갖는 전자 소자를 구성하는 플렉시블 칩이 손상되는 것을 방지할 수 있는데, 특히 제조 공정시 플렉시블 칩 또는 플렉시블 칩을 수득하기 위한 플렉시블한 제1 기판에 가해는 손상을 보다 안정적으로 방지할 수 있다.
따라서 본 발명의 전자 소자 및 이의 제조 방법은 안정적인 구조를 갖는 플렉시블한 전자 소자를 수득할 수 있을 뿐만 아니라 제조 공정을 보다 안정적으로 수행할 수 있는 효과를 기대할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 소자를 개략적으로 나타내는 단면도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 전자 소자의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 6은 도 1의 전자 소자에 구비되는 보호 필름의 일 예를 나타내는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 전자 소자를 개략적으로 나타내는 단면도이다.
도 1을 참조하면, 전자 소자(100)는 플렉시블 칩(11), 보호 필름(15), 플렉시블 기판(21) 등을 구비할 수 있다.
상기 플렉시블 칩(11)은 접었다 펼칠 수 있는 플렉시블한 구조를 제외하고는 일반적인 반도체 칩과 유사한 구조를 갖는다. 이에, 상기 플렉시블 칩(11)의 예로서는 메모리 칩, 비메모리 칩 등을 들 수 있고, 아울러 능동 소자, 수동 소자 등을 들 수 있다.
그리고 상기 플렉시블 칩(11)은 실리콘 기판으로부터 수득할 수 있다. 아울러, 상기 플렉시블 칩(11)은 일면에 제1 전기 배선(13)을 가질 수 있다. 즉, 상기 플렉시블 칩(11)의 제1 전기 배선(13)은 실리콘 기판의 일면 상에 다양한 구조의 회로 패턴을 형성함에 수득할 수 있다. 상기 플렉시블 칩(11)은 상기 실리콘 기판의 타면을 제거하여 두께를 감소시킴에 의해 수득할 수 있다.
여기서, 상기 플렉시블 칩(11)의 두께가 약 1.0㎛ 미만일 경우에는 후술하는 플렉시블한 제1 기판의 핸들링이 용이하지 않기 때문에 바람직하지 않고, 약 50㎛를 초과할 경우에는 상기 플렉시블 칩(11)을 휘거나 접을 수 있는 플렉시블한 구조로 형성하지 못하기 때문에 바람직하지 않다. 따라서 상기 플렉시블 칩(11)은 약 1.0 내지 50.0㎛의 두께를 갖는 것이 바람직하다.
아울러, 상기 플렉시블 칩(11)의 두께 감소를 위한 상기 실리콘 기판의 타면에 대한 제거는 주로 그라인딩 공정, 에칭 공정 등을 수행함에 의해 달성될 수 있다.
이와 같이, 상기 플렉시블 칩(11)은 일면에는 제1 전기 배선(13)이 형성되고, 타면의 두께를 감소시킴에 의해 접었다 펼칠 수 있는 구조를 갖도록 구비될 수 있다.
상기 보호 필름(15)은 상기 플렉시블 칩(11)의 타면에 구비될 수 있다. 상기 보호 필름(15)은 상기 플렉시블 칩(11)이 손상되는 것을 방지하기 위한 것으로써, 제조 공정 중에는 상기 플렉시블 칩(11)으로 수득하기 위한 플렉시블한 제1 기판의 뒤틀림 등을 막아주기 위한 것이고, 제품으로 수득 시에는 상기 플렉시블 칩(11)에 대한 안정적인 구조를 부여하기 위함이다.
상기 보호 필름(15)은 주로 폴리이미드(PI) 필름을 포함할 수 있다. 특히, 상기 보호 필름(15)은 상기 플렉시블 칩(11) 및 상기 전자 소자(100)에 대한 방열 효과를 극대화시킬 수 있도록 도 6에서와 같인 금속 패턴(61)이 부분적으로 형성되게 구비할 수 있다.
상기 플렉시블 기판(21)은 일면에 제2 전기 배선(23)이 형성될 수 있고, 플렉시블한 구조를 가질 수 있다. 이에, 상기 플렉시블 기판(21)은 주로 연성인쇄회로기판(FPCB)을 포함할 수 있다. 이외에도, 상기 플렉시블 기판(21)은 리드 프레임 등을 포함할 수도 있다.
그리고 본 발명의 전자 소자(100)는 상기 플렉시블 기판(21) 상에 상기 플렉시블 칩(11)이 배치되게 구비될 수 있다. 상기 플렉시블 기판(21) 상에 상기 플렉시블 칩(11)의 타면이 향하도록 구비될 수 있다. 즉, 상기 플렉시블 기판(21) 상에 상기 보호 필름(15)이 구비되는 상기 플렉시블 칩(11)의 타면이 향하도록 배치되게 구비될 수 있는 것이다.
이와 같이, 상기 플렉시블 기판(21) 상에 상기 보호 필름(15)이 구비되는 상기 플렉시블 칩(11)의 타면이 향하도록 배치되게 구비될 때 상기 플렉시블 칩(11)의 제1 전기 배선(13)과 상기 플렉시블 기판(21)의 제2 전기 배선(23)은 와이어(17)를 사용하여 전기적으로 연결시킬 수 있다. 상기 와이어(17)는 주로 반도체 패키지에 사용되는 골드 와이어를 포함할 수 있다.
본 발명의 전자 소자(100)는 상기 와이어(17)를 사용하여 전기적으로 연결되는 상기 플렉시블 칩(11) 및 상기 플렉시블 기판(21)을 구비함으로써 안정적으로 접었다 펼칠 수 있는 플렉시블한 구조를 가질 수 있고, 상기 보호 필름(15)을 구비함으로써 보다 안정적인 구조를 가질 수 있다.
아울러 본 발명의 전자 소자(100)는 후술하는 도 4에서와 같이 상기 플렉시블 칩(11)과 상기 보호 필름(15) 사이에 개재되는 접착층(45)을 포함할 수 있다.
또한, 본 발명의 전자 소자(100)는 상기 플렉시블 칩(11)을 몰딩하는 몰딩부(27)를 더 구비할 수 있다. 여기서, 상기 몰딩부(27)는 이엠씨(EMC : epoxy molding compound) 또는 실리콘 등을 포함할 수 있다.
아울러 상기 몰딩부(27)의 경우에도 접었다 펼칠 수 있는 구조를 가질 수 있기 때문에 상기 몰딩부(27)를 구비하여도 상기 전자 소자(100)는 접었다 펼칠 수 있는 구조를 가질 수 있음은 자명하다.
또한, 상기 전자 소자(100)는 상기 플렉시블 칩(11) 이외에도 수동 소자(25) 등을 상기 플렉시블 기판(21) 상에 더 구비할 수 있다. 이에, 본 발명의 전자 소자(100)는 시스템-인-패키지(SiP) 구조로도 구비할 수 있는 것이다.
이하, 언급한 전자 소자(100)를 제조하는 방법에 대하여 설명하기로 한다. 그리고 후술하는 제조 방법에서 언급한 도 1에서의 전자 소자(100)와 동일물에 대해서는 동일 부호를 사용하고 그 상세한 설명은 생략하기로 한다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 전자 소자의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 2를 참조하면, 제1 전기 배선(13)이 형성된 제1 기판(31)의 일면에 상기 제1 전기 배선(13)을 보호하기 위한 보호 테이프(33)를 부착시킨다.
상기 제1 기판(31)은 실리콘 기판일 수 있고, 상기 제1 전기 배선(13)은 상기 제1 기판(31) 상에 형성하는 회로 패턴일 수 있다. 그리고 상기 제1 기판(31)을 대상으로 하는 제1 전기 배선(13)의 형성은 웨이퍼 레벨에서의 공정을 포함할 수 있다. 아울러 상기 제1 전기 배선(13)은 범프 등을 포함할 수 있다.
그리고 상기 보호 테이프(33)는 라미네이션(lamination) 테이프로써 롤러를 사용한 롤링 공정을 수행함에 의해 상기 제1 기판(31)의 일면에 부착시킬 수 있다.
도 3을 참조하면, 상기 제1 기판(31)의 타면의 두께를 감소시켜 상기 제1 기판(31)을 접었다 펼칠 수 있는 플렉시블한 제1 기판(35)으로 형성한다.
상기 제1 기판(31)의 타면에 대한 두께 감소는 주로 상기 제1 기판(31)의 타면을 그라인딩시키거나 또는 에칭시킴에 의해 달성할 수 있다. 특히, 상기 제1 기판(31)을 대상으로 약 1 내지 50㎛의 두께가 존재하도록 상기 제1 기판(31)의 타면을 제거한다. 이에, 상기 제1 기판(31)은 접었다 펼칠 수 있는 플랙시블한 구조를 갖는 플렉시블한 제1 기판(35)으로 형성된다. 그리고 상기 제1 기판(31)의 타면에 대한 두께 감소를 위한 공정의 수행시 상기 보호 테이프(33)가 상기 제1 기판(31)의 일면을 보호하는 역할을 할 수 있다.
도 4를 참조하면, 상기 플렉시블한 제1 기판(35)이 손상되는 것을 방지하도록 상기 플렉시블한 제1 기판(35)의 타면에 보호 필름(15)을 부착시킨다.
상기 보호 필름(15)은 폴리이미드 필름으로써, 주로 롤러를 사용한 롤링 공정을 수행함에 상기 플렉시블한 제1 기판(35)의 타면에 부착시킬 수 있다. 이때, 상기 보호 필름(15)은 주로 다이어태치필름(DAF)을 접착층(45)으로 사용하여 상기 플렉시블한 제1 기판(35)의 타면에 부착시킬 수 있다.
이와 같이, 상기 플렉시블한 제1 기판(35)의 타면에 상기 보호 필름(15)을 부착시키는 것은 상기 플렉시블한 제1 기판(35)의 핸들링시 상기 플렉시블한 제1 기판(35)에 가해지는 손상을 방지하기 위함이고, 나아가 상기 플렉시블한 제1 기판(35)으로부터 수득하는 도 1에서의 플렉시블 칩(11)에 대한 구조적 안정을 부여하기 위함이다.
그리고 상기 플렉시블한 제1 기판(35)으로부터 상기 보호 테이프(33)를 제거한다. 이에, 상기 플렉시블한 제1 기판(35)의 일면이 노출되는 구조를 갖는다. 즉, 상기 제1 전기 배선(13)이 노출되는 구조를 갖는다.
도 5를 참조하면, 상기 보호 필름(15)에 소잉 테이프(37)를 부착시킨다. 즉, 상기 보호 필름(15)의 노출면에 상기 소잉 테이프(37)를 부착시키는 것이다. 그리고 상기 소잉 테이프(37)를 부착시킨 이후에 상기 보호 테이프(33)를 제거할 수도 있다.
이이서, 상기 플렉시블한 제1 기판(35)과 상기 보호 필름(15)이 긴밀하게 부착되도록 열압착 공정을 수행한다. 이와 같이, 상기 열압착 공정을 수행함으로써 상기 플렉시블한 제1 기판(35)과 상기 보호 필름(15) 사이에 생성될 수 있는 보이드 등을 제거할 수 있다.
여기서, 상기 보호 테이프(33)가 부착된 상태에서 상기 열압착 공정을 수행할 경우에는 상기 보호 테이프(33)가 상기 플렉시블한 제1 기판(35)의 일면에 눌러 붙을 수 있다. 따라서 본 발명에서는 상기 보호 테이프(33)를 제거한 이후에 상기 열압착 공정을 수행한다.
그리고 상기 플렉시블한 제1 기판(35)을 소잉한다. 이에, 상기 플렉시블한 제1 기판(35)으로부터 개별 구조를 갖는 도 1에서의 플렉시블 칩(11)들이 수득될 수 있다.
계속해서, 도 1에서와 같은 일면에 제2 전기 배선(23)을 가지면서 플렉시블한 구조를 갖는 플렉시블한 제2 기판(21)을 마련하여 상기 플렉시블한 제2 기판(21) 상에 상기 플렉시블 칩(11)을 구비시켜 전자 소자(100)를 형성한다.
이때, 상기 플렉시블한 제2 기판(21) 상에 상기 플렉시블 칩(11)의 타면이 향하도록 배치되게 구비될 수 있다. 즉, 상기 플렉시블한 제2 기판(21)인 플렉시블 기판 상에 상기 보호 필름(15)이 구비되는 상기 플렉시블 칩(11)의 타면이 향하도록 배치되게 구비될 수 있는 것이다.
그리고 상기 플렉시블한 제2 기판(21) 상에 상기 보호 필름(15)이 구비되는 상기 플렉시블 칩(11)의 타면이 향하도록 배치되게 구비될 때 상기 플렉시블 칩(11)의 제1 전기 배선(13)과 상기 플렉시블 기판(21)의 제2 전기 배선(23)은 와이어(17)를 사용하여 전기적으로 연결시킬 수 있다. 즉, 상기 플렉시블한 제2 기판(21) 상에 상기 보호 필름(15)이 부착된 상기 플렉시블 칩(11)의 타면이 배치되게 구비시킨 후, 상기 와이어(17)를 사용하여 상기 플렉시블 칩(11)의 제1 전기 배선(13) 및 상기 플렉시블한 제2 기판(21)의 제2 전기 배선(23)을 연결시키는 것이다.
그리고 상기 플렉시블 칩(11)을 몰딩시킴으로써 몰딩부(27)를 구비하는 도 1에서와 같은 전자 소자(100)를 수득할 수 있는 것이다.
본 발명에서의 전자 소자 및 제조 방법에서는 플렉시블 칩의 타면에 보호 필름을 구비시킬 수 있다. 이에 플렉시블한 구조를 갖는 전자 소자를 구성하는 플렉시블 칩이 손상되는 것을 방지할 수 있는데, 특히 제조 공정시 플렉시블 칩 또는 플렉시블 칩을 수득하기 위한 플렉시블한 제1 기판에 가해는 손상을 보다 안정적으로 방지할 수 있다. 따라서 안정적인 구조를 갖는 플렉시블한 전자 소자를 수득할 수 있을 뿐만 아니라 제조 공정을 보다 안정적으로 수행할 수 있다.
그러므로 본 발명은 다양한 구조를 요구하는 최근의 전자 부품 시장에 보다 능동적으로 대처할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
11 : 플렉시블 칩 13 : 제1 전기 배선
15 : 보호 필름 17 : 와이어
21 : 플렉시블 기판 23 : 제2 전기 배선
25 : 수동 소자 27 : 몰딩부
100 : 전자 소자

Claims (8)

  1. 일면에는 제1 전기 배선이 형성되고, 타면은 두께를 감소시킴에 의해 접었다 펼칠 수 있는 플렉시블한 구조를 갖도록 구비되는 플렉시블 칩;
    상기 플렉시블 칩이 손상되는 것을 방지하도록 상기 플렉시블 칩의 타면에 부착되며, 접었다 펼칠 수 있는 플렉시블한 구조를 갖도록 구비되는 보호 필름; 및
    제2 전기 배선이 형성된 일면을 갖고, 플렉시블한 구조를 갖도록 구비되는 플렉시블 기판을 포함하고,
    상기 플렉시블 기판 상에 상기 보호 필름이 구비되는 상기 플렉시블 칩의 타면이 향하도록 구비시킴과 아울러 상기 플렉시블 칩의 제1 전기 배선과 상기 플렉시블 기판의 제2 전기 배선은 와이어를 사용하여 전기적으로 연결시키며,
    상기 보호 필름은, 폴리이미드 필름을 포함하는 것을 특징으로 하는 전자 소자.
  2. 제1 항에 있어서,
    상기 플렉시블 칩은 1 내지 50㎛의 두께를 갖는 것을 특징으로 하는 전자 소자.
  3. 제1 항에 있어서,
    상기 보호 필름은 금속 패턴이 부분적으로 구비되는 폴리이미드 필름을 포함하는 것을 특징으로 하는 전자 소자.
  4. 제1 항에 있어서,
    상기 플렉시블 기판은 연성인쇄회로기판(FPCB)을 포함하는 것을 특징으로 하는 전자 소자.
  5. 제1 항에 있어서,
    상기 플렉시블 칩과 상기 보호 필름 사이에는 접착층이 더 개재되는 것을 특징으로 하는 전자 소자.
  6. 제1 항에 있어서,
    상기 플렉시블 칩을 몰딩시키는 몰딩부를 더 구비하는 것을 특징으로 하는 전자 소자.
  7. 제1 항에 있어서,
    상기 보호 필름의 일 면의 면적은 상기 플렉시블 칩의 타면의 면적과 동일한 것을 특징으로 하는 전자 소자.
  8. 제1 항에 있어서,
    상기 보호 필름은 상기 플렉시블 칩의 타면에 부착된 이후 상기 플렉시블 기판의 일 면에 부착되는 것을 특징으로 하는 전자 소자.
KR1020220179621A 2014-12-31 2022-12-20 전자 소자 및 이의 제조 방법 KR20230004399A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220179621A KR20230004399A (ko) 2014-12-31 2022-12-20 전자 소자 및 이의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140194962A KR102511999B1 (ko) 2014-12-31 2014-12-31 전자 소자 및 이의 제조 방법
KR1020220179621A KR20230004399A (ko) 2014-12-31 2022-12-20 전자 소자 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194962A Division KR102511999B1 (ko) 2014-12-31 2014-12-31 전자 소자 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240087367A Division KR20240109962A (ko) 2024-07-03 전자 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230004399A true KR20230004399A (ko) 2023-01-06

Family

ID=56165078

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140194962A KR102511999B1 (ko) 2014-12-31 2014-12-31 전자 소자 및 이의 제조 방법
KR1020220179621A KR20230004399A (ko) 2014-12-31 2022-12-20 전자 소자 및 이의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140194962A KR102511999B1 (ko) 2014-12-31 2014-12-31 전자 소자 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US9536817B2 (ko)
KR (2) KR102511999B1 (ko)
CN (1) CN105742257B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876286B (zh) * 2017-02-04 2019-08-20 武汉华威科智能技术有限公司 一种极薄柔性电子芯片封装方法及产品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
JP2001279217A (ja) * 2000-03-31 2001-10-10 Hitachi Chem Co Ltd 接着剤組成物、難燃性接着剤組成物、接着フィルム、半導体搭載用配線基板及び半導体装置とその製造方法
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
JP2007266540A (ja) * 2006-03-30 2007-10-11 Elpida Memory Inc 半導体装置及びその製造方法
CN101568572B (zh) * 2007-10-26 2012-03-21 旭化成电子材料株式会社 聚酰亚胺前体和包含聚酰亚胺前体的感光性树脂组合物
US20110019370A1 (en) * 2009-07-27 2011-01-27 Gainteam Holdings Limited Flexible circuit module
JP5510908B2 (ja) * 2010-02-26 2014-06-04 株式会社ピーアイ技術研究所 半導体装置用ポリイミド樹脂組成物並びにそれを用いた半導体装置中の膜形成方法及び半導体装置
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
CN103289402B (zh) * 2013-04-23 2015-08-12 广东丹邦科技有限公司 透明聚酰亚胺薄膜、其前聚体以及其制备方法

Also Published As

Publication number Publication date
KR102511999B1 (ko) 2023-03-21
CN105742257A (zh) 2016-07-06
KR20160081317A (ko) 2016-07-08
US20160190043A1 (en) 2016-06-30
CN105742257B (zh) 2019-05-07
US9536817B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
US8304891B2 (en) Semiconductor package device, semiconductor package structure, and fabrication methods thereof
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
JP7322937B2 (ja) 電子部品装置の製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US9947636B2 (en) Method for making semiconductor device with lead frame made from top and bottom components and related devices
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
US9236364B2 (en) Package carrier and manufacturing method thereof
KR20230004399A (ko) 전자 소자 및 이의 제조 방법
US11004776B2 (en) Semiconductor device with frame having arms and related methods
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
KR20240109962A (ko) 전자 소자 및 이의 제조 방법
US9490146B2 (en) Semiconductor device with encapsulated lead frame contact area and related methods
US11848292B2 (en) Pad design for thermal fatigue resistance and interconnect joint reliability
TWI508197B (zh) 半導體封裝件及其製法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
US20150087115A1 (en) Chip package and method for forming the same
KR100780690B1 (ko) 스택 패키지의 제조방법
US8556159B2 (en) Embedded electronic component
TWI594379B (zh) 半導體封裝件及其製法
KR101634765B1 (ko) 집적회로 소자 패키지, 이를 포함하는 와이어 본딩 타입의 집적회로 소자 패키지 및 플립 본딩 타입의 집적회로 소자 패키지
KR101095179B1 (ko) 인쇄회로기판의 제조방법
US20160163624A1 (en) Package structure
JP2005116566A (ja) 半導体素子固定用接着剤、半導体素子への接着材の供給方法、半導体装置及び半導体装置の製造方法
JP2005268241A (ja) 半導体パッケージ及びシステムモジュール

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination