CN116864449A - 一种改善单向产品切割背崩的芯片制作工艺 - Google Patents
一种改善单向产品切割背崩的芯片制作工艺 Download PDFInfo
- Publication number
- CN116864449A CN116864449A CN202310917532.0A CN202310917532A CN116864449A CN 116864449 A CN116864449 A CN 116864449A CN 202310917532 A CN202310917532 A CN 202310917532A CN 116864449 A CN116864449 A CN 116864449A
- Authority
- CN
- China
- Prior art keywords
- wafer
- acid
- cutting back
- improving
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005520 cutting process Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000002253 acid Substances 0.000 claims abstract description 23
- 238000005516 engineering process Methods 0.000 claims abstract description 5
- 239000011521 glass Substances 0.000 claims description 32
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 21
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910017604 nitric acid Inorganic materials 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 229960000583 acetic acid Drugs 0.000 claims description 13
- 239000012362 glacial acetic acid Substances 0.000 claims description 13
- 230000007797 corrosion Effects 0.000 claims description 11
- 238000005260 corrosion Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000004528 spin coating Methods 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 150000007513 acids Chemical class 0.000 abstract description 2
- 230000002860 competitive effect Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 238000011160 research Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000011863 silicon-based powder Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
Abstract
一种改善单向产品切割背崩的芯片制作工艺，涉及一种半导体功率器件芯片加工领域。本发明分别采用两种不同特殊配比蚀刻酸进行作业，在保证P面正常蚀刻速率的基础上，降低N面蚀刻速率，此种方法不仅避免了切割背崩问题，同时也释放了晶片在制造过程中产生的应力。在半导体市场竞争越演越烈的今天，拥有一流的半导体制造技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件的各项能力及可靠性，研究一种高可靠性的功率器件产品的制作工艺具有很重要的意义。
Description
技术领域
本发明涉及一种半导体功率器件芯片加工领域，尤其涉及一种改善单向产品切割背崩的芯片制作工艺。
背景技术
目前， Si衬底单向台面半导体功率器件芯片在晶圆前道生产工艺结束后，需将单个晶粒单元从整片晶圆中分离出来，晶粒分离一般采用刀片切割的方法进行。刀片切割是切割刀在高速旋转过程中不断与单晶硅碰撞，撞击处的硅粉脱落进而将晶粒分离。由于单晶硅片各向异性的特点，单晶硅原子沿不同晶向排列的周期性和疏密程度不同，导致单晶硅表面显微硬度不同，切割过程中不同晶向切削行为和切屑的形成机制具有很大差异。这种效应在芯片上的直接体现就是切割后背面（N面）崩边程度。切割过程中，机械力直接作用在晶圆上导致芯片背面崩边，崩边大的芯片，其内部产生的应力损伤也相对较大，不仅影响产品的产出率，间接增加生产成本，而且影响产品可靠性能。
发明内容
本发明针对以上问题，提供了一种能够有效释放晶圆应力及避免切割背崩，保证产品质量的适用于单向槽蚀刻的一种改善单向产品切割背崩的芯片制作工艺。
本发明的技术方案是：一种改善单向产品切割背崩的芯片制作工艺，包括以下步骤：
S100，晶片表面扩散，形成P+-N-N+结构；
S200，双面选择性光刻，将晶片区域化成晶粒；
S300，混酸漂洗；
采用包含硝酸、氢氟酸、冰醋酸和磷酸的混合液，对晶片P面及N面进行漂洗；
S400，N面上光阻；
采用旋涂法将N面整面重新披覆一层光刻胶；
S500，P面沟槽蚀刻；
采用包含硝酸、HF和冰醋酸的混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；
S600，长SiO2膜；
通过高温氧化技术，在高温扩散炉中将晶片表面及PN结表面生长一层 SiO2膜；
S700，玻璃钝化；
采用旋涂的方式将光阻玻璃涂在晶片表面；通过选择性光刻，将沟槽内PN结处光阻玻璃保留；在高温炉中对玻璃粉进行熔融，将沟槽内部的光阻玻璃转换成玻璃以保护PN结，玻璃熔融温度为640-830℃，时间为15-20min；
S800，采用LPCVD在晶片表面沉积一层LTO膜，用以保护玻璃；
S900，通过光刻的方法将晶粒台面氧化膜去除，为后续金属化做准备；
S1000，通过化学镀或蒸镀的方法，在晶片表面形成电极。
具体的，S100具体步骤为：在晶片表面沉积一层磷和硼，形成P+-N-N+结构。
具体的，S200具体步骤为：将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护。
具体的，步骤S200中，双面曝光时，P+面蚀刻线宽度为80-120um，N+面蚀刻线宽度为20-40um。
具体的，步骤S300中，所述硝酸、氢氟酸、冰醋酸和磷酸的配比为8：1：3：3，在常温下（25℃）对晶片P面及N面进行漂洗，漂洗时间150-230s, N面深度5-15um，宽度为40-80um，P面深度为10-25um，宽度为100-140um。
具体的，S500中，采用配比为2：1：1的硝酸：HF:冰醋酸混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；混酸腐蚀液的温度：-6℃~2℃，腐蚀时间：150-600S,P+面腐蚀深度为50-100um，宽度为250-350um。
具体的，S600中，作业温度：1000±100℃，膜厚800-2000埃。
具体的，S600中，SiO2膜厚度800-2000埃；作业温度：1000±100℃。
具体的，S700中，光阻玻璃旋涂速度在800~2000RPM，旋涂时间5~12s，烧玻璃熔融温度为640-830℃，时间为15-20min。
本发明有益效果：
本发明为防止切割过程中产生上述不良问题，通过在晶圆制造的沟槽蚀刻工序，将晶片P面及N面均进行不同程度的刻蚀，由于酸性湿法刻蚀过程中，混合酸中的硝酸首先会将硅表面氧化，然后氢氟酸将氧化层去除，在这个反应过程中，被氧化物质失去电子，由于高浓度掺杂的N+型硅中含有大量的电子，电子浓度大于P型硅中浓度，根据化学反应方程式，N型硅片氧化速率大于P型硅片，所以N衬底在酸性腐蚀环境下腐蚀速率更快；而本设计分别采用两种不同特殊配比蚀刻酸进行作业，在保证P面正常蚀刻速率的基础上，降低N面蚀刻速率，此种方法不仅避免了切割背崩问题，同时也释放了晶片在制造过程中产生的应力。
在半导体市场竞争越演越烈的今天，拥有一流的半导体制造技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件的各项能力及可靠性，研究一种高可靠性的功率器件产品的制作工艺具有很重要的意义。
附图说明
图1是本发明步骤S100的结构示意图，
图2是本发明步骤S200的结构示意图，
图3是本发明步骤S300的结构示意图，
图4是本发明步骤S400的结构示意图，
图5是本发明步骤S500的结构示意图，
图6是本发明步骤S600的结构示意图，
图7是本发明步骤S700的结构示意图，
图8是本发明步骤S800的结构示意图，
图9是本发明步骤S900的结构示意图，
图10是本发明步骤S1000的结构示意图，
图中100是SiO2膜，200是LTO膜，300是玻璃，400是金属层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上”、 “下”、 “左”、 “右”、 “竖直”、 “水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明， “多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、 “连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接 ；可以是机械连接，也可以是电连接 ；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
一种改善单向产品切割背崩的芯片制作工艺，包括以下步骤：
S100，晶片表面扩散，形成P+-N-N+结构；
在晶片表面沉积一层磷和硼，形成P+-N-N+结构，参照图1所示。
S200，双面选择性光刻，将晶片区域化成晶粒；
将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护，参照图2所示，图中扩散片的P+面及N+面均被区域化成晶粒尺寸大小的正方形或长方形单元，每个单元晶粒的中心区域用光刻胶选择性覆盖，四边一定宽度未被光刻胶覆盖。
双面曝光时，P+面蚀刻线宽度为80-120um，N+面蚀刻线宽度为20-40um。
P+面为主要蚀刻面，通过湿法刻蚀将PN结暴露出来形成耐压结，普通混酸中硝酸含量比HF量少，使得硅的纵向腐蚀速率大于横向腐蚀，极易导致晶粒蚀刻槽顶部尖角问题。本设计将P+蚀刻线宽设计为80-120um，结合2:1:1蚀刻酸横向蚀刻速率快、纵向蚀刻慢的特点，使蚀刻槽顶部造型较平缓，避免了由于横向蚀刻速率慢导致的沟槽顶部尖角现象，避免高压产品反偏时的尖角放电现象，提升产品可靠性能。
S300，混酸漂洗；
采用包含硝酸、氢氟酸和磷酸的混合液，对晶片P面及N面进行漂洗；
所述硝酸、氢氟酸、冰醋酸和磷酸的配比为8：1：3：3，在常温下（25℃）对晶片P面及N面进行漂洗，漂洗时间150-230s, N面深度5-15um，宽度为40-80um ，P面深度为10-25um，宽度为100-140um。参照图3所示，图中P+面及N+面的晶粒边缘暴露出来的硅表面均被蚀刻出浅槽；
硝酸、氢氟酸、冰醋酸和磷酸的配8：1：3：3，HNO3是氧化剂，主要将晶片表面暴露出来的硅氧化成SiO2，反应方程式为Si+4HNO3=SiO2+4NO2+2H2O，氢氟酸是还原剂，主要将SiO2还原成可溶性硅化物，反应方程式为SiO2+4HF=SiF4+2H2O，SiF4+2HF=H2SiF6。
硅的蚀刻速率由硝酸和氢氟酸含量决定，硝酸含量高时可充分将表面暴露出来的硅氧化，此时决定腐蚀速度的主要是氢氟酸含量，氢氟酸含量低导致整个系统还原速率非常缓慢，可有效降低横向及纵向蚀刻速率，保证本设计中N+面浅且窄蚀刻的要求；混酸中冰醋酸为H+离子补偿剂，保证系统中硝酸与氢氟酸含量稳定性；磷酸作用是调节整个混酸溶液粘稠度，传统蚀刻酸主要应用硫酸作为粘稠度调节剂，但是由于硫酸对光刻胶具有腐蚀性，导致光刻胶粘附性降低，腐蚀过程中光阻剂脱落晶片结构被损坏，本设计采用磷酸代替传统的硫酸，利用磷酸酸性相对较弱且稳定的特性，可有效避免此问题，此混酸结合蚀刻速率慢及对光阻剂无腐蚀作用的优势，故可在常温环境下既可作业，无需额外增加温控系统。
S400，N面上光阻；
采用旋涂法将N面整面重新披覆一层光刻胶；参照图4所示，图中N+面浅蚀刻槽表面被光刻胶附着；
S500，P面沟槽蚀刻；
采用包含硝酸、HF和冰醋酸的混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；
采用配比为2：1：1的硝酸：HF:冰醋酸混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；混酸腐蚀液的温度：-6℃~2℃，腐蚀时间：150-600S,P+面腐蚀深度为50-100um，宽度为250-350um。参照图5所示，图中P+面蚀刻出深槽；
普通混酸中硝酸含量比HF量少，使得硅的纵向腐蚀速率大于横向腐蚀，极易导致晶粒蚀刻槽顶部尖角问题。本设计中2:1:1蚀刻酸具有横向蚀刻速率快、纵向蚀刻慢的特点，使蚀刻槽顶部造型较平缓，避免了由于横向蚀刻速率慢导致的沟槽顶部尖角现象，避免高压产品反偏时的尖角放电现象，提升产品可靠性能。
S600，长SiO2膜100；
通过高温氧化技术，在高温扩散炉中将晶片表面及PN结表面生长一层 SiO2膜100；参照图6所示，图中SiO2膜100均匀覆盖在台面及沟槽表面；
S600中，作业温度：1000±100℃，膜厚800-2000埃。
S600中，SiO2膜100厚度800-2000埃；作业温度：1000±100℃。
S700，玻璃钝化；
采用旋涂的方式将光阻玻璃涂在晶片表面；通过选择性光刻，将沟槽内PN结处光阻玻璃保留；在高温炉中对玻璃粉进行熔融，将沟槽内部的光阻玻璃转换成玻璃300以保护PN结，参照图7所示，图中玻璃300覆盖在沟槽内部及PN结表面，晶片表面无玻璃；
光阻玻璃旋涂速度在800~2000RPM，旋涂时间5~12s，玻璃熔融温度为640-830℃，时间为15-20min。
S800，采用LPCVD在晶片表面沉积一层LTO膜200，用以保护玻璃300；
参照图8所示，图中LTO膜200均匀覆盖在台面及玻璃300表面；
S900，通过光刻的方法将晶粒台面氧化膜去除，为后续金属化做准备；
参照图9所示，图中玻璃300表面及单颗晶粒边缘处LTO膜200保留，其余晶粒中心处氧化膜去除；
S1000，通过化学镀或蒸镀的方法，在晶片表面形成电极。
参照图10所示，图中单颗晶粒台面及N+面覆盖金属层400，沟槽内玻璃300表面及单颗晶粒边缘LTO膜200上金属去除；
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种改善单向产品切割背崩的芯片制作工艺，其特征在于，包括以下步骤：
S100，晶片表面扩散，形成P+-N-N+结构；
S200，双面选择性光刻，将晶片区域化成晶粒；
S300，混酸漂洗；
采用包含硝酸、氢氟酸、冰醋酸和磷酸的混合液，对晶片P面及N面进行漂洗；
S400，N面上光阻；
采用旋涂法将N面整面重新披覆一层光刻胶；
S500，P面沟槽蚀刻；
采用包含硝酸、HF和冰醋酸的混酸腐蚀液对P面暴露出来的硅进行湿法腐蚀；
S600，长SiO2膜；
通过高温氧化技术，在高温扩散炉中将晶片表面及PN结表面生长一层 SiO2膜；
S700，玻璃钝化；
将光阻玻璃涂在晶片表面；通过选择性光刻，将沟槽内PN结处光阻玻璃保留；在高温炉中对玻璃粉进行熔融，将沟槽内部的光阻玻璃转换成玻璃以保护PN结；
S800，在晶片表面沉积一层LTO膜，用以保护玻璃；
S900，通过光刻的方法将晶粒台面氧化膜去除，为后续金属化做准备；
S1000，通过化学镀或蒸镀的方法，在晶片表面形成电极。
2.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S100具体步骤为：在晶片表面沉积一层磷和硼，形成P+-N-N+结构。
3.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S200具体步骤为：将晶片区域化成晶粒，并在晶粒表面将待蚀刻的区域暴露出来，其它区域用光阻剂保护。
4.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，步骤S200中，双面曝光时，P+面蚀刻线宽度为80-120um，N+面蚀刻线宽度为20-40um。
5.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，步骤S300中，所述硝酸、氢氟酸、冰醋酸和磷酸的配比为8：1：3：3。
6.根据权利要求1或5所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，步骤S300在常温下对晶片P面及N面进行漂洗，漂洗时间150-230s,N面深度5-15um，宽度为40-80um ，P面深度为10-25um，宽度为100-140um。
7.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S500中，采用配比为2：1：1的硝酸：HF:冰醋酸混合腐蚀液对P面暴露出来的硅进行湿法腐蚀。
8.根据权利要求1或7所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，步骤S500中混酸腐蚀液的温度：-6℃~2℃，腐蚀时间：150-600S,P+面腐蚀深度为50-100um，宽度为250-350um。
9.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S600中，作业温度：1000±100℃，膜厚800-2000埃。
10.根据权利要求1所述的一种改善单向产品切割背崩的芯片制作工艺，其特征在于，S600中，SiO2膜厚度800-2000埃；作业温度：1000±100℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310917532.0A CN116864449A (zh) | 2023-07-25 | 2023-07-25 | 一种改善单向产品切割背崩的芯片制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310917532.0A CN116864449A (zh) | 2023-07-25 | 2023-07-25 | 一种改善单向产品切割背崩的芯片制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116864449A true CN116864449A (zh) | 2023-10-10 |
Family
ID=88221502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310917532.0A Pending CN116864449A (zh) | 2023-07-25 | 2023-07-25 | 一种改善单向产品切割背崩的芯片制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116864449A (zh) |
-
2023
- 2023-07-25 CN CN202310917532.0A patent/CN116864449A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020238199A1 (zh) | 一种双面钝化接触的p型高效电池及其制备方法 | |
| CN100472817C (zh) | 太阳能电池用半导体基板及其制造方法和太阳能电池 | |
| EP1876650A1 (en) | Solar cell manufacturing method and solar cell | |
| CN110838536A (zh) | 具有多种隧道结结构的背接触太阳能电池及其制备方法 | |
| JP5885891B2 (ja) | 太陽電池の製造方法および太陽電池 | |
| CN102414833B (zh) | 太阳能电池单元及其制造方法 | |
| US20130112260A1 (en) | Method for preparing an n+pp+ or p+nn+ structure on silicon wafers | |
| EP2413372B1 (en) | Method for fabricating concentrated solar cell chip without edge current leakage | |
| EP2466650A2 (en) | Method for fabricating silicon wafer solar cell | |
| US20080314443A1 (en) | Back-contact solar cell for high power-over-weight applications | |
| CN102222719B (zh) | 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法 | |
| US9685581B2 (en) | Manufacturing method of solar cell | |
| CN111146311A (zh) | 一种硼扩散方法及n型太阳能电池片制备方法 | |
| CN110047944A (zh) | 一种低成本的tmbs器件结构及制造方法 | |
| JPH0324778B2 (zh) | ||
| CN107611226A (zh) | 一种晶体硅绒面制作方法、太阳能电池及其制作方法 | |
| JP2000323735A (ja) | 光起電力装置の製造方法及び光起電力装置 | |
| CN106133922B (zh) | 太阳能电池的制造方法以及太阳能电池 | |
| CN116864449A (zh) | 一种改善单向产品切割背崩的芯片制作工艺 | |
| JPH11274538A (ja) | 高強度薄型半導体素子形成用基板、高強度薄型半導体素子及び高強度薄型半導体素子の製造方法 | |
| JP2003101055A (ja) | 太陽電池の製造方法 | |
| CN111668100B (zh) | 一种快恢复二极管及其制备方法和应用 | |
| JPH11307792A (ja) | 太陽電池素子 | |
| KR20050098472A (ko) | 태양전지 및 그 제조방법 | |
| JP2005136062A (ja) | 太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |