JP3778344B2 - 発光半導体デバイスの製造方法 - Google Patents

発光半導体デバイスの製造方法

Info

Publication number
JP3778344B2
JP3778344B2 JP2001011695A JP2001011695A JP3778344B2 JP 3778344 B2 JP3778344 B2 JP 3778344B2 JP 2001011695 A JP2001011695 A JP 2001011695A JP 2001011695 A JP2001011695 A JP 2001011695A JP 3778344 B2 JP3778344 B2 JP 3778344B2
Authority
JP
Japan
Prior art keywords
nitride compound
iii nitride
group iii
semiconductor layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001011695A
Other languages
English (en)
Other versions
JP2002170991A (ja
Inventor
宗 良 蔡
智 松 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2002170991A publication Critical patent/JP2002170991A/ja
Application granted granted Critical
Publication of JP3778344B2 publication Critical patent/JP3778344B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
発明の分野
本発明はIII族窒化物化合物半導体デバイスの製造方法を提供するものである。この半導体デバイスは、エピタキシャル成長時に発生するIII族窒化物化合物の転位を減少させるために半導体デバイス構造中にII族窒化物化合物の結晶島層を形成させることを特徴とする。
【0002】
発明の背景
III族窒化物化合物半導体、特にGaN基材料を有する半導体は、青緑色発光ダイオード(LED)やレーザーダイオードなどの発光デバイスの製造に多く用いられている。これらの材料は、通常、酸化アルミニウム(Al)基板または炭化ケイ素(SiC)基板の上に成長する。
【0003】
酸化アルミニウム基板を例にとってみよう。GaN結晶層は、Al基板とGaNの格子定数の差が16%を越えるためにAl基板上に直接成長しにくい。そのために、米国特許第4,855,249号明細書において、Akasakiらは、Al基板とGaN層との格子定数の差によって生じる問題を低減させるように低温下に非晶質AlN緩衝層をAl基板上に成長させることを最初に開示した。Nakamuraらは、米国特許第5,290,393号明細書において、緩衝層として成長させるためにGaNまたはAlGaNなどの材料を用いることを開示した。先ず、400〜900℃の温度下に、Al基板上に非晶質GaN緩衝層が成長した。次いで、1,000〜1,200℃の温度下に、このGaN緩衝層上にGaNエピタキシー層が成長した。GaNエピタキシー層の特性および性能は、緩衝層としてAlNを用いて製造したGaNエピタキシー層のものより良好であった。
【0004】
しかし、緩衝層材料として、GaN基、AlGaN基またはAlN基材料を用いた場合でも、Al基板とGaN材料との格子定数の差に起因する転位欠陥のために、GaN基材料を有するエピタキシー層は依然として1010cm−2〜10cm−2の転位密度を有する。このことが、半導体デバイスの性能欠陥の原因となり、照度および電気特性に悪影響を与える。その結果、転位を減少させるために、多重緩衝層構造、選択横方向成長(ELOG)構造、InGaN/GaN超格子構造、またはAlGaN/GaN超格子構造などの転位密度低減法が次々に提案されている。
【0005】
発明の要旨本発明は、基板上に直接II族窒化物化合物材料を成長させる方法を提供するものである。このII族窒化物化合物材料は、基板またはIII族窒化物化合物材料上に結晶島構造をなして同じレベルまたは高さに成長する。III族窒化物半導体層の転位を減少させ、エピタキシー特性を改良するために、この結晶島構造の上にIII族窒化物化合物半導体層を成長させる。
【0006】
本発明は、単結晶島構造を有する発光デバイスの製造方法を開示するものである。単結晶島層の材料はII族窒化物化合物であり、II族元素としては、ベリリウム(Be)、マグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、亜鉛(Zn)、カドミウム(Cd)および水銀(Hg)などが含まれる。単結晶島層は、それぞれ二つの単結晶の島の間にある間隔をおいて基板上に成長する。次いで、単結晶島層上にIII族窒化物化合物半導体層が成長する。III族窒化物化合物半導体層は、II族窒化物化合物単結晶島に沿って成長するので、エピタキシー時に発生する転位は、II族窒化物化合物の単結晶島が存在する場所に限定される。それによって、転位密度が実質的に減少することになる。
【0007】
発明の詳細な説明
本発明はIII族窒化物化合物半導体デバイスの製造方法を提供するものである。このデバイスは、構造中に少なくとも1つのII族窒化物単結晶島層を形成させることを特徴とする。これによって、エピタキシー時に発生するIII族窒化物化合物の転位が減少する。
【0008】
本発明によれば、水素化物気相成長法(HVPE)、有機金属気相成長法(OMVPE)、または分子線成長法(MBE)を用いることによって、Al基板、SiC基板、GaAs基板またはSi基板の上に、3〜5族化合物半導体層、例えばAlInGa1−x−yN層(ここで0≦x+y≦1)、が成長する。Ga源はTMGaまたはTEGa、Al源はTMAlまたはTEAl、In源はTMInまたはTEIn、N源はNHまたはジメチルヒドラジン(DMeNNH)である。p型ドーパントは、Zn、Cd、Be、Mg、CaおよびBaからなる群から選択され、n型ドーパントは、Te、Si、GeおよびSnからなる群から選ばれる。II族元素は、Be、Mg、Ca、Sr、Ba、Zn、CdおよびHgからなる群から選ばれる。
【0009】
図1は、本発明のII族窒化物化合物から成長した単結晶の島を有するIII族窒化物化合物半導体構造を示している。Al、SiC、GaAsまたはSi基板1の上にII族窒化物化合物材料の単結晶島層2が成長している。II族窒化物化合物の成長温度および成長時間を調整することにより、単結晶島層2の単結晶島の数および大きさが制御される。成長温度が200〜1,200℃で、成長時間が5秒〜30分であれば、単結晶島の密度は10cm−2以下に制御される。II族窒化物化合物単結晶島層2の島の数によって転位欠陥の数が決まり、II族窒化物化合物単結晶島層2の島の大きさによってIII族窒化物化合物半導体層3のエピタキシー特性が変わる。ウエハ上でII族窒化物化合物単結晶島層2の成長が終わると、続いてその上にIII族窒化物化合物半導体層3が成長する。III族窒化物化合物半導体層3はII族窒化物化合物単結晶島層2の単結晶島に沿って成長し、転位は隣り合う2つの単結晶島の間で発生する。これによって、転位欠陥の数が実質的に減少する。
【0010】
図2は、本発明の半導体デバイスの1つの実施態様を示している。先ず、基板1の上に追加のIII族窒化物化合物半導体層4が成長している。追加のIII族窒化物化合物半導体層4は高転位密度を有している。次いで、追加のIII族窒化物化合物半導体層4の上にII族窒化物化合物単結晶島層2が成長している。II族窒化物化合物単結晶島層2の成長温度および成長時間を調整することにより、単結晶島層2の単結晶島の数および大きさが制御される。成長温度が200〜1,200℃で、成長時間が5秒〜30分であれば、単結晶島の密度は10cm−2以下に制御される。続いて、II族窒化物化合物単結晶島層2の上にIII族窒化物化合物半導体層3が成長している。これによって、転位欠陥の数が実質的に減少する。この構造の利点は、III族窒化物化合物半導体層3がII族窒化物化合物単結晶島層2の上にあるために、III族窒化物化合物半導体層3が追加のIII族窒化物化合物半導体層4からより容易に成長できることである。その結果、GaNのエピタキシー特性が改良される。
【0011】
図3および図4は本発明の発光半導体デバイスの2つの異なる実施態様を示しており、図4に示されている半導体デバイスの基板1の上には追加のIII族窒化物化合物半導体層4が成長している。II族窒化物化合物単結晶島層2の構造を有するIII族窒化物化合物半導体層3の上にn型III族窒化物化合物半導体層5が成長している。n型III族窒化物化合物半導体層5のn型ドーパントは、SiHおよびSからなる群から選択され、電子キャリア濃度は1×1017cm−3〜1×1020cm−3である。次いで、n型III族窒化物化合物半導体層5の上に、半導体化合物材料としてのInを有する発光領域が成長している。この層の構造は、二重ヘテロ構造、単量子体または多量子体6であってよい。次いで、この発光領域上にp型III族窒化物化合物半導体層7が成長しており、これでLED構造が完結している。p型III族窒化物化合物半導体層7のドーパントは、MgおよびZnなどからなる群から選択され、正孔キャリア濃度は1×1017cm−3〜5×1019cm−3である。LEDの順方向電圧は3.0〜3.4Vであり、これは、II族窒化物化合物単結晶島層2を有していないLEDの順方向電圧より約0.5〜1.0V低い。
【0012】
図5および図6は本発明の発光半導体デバイスの別の2つの異なる実施態様を示しており、図6に示されている半導体デバイスの基板1の上には追加のIII族窒化物化合物半導体層4が成長している。II族窒化物化合物単結晶島層2の構造を有するIII族窒化物化合物半導体層3の上にp型III族窒化物化合物半導体層7が成長している。p型III族窒化物化合物半導体層7のドーパントは、MgおよびZnなどからなる群から選択され、正孔キャリア濃度は1×1017cm−3〜5×1019cm−3である。次いで、p型III族窒化物化合物半導体層7の上に、半導体化合物材料としてのInを有する発光領域が成長している。この層の構造は、二重へテロ構造、単量子体または多量子体6であってよい。次いで、この発光領域上にn型III族窒化物化合物半導体層5が成長しており、これでLED構造が完結している。n型III族窒化物化合物半導体層5のn型ドーパントはSiHおよびSからなる群から選択され、電子キャリア濃度は1×1017cm−3〜1×1020cm−3である。LEDの順方向電圧は3.0〜3.4Vであり、これは、II族窒化物化合物単結晶島層2を有していないLEDの順方向電圧より約0.5〜1.0V低い。
【0013】
本発明は半導体層の転位欠陥を減少させる構造を提供する。III族窒化物化合物半導体の転位を実質的に減少させ、エピタキシー特性を改良するために、基板または3〜5族化合物半導体層上にII族窒化物化合物単結晶島層を成長させる。
【0014】
以下の諸例は、本発明の精神を詳細に説明するための種々の工程係数を示している。
【0015】
[例1]
先ず、反応炉中にエピタキシャル成長用に準備された(epi−ready)Al基板を置く。この基板を1,150℃に予熱し、次いで、水素ガスを導入してウエハ表面を10分間清浄にする。次いで、基板の温度をおよそ510℃に下げる。Zn源はDMZn、N源はNHである。したがって、63μmol/分のDMZnと7.14×10−2mol/分のNHとの混合ガス流が反応炉に導入され、基板上にZnNの単結晶島層が成長する。単結晶島の平均直径は約0.2μmであり、島密度は約10cm−2である。次いで、基板温度を1,140℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの別の混合ガス流を導入すると、2μmのGaN半導体層が生成する。ホール効果測定によると、移動度は約650cm/V−sであり、キャリア濃度はおよそ−2.93×1016cm−3である。
【0016】
[例2]
例2のエピタキシー工程は例1のものと類似であるが、Mg源としてDMZnをDCpMgに置き換える。600℃の成長温度下に、反応炉に56μmol/分のDCpMgガス流を導入する。基板上に、単結晶島の平均直径が約0.2μmのMgN単結晶島層が生成する。ホール効果測定によれば、移動度は約635cm/V−sであり、キャリア濃度はおよそ−2.93×1016cm−3である。
【0017】
[例3]
例3のAl基板の予備処理は例1のものと類似である。基板の温度を530℃に調整し、反応炉に、1.19×10−5mol/分のTMGaと、5.23×10−6mol/分のTMA1と、7.14×10−2mol/分のNHとの混合ガス流を導入すると、基板上に約25nmのAlGaN半導体層が成長する。次いで、上記混合ガス流を止め、基板温度を510℃に下げる。さらに、反応炉に、63μmol/分のDMZnと7.14×10−2mol/分のNHとの別の混合ガス流を導入する。それによって、AlGaN半導体層上にZnN単結晶島層が生成する。次いで、基板の温度を1,140℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの混合ガス流を導入すると、ZnN単結晶島層上にドープされていない2μmのGaN半導体層が形成される。ホール効果測定によれば、移動度は約715cm/V−sであり、キャリア濃度はおよそ−1.97×1016cm−3である。
【0018】
[例4]
例4のエピタキシー工程は例3のものと類似であるが、Be源としてDMZnをEtBeに置き換える。基板温度を450℃に調整し、反応炉に、75μmol/分のEtBeと7.14×10−2mol/分のNHとの混合ガス流を導入すると、BeN単結晶島層が形成される。この単結晶島層上にGaN半導体層を成長させる。ホール効果測定によれば、移動度は約630cm/V−sであり、キャリア濃度はおよそ3.12×1016cm−3である。
【0019】
[例5]
例1と同じ様に、ZnN単結晶島層とGaN半導体層がAl基板上に成長させる。反応炉に、5.97×10−5mol/分のTMGAaと、1.34×10−1mol/分のNHと、1.77×10−10mol/分のSiHとの混合ガス流を導入すると、ZnN単結晶島層を有するGaN半導体層上に、Siがドープされた2.5μmのn型GaN半導体層が生成する。次いで、すべてのガス流を止め、基板の温度を820℃に下げる。反応炉に、8.61μmol/分のTMGaと、4.73μmol/分のTMInと、0.134mol/分のNHとの別の混合ガス流を導入すると、多量子体(MQW)構造の発光領域が生成する。次いで、すべてのガス流を止め、基板温度を1,110℃に上げる。反応炉に、47.5μmol/分のTMGaと、1.25×10−7mol/分のDCpMgと、8.93×10−2mol/分のNHとの別の混合ガス流を導入すると、MQW構造の発光領域上に、Mgがドープされた0.5μmのp型GaN半導体層が形成される。このLED構造の順方向電圧は20mAで3.1Vである。
【0020】
[例6]
例5と同じ様に、MgN単結晶島層を有するGaN半導体層上にLED構造を成長させる。ウエハにされたとき、このLED構造の順方向電圧は20mAで3.05Vである。
【0021】
[例7]
例7のエピタキシー工程は例3のものと類似であるが、Cd源としてDMZnをDMCdに置き換える。680℃の成長温度下に、75μmol/分のDMCdガス流を反応炉に導入すると、CdN単結晶島層を有するGaN半導体層が生成する。次いで、例5と同じ様に、このGaN半導体層上にLED構造が成長する。ウエハにされたとき、このLED構造の順方向電圧は20mAで3.2Vである。
【0022】
[例8]
例8のAl基板の前処理は例1のものと類似である。基板の温度を530℃に調整し、反応炉に、1.02×10−5mol/分のTMInと7.14×10−2mol/分のNHとの混合ガス流を導入すると、基板上にInNの結晶島層が成長する。次いで、反応炉に、5.23×10−6mol/分のTMAlの別のガス流を導入すると、AlInNの結晶島層が生成する。これら2つの結晶島層の厚さはおよそ35nmである。次いで、TMInガスを止め、TMAlガスとNHガスの導入を続けると、厚さ25nmのAlGaN層が生成する。次いで、TMAlガスとNHガスを止め、基板温度を510℃に下げる。反応炉に、63μmol/分のDMZnと7.14×10−2mol/分のNHとの別の混合ガス流を導入すると、AlN層上にZnN単結晶島層が成長する。基板温度を1,000℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの混合ガス流を導入すると、ZnN単結晶島層上に、ドープされていない0.5μmのGaN半導体層が形成される。基板温度を600℃に下げ、反応炉に、57μmol/分のDCpMgと7.14×10−2mol/分のNHとの混合ガス流を導入すると、GaN層上にMgN単結晶島層が生成する。再び、基板温度を1,000℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの混合ガス流を導入すると、ドープされていない0.5μmのGaN半導体層が形成される。基板温度を1,150℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと、1.34×10−1mol/分のNHと、1.77×10−10mol/分のSiHとの混合ガス流を導入すると、Siがドープされた2.5μmのn型GaN半導体層が形成される。次いで、すべてのガス流を止め、基板温度を820℃に下げる。反応炉に、8.61μmol/分のTMGaと、4.73μmol/分のTMInと、0.134mol/分のNHとの混合ガス流を導入して、InGaN/GaNのMQW構造を有する発光領域を成長させる。次いで、すべてのガス流を止め、基板温度を1,110℃に上げる。反応炉に、47.5μmol/分のTMGaと、1.25×10−7mol/分のDCpMgと、8.93×10−2mol/分のNHとの別の混合ガス流を導入すると、MQW構造を有する発光領域上に、Mgがドープされた0.5μmのp型GaN半導体層が形成される。これで、このLED構造は完結し、その順方向電圧は20mAで3.3Vである。
【0023】
[例9]
例9のAl基板の前処理は例1のものと類似である。基板温度を530℃に調整し、反応炉に、1.02×10−5mol/分のTMInと、5.23×10−6mol/分のTMAlと、7.14×10−2mol/分のNHとの混合ガス流を導入すると、基板上に25nmのAlInN半導体層が形成される。TMInと、TMAlと、NHとの混合ガス流を止め、基板温度を1,050℃に上げる。反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの別の混合ガス流を導入すると、AlInN半導体層上に、ドープされていない0.5μmのGaN半導体層が成長する。基板の温度を510℃に下げ、反応炉に、57μmol/分のDCpMgと7.14×10−2mol/分のNHとの混合ガス流を導入すると、GaN層上にMgN単結晶島層が成長する。基板温度を1,050℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの別の混合ガス流を導入すると、ドープされていない0.5μmのGaN半導体層が形成される。次いで、基板温度を1,100℃に上げ、反応炉に、47.5μmol/分のTMGaと、1.25×10−7mol/分のDCpMgと、8.93×10−2mol/分のNHとの混合ガス流を導入すると、GaN層上に、Mgがドープされた3μmのp型GaN半導体層が形成される。すべてのガス流を止め、基板温度を820℃に下げる。反応炉に、8.61μmol/分のTMGaと、4.73μmol/分のTMInと、0.134mol/分のNHとの別の混合ガス流を導入すると、InGaN/GaNのMQW構造を有する発光領域が生成する。最後に、基板温度を1,150℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと、1.34×10−1mol/分のNHと、1.77×10−10mol/分のSiHとの混合ガス流を導入すると、MQW構造を有する発光領域上に、Siがドープされた0.5μmのn型GaN半導体層が形成される。これで、このLED構造は完結し、その順方向電圧は20mAで3.6Vである。
【0024】
[例10]
例10のAl基板の前処理は例1のものと類似である。基板温度を530℃に調整し、反応炉に、63μmol/分のDMZnと7.14×10−2mol/分のNHとの混合ガス流を導入すると、基板上にZnN単結晶島層が形成される。次いで、反応炉に、5.23×10−6mol/分のTMAlと7.14×10−2mol/分のNHとの別の混合ガス流を導入すると、基板上に25nmのAlN半導体層が形成される。次いで、TMAlとNHとの混合ガス流を止め、基板温度を1,050℃に上げる。反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの別の混合ガス流を導入して、AlN半導体層上に、ドープされていない0.5μmのGaN半導体層を成長させる。基板の温度を1,150℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと、1.34×10−1mol/分のNHと、1.77×10−10mol/分のSiHとの混合ガス流を導入すると、Siがドープされた2.5μmのn型GaN半導体層が生成する。次いで、すべてのガス流を止め、基板温度を820℃に下げる。反応炉に、8.61μmol/分のTMGaと、4.73μmol/分のTMInと、0.134mol/分のNHとの混合ガス流を導入して、InGaN/GaNのMQW構造を有する発光領域を形成する。最後に、すべてのガス流を止め、基板温度を1,110℃に上げる。反応炉に、47.5μmol/分のTMGaと、1.25×10−7mol/分のDCpMgと、8.93×10−2mol/分のNHとの混合ガス流を導入すると、MQW構造を有する発光領域上に、Mgがドープされた0.5μmのp型GaN半導体層が成長する。これで、このLED構造は完結し、その順方向電圧は20mAで3.3Vである。
【0025】
[例11]
例11のエピタキシー工程は例10のものと類似であるが、Be源としてDMZnをEtBeに置き換える。成長温度を450℃に調整し、反応炉に、75μmol/分のEtBeと7.14×10−2mol/分のNHとの混合ガス流を導入すると、BeNの単結晶島層が形成される。次いで、例10と類似の方法でLED構造を成長させる。その順方向電圧は20mAで3.5Vである。
【0026】
[例12]
例12のAl基板の前処理は例1のものと類似である。基板温度を530℃に調整し、反応炉に、1.02×10−5mol/分のTMInと7.14×10−2mol/分のNHとの混合ガス流を導入すると、基板上にInN単結晶島層が形成される。次いで、反応炉に、5.23×10−6mol/分のTMAlを導入すると、InN単結晶島層上にAlInN単結晶島層が形成される。これら2つの層の厚さは約35nmである。TMInガスを止め、TMAlガスとNHガスの導入を続けると、25nmのAlGaN層が形成される。次いで、TMAlガスとNHガスとを止め、基板温度を510℃に下げる。反応炉に、57μmol/分のDCpMgと7.14×10−2mol/分のNHとの別の混合ガス流を導入して、AlN層上にMgN単結晶島層を成長させる。基板の温度を1,050℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと1.34×10−1mol/分のNHとの混合ガス流を導入すると、MgN単結晶島層上に、ドープされていない0.5μmのGaN半導体層が生成する。次いで、基板温度を1,150℃に上げ、反応炉に、5.97×10−5mol/分のTMGaと、1.34×10−1mol/分のNHと、1.77×10−10mol/分のSiHとの混合ガス流を導入すると、Siがドープされた2.5μmのn型GaN半導体層が生成する。次いで、すべての混合ガス流を止め、基板温度を820℃に下げる。反応炉に、8.61μmol/分のTMGaと、4.73μmol/分のTMInと、0.134mol/分のNHとの別の混合ガス流を導入して、InGaN/GaNのMQW構造を有する発光領域を形成する。最後に、すべてのガス流を止め、基板温度を1,110℃に上げる。反応炉に、47.5μmol/分のTMGaと、1.25×10−7mol/分のDCpMgと、8.93×10−2mol/分のNHとの別の混合ガス流を導入すると、MQW構造を有する発光領域上に、Mgがドープされた0.5μmのp型GaN半導体層が成長する。これで、このLED構造は完結し、その順方向電圧は20mAで3.3Vである。
【0027】
[例13]
例13のエピタキシー工程は例12のものと類似であるが、Cd源としてDCpMgをDMCdに置き換える。成長温度を680℃に調整し、反応炉に75μmol/分のDMCdガス流を導入すると、CdNの単結晶島層が形成される。次いで、この層の上に例12と類似の方法でLED構造を成長させる。このLED構造の順方向電圧は20mAで3.2Vである。
【0028】
本発明をいくつかの好ましい実施態様に関して説明した。本発明の他の実施態様は、本明細書を検討し、本発明を実施することにより、当業者には明らかになろう。さらに、説明を明確にするためにいくつかの専門用語を用いたが、それらの専門用語は本発明を限定するものではない。上述の実施態様および好ましい特徴は代表例とみなすべきであり、本発明は付随の特許請求の範囲によって限定される。
【図面の簡単な説明】
【図1】本発明のII族窒化物化合物から成長した単結晶島を有するIII族窒化物化合物半導体構造を示す図。
【図2】本発明の半導体デバイスの1つの実施態様を示す図。
【図3】本発明の発光半導体デバイスの第1実施態様を示す図。
【図4】本発明の発光半導体デバイスの第2実施態様を示す図。
【図5】本発明の発光半導体デバイスの第3実施態様を示す図。
【図6】本発明の発光半導体デバイスの第4実施態様を示す図。
【符号の説明】
1 基板
2 II族窒化物化合物単結晶島層
3 III族窒化物化合物半導体層
4 追加のIII族窒化物化合物半導体層
5 n型III族窒化物化合物半導体層
6 多量子体(MQW)
7 p型III族窒化物化合物半導体層

Claims (23)

  1. 基板を準備し、
    前記基板上に、前記基板の一部を露出させる隙間を伴った複数のII族窒化物化合物単結晶島からなるII族窒化物化合物単結晶島層を、前記II族窒化物化合物単結晶島の数および大きさを成長温度および成長時間を調整することにより制御して形成させ、
    前記II族窒化物化合物単結晶島層上に第1のIII族窒化物化合物半導体層を形成させ、
    前記第1のIII族窒化物化合物半導体層上にIII族窒化物発光領域を形成させ、
    前記III族窒化物発光領域上に第2のIII族窒化物化合物半導体層を形成させる、
    ことからなる発光半導体デバイスの製造方法。
  2. 前記第1のIII族窒化物化合物半導体層がn型III族窒化物化合物半導体層であり、前記第2のIII族窒化物化合物半導体層がp型III族窒化物化合物半導体層である、請求項1に記載の発光半導体デバイスの製造方法。
  3. 前記基板の材料が、Al、SiC、SiおよびGaAsからなる群から選ばれる、請求項1に記載の発光半導体デバイスの製造方法。
  4. 前記II族窒化物化合物単結晶島層が、Be、Mg、Ca、Sr、Ba、Zn、CdおよびHgからなる群から選ばれる少なくとも1種の元素から生成される、請求項1に記載の発光半導体デバイスの製造方法。
  5. 前記II族窒化物化合物単結晶島層の成長温度が200℃〜1,200℃である、請求項1に記載の発光半導体デバイスの製造方法。
  6. 前記III族窒化物化合物発光領域が、InからなるIII族窒化物化合物半導体層である、請求項1に記載の発光半導体デバイスの製造方法。
  7. 前記III族窒化物化合物発光領域の構造が、二重へテロ構造、単量子体および多量子体からなる群から選ばれる、請求項6に記載の発光半導体デバイスの製造方法。
  8. 前記n型III族窒化物化合物半導体層のドーパントが、以下の元素:Te、Si、GeおよびSnのうちの少なくとも1種の元素からなる、請求項2に記載の発光半導体デバイスの製造方法。
  9. 前記p型III族窒化物化合物半導体層のドーパントが、以下の元素:Mg、ZnおよびCdのうちの少なくとも1種の元素からなる、請求項2に記載の発光半導体デバイスの製造方法。
  10. 前記n型III族窒化物化合物半導体層がAlInGa1−x−yN(ここで0≦x+y≦1)である、請求項2に記載の発光半導体デバイスの製造方法。
  11. 前記p型III族窒化物化合物半導体層がAlInGa1−x−yN,0≦x+y≦1である、請求項2に記載の発光半導体デバイスの製造方法。
  12. 基板を準備し、
    前記基板上にIII族窒化物化合物半導体層を形成させ、
    前記III族窒化物化合物半導体層上に、前記III族窒化物化合物半導体層の一部を露出させる隙間を伴った複数のII族窒化物化合物単結晶島からなるII族窒化物化合物単結晶島層を、前記II族窒化物化合物の数および大きさを成長温度および成長時間を調整することにより制御して形成させ、
    前記II族窒化物化合物単結晶島層上に第1のIII族窒化物化合物半導体層を形成させ、
    前記第1のIII族窒化物化合物半導体層上にIII族窒化物発光領域を形成させ、
    前記III族窒化物化合物発光領域上に第2のIII族窒化物化合物半導体層を形成させる、
    ことからなる発光半導体デバイスの製造方法。
  13. 前記第1のIII族窒化物化合物半導体層がn型III族窒化物化合物半導体層であり、前記第2のIII族窒化物化合物半導体層がp型III族窒化物化合物半導体層である、請求項12に記載の発光半導体デバイスの製造方法。
  14. 前記基板の材料が、Al、SiC、SiおよびGaAsからなる群から選ばれる、請求項12に記載の発光半導体デバイスの製造方法。
  15. 前記II族窒化物化合物単結晶島層が、Be、Mg、Ca、Sr、Ba、Zn、CdおよびHgからなる群から選ばれる少なくとも1種の元素からなる、請求項12に記載の発光半導体デバイスの製造方法。
  16. 前記II族窒化物化合物単結晶島層の成長温度が200〜1,200℃である、請求項12に記載の発光半導体デバイスの製造方法。
  17. 前記III族窒化物化合物半導体層がAlInGa1−x−yN(ここで0≦x+y≦1)である、請求項12に記載の発光半導体デバイスの製造方法。
  18. 前記III族窒化物化合物発光領域が、InからなるIII族窒化物化合物半導体層である、請求項12に記載の発光半導体デバイスの製造方法。
  19. 前記III族窒化物化合物発光領域の構造が、二重へテロ構造、単量子体および多量子体からなる群から選ばれる、請求項18に記載の発光半導体デバイスの製造方法。
  20. 前記n型III族窒化物化合物半導体層のドーパントが、以下の元素:Te、Si、GeおよびSnのうちの少なくとも1種の元素からなる、請求項13に記載の発光半導体デバイスの製造方法。
  21. 前記p型III族窒化物化合物半導体層のドーパントが、以下の元素:Mg、ZnおよびCdのうちの少なくとも1種の元素からなる、請求項13に記載の発光半導体デバイスの製造方法。
  22. 前記n型III族窒化物化合物半導体層がAlInGa1−x−yN(ここで0≦x+y≦1)である、請求項13に記載の発光半導体デバイスの製造方法。
  23. 前記p型III族窒化物化合物半導体層がAlInGa1−x−yN(ここで0≦x+y≦1)である、請求項13に記載の発光半導体デバイスの製造方法。
JP2001011695A 2000-11-16 2001-01-19 発光半導体デバイスの製造方法 Expired - Lifetime JP3778344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089124233A TW486829B (en) 2000-11-16 2000-11-16 Epitaxial growth of nitride semiconductor
TW089124233 2000-11-16

Publications (2)

Publication Number Publication Date
JP2002170991A JP2002170991A (ja) 2002-06-14
JP3778344B2 true JP3778344B2 (ja) 2006-05-24

Family

ID=21661959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001011695A Expired - Lifetime JP3778344B2 (ja) 2000-11-16 2001-01-19 発光半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US6462357B1 (ja)
JP (1) JP3778344B2 (ja)
TW (1) TW486829B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471096B1 (ko) * 2004-04-26 2005-03-14 (주)에피플러스 금속 아일랜드를 이용한 반도체 에피택시층 제조방법
JP3484427B2 (ja) * 2001-03-28 2004-01-06 日本碍子株式会社 発光素子
US6703255B2 (en) * 2001-03-28 2004-03-09 Ngk Insulators, Ltd. Method for fabricating a III nitride film
EP1471582A1 (en) * 2003-03-31 2004-10-27 Ngk Insulators, Ltd. Substrate for semiconductor light-emitting element, semiconductor light-emitting element and its fabrication
JP3839799B2 (ja) 2003-08-06 2006-11-01 ローム株式会社 半導体発光素子
JP4624064B2 (ja) * 2003-10-14 2011-02-02 昭和電工株式会社 Iii族窒化物半導体積層物
EP1673815B1 (en) * 2003-10-14 2019-06-05 Toyoda Gosei Co., Ltd. Group iii nitride semiconductor element and semiconductor devices incorporating the same
JP4539105B2 (ja) * 2004-02-12 2010-09-08 日立電線株式会社 窒化物半導体デバイスの製造方法
KR100568299B1 (ko) * 2004-03-31 2006-04-05 삼성전기주식회사 질화갈륨계 반도체 발광소자
KR100712753B1 (ko) * 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
KR101008285B1 (ko) * 2005-10-28 2011-01-13 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100742988B1 (ko) * 2005-11-25 2007-07-26 (주)더리즈 p형 질화갈륨계 디바이스 제조방법
TW200743141A (en) * 2006-05-05 2007-11-16 Super Nova Optoelectronics Corp Epitaxial layer structure of gallium nitride-based compound semiconductor and fabricating method thereof
EP1865543A1 (en) * 2006-06-08 2007-12-12 SuperNova Optoelectronics Corporation Structure and manufacturing method of epitaxial layers of gallium nitride-based compound semiconductors
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
US20080254235A1 (en) * 2007-04-10 2008-10-16 Jeonggoo Kim Pulsed laser deposition of high quality photoluminescent GaN films
KR100833897B1 (ko) 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI398962B (zh) 2008-03-27 2013-06-11 Epistar Corp 氮化鎵半導體元件
CN102136414B (zh) * 2008-04-16 2013-06-05 晶元光电股份有限公司 减少半导体外延位错发生的氮化镓半导体结构及其方法
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
TWI401729B (zh) * 2008-10-16 2013-07-11 Advanced Optoelectronic Tech 阻斷半導體差排缺陷之方法
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
KR100994643B1 (ko) * 2009-01-21 2010-11-15 주식회사 실트론 구형 볼을 이용한 화합물 반도체 기판의 제조 방법과 이를 이용한 화합물 반도체 기판 및 화합물 반도체 소자
KR101021775B1 (ko) 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
US9525117B2 (en) * 2009-12-08 2016-12-20 Lehigh University Thermoelectric materials based on single crystal AlInN—GaN grown by metalorganic vapor phase epitaxy
JP2012009784A (ja) * 2010-06-28 2012-01-12 Meijo Univ 半導体素子、及び半導体素子の転位低減方法
KR101778161B1 (ko) * 2011-01-26 2017-09-13 엘지이노텍 주식회사 발광소자
US8728938B2 (en) * 2012-06-13 2014-05-20 Ostendo Technologies, Inc. Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
TWI469389B (zh) * 2012-06-19 2015-01-11 Lextar Electronics Corp 垂直式固態發光元件之製程
CN104241472A (zh) * 2013-06-17 2014-12-24 江苏稳润光电有限公司 一种能减低位错密度的led芯片生长方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102607680B1 (ko) * 2023-02-07 2023-11-29 웨이브로드 주식회사 마이크로디스플레이 패널 제조 방법
CN116190511B (zh) * 2023-04-25 2023-07-07 江西兆驰半导体有限公司 一种高光效led外延片、制备方法及led芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261931B1 (en) * 1997-06-20 2001-07-17 The Regents Of The University Of California High quality, semi-insulating gallium nitride and method and system for forming same

Also Published As

Publication number Publication date
US6462357B1 (en) 2002-10-08
JP2002170991A (ja) 2002-06-14
TW486829B (en) 2002-05-11
US20020056840A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
JP3778344B2 (ja) 発光半導体デバイスの製造方法
JP3909811B2 (ja) 窒化物半導体素子及びその製造方法
JP3815335B2 (ja) 半導体発光素子及びその製造方法
CN101179106B (zh) 使用氮化物半导体的发光器件和其制造方法
US6989287B2 (en) Method for producing nitride semiconductor, semiconductor wafer and semiconductor device
JP5322523B2 (ja) 発光素子及びその製造方法
JP2003037289A (ja) 低駆動電圧のiii族窒化物発光素子
CN107195736B (zh) 一种氮化镓基发光二极管外延片及其生长方法
US7153713B2 (en) Method for manufacturing high efficiency light-emitting diodes
CN103456852B (zh) 一种led外延片及制备方法
US7368309B2 (en) Nitride semiconductor and fabrication method thereof
CN117276440A (zh) 发光二极管外延片及其制备方法、led
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP3634255B2 (ja) 窒化物半導体素子のエピタキシャル成長
KR100728132B1 (ko) 전류 확산층을 이용한 발광 다이오드
KR100925164B1 (ko) p형 질화물 반도체층 형성 방법 및 그것을 갖는 발광 소자
JP2009076864A (ja) 窒化物系発光素子
JP2010021360A (ja) Iii族窒化物発光素子を製造する方法、及びiii族窒化物発光素子
KR100906972B1 (ko) 질화물계 발광소자
KR100881053B1 (ko) 질화물계 발광소자
CN110459654A (zh) 紫外led外延结构
JP2002075880A (ja) 窒化物系半導体層の形成方法および窒化物系半導体素子の製造方法
KR100911775B1 (ko) 질화물계 발광소자
KR101423719B1 (ko) 발광 소자 및 그 제조 방법
KR100974924B1 (ko) 질화물계 발광소자

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050628

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051205

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060222

R150 Certificate of patent or registration of utility model

Ref document number: 3778344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110310

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120310

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130310

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140310

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term