JP2003031845A - 低抵抗率ｐ型窒化ガリウムの形成 - Google Patents
低抵抗率ｐ型窒化ガリウムの形成Info
- Publication number
- JP2003031845A JP2003031845A JP2002129122A JP2002129122A JP2003031845A JP 2003031845 A JP2003031845 A JP 2003031845A JP 2002129122 A JP2002129122 A JP 2002129122A JP 2002129122 A JP2002129122 A JP 2002129122A JP 2003031845 A JP2003031845 A JP 2003031845A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- acceptor
- type
- doped
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
- H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Abstract
(57)【要約】 （修正有）
【課題】 発光ダイオードにおけるｐ型窒化ガリウム層
の抵抗率を低下させること。 【解決手段】 低抵抗率のIII−Ｖ族窒化物（例えば、
ＧａＮ）ｐ型層を形成するプロセスの１つの実施形態
が、成長後の冷却プロセスの間に、エピタキシャル成長
チャンバ内の水素の全ての供給源（典型的には、Ｎ
Ｈ3）を取り除く。冷却プロセスの間に水素の供給源を
除去することにより、冷却の間の水素原子によるアクセ
プタ不純物（例えば、Ｍｇ）のあらゆる付加的な不動態
化が回避される。冷却プロセスの後、ウェーハは相対的
に低い温度（例えば、６２５℃より下）でアニールさ
れ、Ｍｇドープ層からほぼ全ての水素を除去する。
の抵抗率を低下させること。 【解決手段】 低抵抗率のIII−Ｖ族窒化物（例えば、
ＧａＮ）ｐ型層を形成するプロセスの１つの実施形態
が、成長後の冷却プロセスの間に、エピタキシャル成長
チャンバ内の水素の全ての供給源（典型的には、Ｎ
Ｈ3）を取り除く。冷却プロセスの間に水素の供給源を
除去することにより、冷却の間の水素原子によるアクセ
プタ不純物（例えば、Ｍｇ）のあらゆる付加的な不動態
化が回避される。冷却プロセスの後、ウェーハは相対的
に低い温度（例えば、６２５℃より下）でアニールさ
れ、Ｍｇドープ層からほぼ全ての水素を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、発光ダイオードに
関し、特に、発光ダイオードにおけるｐ型窒化ガリウム
層の抵抗率を低下させることに関する。
関し、特に、発光ダイオードにおけるｐ型窒化ガリウム
層の抵抗率を低下させることに関する。
【０００２】
【従来の技術】発光ダイオード（「ＬＥＤ」）は、高輝
度を達成することができ、とりわけディスプレイ、イン
ジケータ、プリンタ、交通信号機、及び一般的な照明を
含む多数の用途を有する非常に耐久性のある半導体光源
である。直接バンドギャップ半導体は、まず間違いな
く、電気から光を発生させるための最も効率的な手段で
ある。発光デバイスの１つの重要なクラスは、通常III
族窒化物と略記される、III族原子（特にＩｎ、Ｇａ、
Ａｌ）と窒素Ｎとの化合物に基いている。III族窒化物
は、III−Ｖ族半導体として知られている、より広いク
ラスの化合物半導体のサブセットである。III族窒化物
化合物の１つの族は、一般組成ＩｎxＡｌyＧａ1 -x-yＮ
を有し、ここで０≦（ｘ＋ｙ）≦１である。この一般組
成は、単にＧａＮと呼ばれる。III族窒化物は、紫外、
青色、緑色、及び黄色の波長を含む、可視及び可視に近
い電磁スペクトルの大部分にわたる光を発することがで
きる。ＬＥＤの輝度及び他の光学特性を大幅なコストの
増加なく向上させることは、重要な技術上の目標であ
る。図１は、多くの種類のＬＥＤ設計の一つであり、Ｌ
ＥＤの一般構造を示すために役立つ。
度を達成することができ、とりわけディスプレイ、イン
ジケータ、プリンタ、交通信号機、及び一般的な照明を
含む多数の用途を有する非常に耐久性のある半導体光源
である。直接バンドギャップ半導体は、まず間違いな
く、電気から光を発生させるための最も効率的な手段で
ある。発光デバイスの１つの重要なクラスは、通常III
族窒化物と略記される、III族原子（特にＩｎ、Ｇａ、
Ａｌ）と窒素Ｎとの化合物に基いている。III族窒化物
は、III−Ｖ族半導体として知られている、より広いク
ラスの化合物半導体のサブセットである。III族窒化物
化合物の１つの族は、一般組成ＩｎxＡｌyＧａ1 -x-yＮ
を有し、ここで０≦（ｘ＋ｙ）≦１である。この一般組
成は、単にＧａＮと呼ばれる。III族窒化物は、紫外、
青色、緑色、及び黄色の波長を含む、可視及び可視に近
い電磁スペクトルの大部分にわたる光を発することがで
きる。ＬＥＤの輝度及び他の光学特性を大幅なコストの
増加なく向上させることは、重要な技術上の目標であ
る。図１は、多くの種類のＬＥＤ設計の一つであり、Ｌ
ＥＤの一般構造を示すために役立つ。
【０００３】ＬＥＤ１０は、透明なサファイア基板１２
を用いる。基板１２の上には、核生成層１４が形成さ
れ、該核生成層は、基板１２の結晶構造とその上に重な
る層の間の格子ずれに対するバッファ層として作用す
る。ｎ型ドープされた第１のＧａＮ層１６が、既知の技
術を使用して層１４の上に形成される。別のｎ型ＧａＮ
層１８が、層１６の上に形成される。活性層２２が、層
１８の上に形成される。ｎ電極２０から発光活性層２２
へ電流を伝導しなければならないので、ｎ型ＧａＮ層１
８の伝導率は重要である。活性層２２は、実際には数層
から成る場合があり、単一量子井戸（ＳＱＷ）又は多重
量子井戸（ＭＱＷ）設計を用いることができる。
を用いる。基板１２の上には、核生成層１４が形成さ
れ、該核生成層は、基板１２の結晶構造とその上に重な
る層の間の格子ずれに対するバッファ層として作用す
る。ｎ型ドープされた第１のＧａＮ層１６が、既知の技
術を使用して層１４の上に形成される。別のｎ型ＧａＮ
層１８が、層１６の上に形成される。活性層２２が、層
１８の上に形成される。ｎ電極２０から発光活性層２２
へ電流を伝導しなければならないので、ｎ型ＧａＮ層１
８の伝導率は重要である。活性層２２は、実際には数層
から成る場合があり、単一量子井戸（ＳＱＷ）又は多重
量子井戸（ＭＱＷ）設計を用いることができる。
【０００４】活性層２２の上には、活性層２２内に正孔
を注入するｐ型ＡｌＧａＮ層２４（インジウムを含有す
る化合物もまた使用される）が形成され、該正孔は、ｎ
型ＧａＮ層１８から活性層２２内へ注入された電子と結
合する。層２４及び層１８はまた、電子と正孔に対して
閉込め層としても作用する。別の伝導性のｐ型ＧａＮ層
２６は、ｐ電極２８から層２４へ電流を伝導する。ｐ型
層２４及び２６の正孔濃度を増加し、抵抗率を下げるこ
とは、ＬＥＤの性能を向上させる。
を注入するｐ型ＡｌＧａＮ層２４（インジウムを含有す
る化合物もまた使用される）が形成され、該正孔は、ｎ
型ＧａＮ層１８から活性層２２内へ注入された電子と結
合する。層２４及び層１８はまた、電子と正孔に対して
閉込め層としても作用する。別の伝導性のｐ型ＧａＮ層
２６は、ｐ電極２８から層２４へ電流を伝導する。ｐ型
層２４及び２６の正孔濃度を増加し、抵抗率を下げるこ
とは、ＬＥＤの性能を向上させる。
【０００５】ＬＥＤ１０に順バイアスがかけられると、
活性層２２における正孔と電子の再結合によって、活性
層２２の構造及び組成によって定められる波長の光の放
射が生じる。基板を含む種々の層は、典型的には透明で
あり、光は、特定のＬＥＤの幾何学的形状及びパッケー
ジングによりＬＥＤ１０の種々の側面を通ってＬＥＤ１
０から出ていく。例えば、フリップチップ構成において
コンタクトを下向きに配向した状態で、ＬＥＤをパッケ
ージすることができる。
活性層２２における正孔と電子の再結合によって、活性
層２２の構造及び組成によって定められる波長の光の放
射が生じる。基板を含む種々の層は、典型的には透明で
あり、光は、特定のＬＥＤの幾何学的形状及びパッケー
ジングによりＬＥＤ１０の種々の側面を通ってＬＥＤ１
０から出ていく。例えば、フリップチップ構成において
コンタクトを下向きに配向した状態で、ＬＥＤをパッケ
ージすることができる。
【０００６】低抵抗率のｎ型ＧａＮ層を形成すること
は、比較的容易であるが、低抵抗率のｐ型ＧａＮ層を形
成することは困難であることがわかってきた。種々のＧ
ａＮエピタキシャル層を形成する典型的なプロセスにお
いて、金属有機気相成長法（ＭＯＣＶＤ）によるプロセ
スの間、ＮＨ3（アンモニア）ガスがＮ成分に寄与する
ようにチャンバ内に導入され、一方、他の気体がIII族
成分及びｐ型ドープ剤、典型的にはマグネシウム（Ｍ
ｇ）に寄与するように導入される。ＭｇをドープしたＧ
ａＮ材料が成長する間、反応ガスからの水素原子の一部
が、エピタキシャル層に組み入れられ、Ｍｇドープ剤と
共に複合体を形成する。これによりＭｇアクセプタは不
動態化され、アクセプタとしてのＭｇドープ剤の作用が
効果的に中和される。これは、図２の流れ図に示され、
該流れ図は、ＧａＮ ＬＥＤを形成するための、従来技
術プロセスの適切なステップを示している。ステップ３
０において、エピタキシャル層は、加熱されたウェーハ
（例えば５００℃から１０００℃）上に成長される。こ
のステップの間、水素の大部分は、Ｍｇドープ層２４及
び層２６内に導入され、９０％より大きいＭｇドープ剤
の不動態化が生じる。
は、比較的容易であるが、低抵抗率のｐ型ＧａＮ層を形
成することは困難であることがわかってきた。種々のＧ
ａＮエピタキシャル層を形成する典型的なプロセスにお
いて、金属有機気相成長法（ＭＯＣＶＤ）によるプロセ
スの間、ＮＨ3（アンモニア）ガスがＮ成分に寄与する
ようにチャンバ内に導入され、一方、他の気体がIII族
成分及びｐ型ドープ剤、典型的にはマグネシウム（Ｍ
ｇ）に寄与するように導入される。ＭｇをドープしたＧ
ａＮ材料が成長する間、反応ガスからの水素原子の一部
が、エピタキシャル層に組み入れられ、Ｍｇドープ剤と
共に複合体を形成する。これによりＭｇアクセプタは不
動態化され、アクセプタとしてのＭｇドープ剤の作用が
効果的に中和される。これは、図２の流れ図に示され、
該流れ図は、ＧａＮ ＬＥＤを形成するための、従来技
術プロセスの適切なステップを示している。ステップ３
０において、エピタキシャル層は、加熱されたウェーハ
（例えば５００℃から１０００℃）上に成長される。こ
のステップの間、水素の大部分は、Ｍｇドープ層２４及
び層２６内に導入され、９０％より大きいＭｇドープ剤
の不動態化が生じる。
【０００７】ＭＯＣＶＤ法プロセスの後、ウェーハはチ
ャンバ内で冷却され（ステップ３２）、チャンバ内にＮ
Ｈ3ガスが存在するので、冷却段階の間、付加的な水素
がＭｇをドープした層内に拡散し、層を１００％近くま
で更に不動態化する。ウェーハが室温まで冷却された
後、Ｍｇドープ層の抵抗率は、１×１０5オーム−ｃｍ
より大きく、これは事実上絶縁性である。この段階にお
ける結果物としての、Ｍｇドープ層は、ｉ−ＧａＮとし
て分類され、ここでｉは絶縁性を表す。ＭＯＣＶＤ法に
よって成長するｐ型III−Ｖ族半導体における意図しな
いＨの不動態化は、周知の現象である。Ｈの不動態化作
用は、ＩｎＰ、ＧａＡｓ、ＡｌＩｎＧａＰ、及び他の材
料において観察されてきた。マテリアルズ・サイエンス
・フォーラム、１４８−１４９巻（１９９４年）、５０
１−５３６ページ、Ｓｔｅｐｈｅｎ Ｓｔｏｃｋｍａｎ
及びＧｒｅｇｏｒｙ Ｓｔｉｌｌｍａｎ著の論文「III
−Ｖ族デバイス構造における水素」、及びその中に引用
されている論文を参照されたい。
ャンバ内で冷却され（ステップ３２）、チャンバ内にＮ
Ｈ3ガスが存在するので、冷却段階の間、付加的な水素
がＭｇをドープした層内に拡散し、層を１００％近くま
で更に不動態化する。ウェーハが室温まで冷却された
後、Ｍｇドープ層の抵抗率は、１×１０5オーム−ｃｍ
より大きく、これは事実上絶縁性である。この段階にお
ける結果物としての、Ｍｇドープ層は、ｉ−ＧａＮとし
て分類され、ここでｉは絶縁性を表す。ＭＯＣＶＤ法に
よって成長するｐ型III−Ｖ族半導体における意図しな
いＨの不動態化は、周知の現象である。Ｈの不動態化作
用は、ＩｎＰ、ＧａＡｓ、ＡｌＩｎＧａＰ、及び他の材
料において観察されてきた。マテリアルズ・サイエンス
・フォーラム、１４８−１４９巻（１９９４年）、５０
１−５３６ページ、Ｓｔｅｐｈｅｎ Ｓｔｏｃｋｍａｎ
及びＧｒｅｇｏｒｙ Ｓｔｉｌｌｍａｎ著の論文「III
−Ｖ族デバイス構造における水素」、及びその中に引用
されている論文を参照されたい。
【０００８】熱アニールが、ｐ型材料内のアクセプタを
活性化するために使用されてきており、化合物半導体産
業におけるデバイス製造プロセスの一部として一般に使
用されている。この技術は、ＧａＮ材料にまで拡大され
てきた。Ｎｅｕｍａｒｋ Ｒｏｔｈｓｃｈｉｌｄに付与
された米国特許第５，２５２，４９９号、及び、日亜化
学工業株式会社に付与された米国特許第５，３０６，６
６２号を参照されたい。ＧａＮ材料に対し、熱アニール
プロセスは、絶縁材料をｐ型伝導率に転換させるために
使用される。
活性化するために使用されてきており、化合物半導体産
業におけるデバイス製造プロセスの一部として一般に使
用されている。この技術は、ＧａＮ材料にまで拡大され
てきた。Ｎｅｕｍａｒｋ Ｒｏｔｈｓｃｈｉｌｄに付与
された米国特許第５，２５２，４９９号、及び、日亜化
学工業株式会社に付与された米国特許第５，３０６，６
６２号を参照されたい。ＧａＮ材料に対し、熱アニール
プロセスは、絶縁材料をｐ型伝導率に転換させるために
使用される。
【０００９】図２のプロセスは、日亜化学工業株式会社
に譲渡された米国特許第５，３０６，６６２号における
教示を反映している。日亜の特許は、Ｍｇドープ層の抵
抗率を約２オーム−ｃｍまで減少するために、ＬＥＤ構
造を７００℃あたり又はそれより高い温度で２０分間ア
ニールすることによりＧａＮ層内のｐ型ドープ剤を活性
化するプロセスの実施形態について説明している。これ
は、図２においてステップ３３として示されている。正
孔密度は、アニール前の８×１０10ｃｍ-3（絶縁性）か
らアニール後の２×１０17ｃｍ-3（伝導性）まで増加さ
れた。
に譲渡された米国特許第５，３０６，６６２号における
教示を反映している。日亜の特許は、Ｍｇドープ層の抵
抗率を約２オーム−ｃｍまで減少するために、ＬＥＤ構
造を７００℃あたり又はそれより高い温度で２０分間ア
ニールすることによりＧａＮ層内のｐ型ドープ剤を活性
化するプロセスの実施形態について説明している。これ
は、図２においてステップ３３として示されている。正
孔密度は、アニール前の８×１０10ｃｍ-3（絶縁性）か
らアニール後の２×１０17ｃｍ-3（伝導性）まで増加さ
れた。
【００１０】しかしながら、当業者には認識されるよう
に、６００℃より大きい温度は、そのような温度におけ
るＧａＮの結晶性劣化のため、ＬＥＤ発光の強度をます
ます減少させる。したがって、ｉ−ＧａＮ層を低抵抗率
のｐ型層に転換させる日亜のプロセスは、ＭｇドープＧ
ａＮ層の抵抗率を最小限にするために使用される高温ア
ニールに起因するＬＥＤの劣化を生じさせる。
に、６００℃より大きい温度は、そのような温度におけ
るＧａＮの結晶性劣化のため、ＬＥＤ発光の強度をます
ます減少させる。したがって、ｉ−ＧａＮ層を低抵抗率
のｐ型層に転換させる日亜のプロセスは、ＭｇドープＧ
ａＮ層の抵抗率を最小限にするために使用される高温ア
ニールに起因するＬＥＤの劣化を生じさせる。
【発明が解決しようとする課題】必要とされるのは、従
来技術の欠点をもたないプロセスである。
来技術の欠点をもたないプロセスである。
【００１１】
【課題を解決するための手段】本発明の１つの実施形態
は、成長後の冷却プロセスの間、エピタキシャル成長チ
ャンバ内における遊離水素の全ての源（典型的にはＮＨ
3）を取り除くことにより、従来のプロセスを改良す
る。冷却プロセスは、７００℃より上で開始され、室温
で終了するようにされる。冷却プロセスの間、水素の源
を除去することにより、冷却中の水素原子によるＭｇド
ープ剤のあらゆる付加的な不動態化を回避する。事実、
冷却段階中のアニールにより、Ｍｇドープ層内の水素の
一部を実際に外へ排出することができる。１つの実施形
態において、安定Ｎ2ガスが、冷却プロセスの間チャン
バ内に導入される。ＭｇドープＧａＮ層は、反応器から
取り出された時、適度にｐ型である。一つの例におい
て、正孔密度は５×１０15ｃｍ -3より大きい。これは、
図２のステップ３２の後における日亜プロセスに従った
正孔密度、すなわち８×１０10ｃｍ-3であると述べられ
ている正孔密度よりも非常に高い。
は、成長後の冷却プロセスの間、エピタキシャル成長チ
ャンバ内における遊離水素の全ての源（典型的にはＮＨ
3）を取り除くことにより、従来のプロセスを改良す
る。冷却プロセスは、７００℃より上で開始され、室温
で終了するようにされる。冷却プロセスの間、水素の源
を除去することにより、冷却中の水素原子によるＭｇド
ープ剤のあらゆる付加的な不動態化を回避する。事実、
冷却段階中のアニールにより、Ｍｇドープ層内の水素の
一部を実際に外へ排出することができる。１つの実施形
態において、安定Ｎ2ガスが、冷却プロセスの間チャン
バ内に導入される。ＭｇドープＧａＮ層は、反応器から
取り出された時、適度にｐ型である。一つの例におい
て、正孔密度は５×１０15ｃｍ -3より大きい。これは、
図２のステップ３２の後における日亜プロセスに従った
正孔密度、すなわち８×１０10ｃｍ-3であると述べられ
ている正孔密度よりも非常に高い。
【００１２】次のステップにおいて、ウェーハは、日亜
の特許で説明されている７００℃のアニール温度よりも
下の温度で良好にアニールされ、Ｍｇドープ層からほぼ
全ての水素を取り除く。ｐ型ＧａＮ層におけるＨの拡散
が、ｉ型ＧａＮ層においてよりもずっと高いので、この
アニールは低温（例えば、２５℃から６２５℃まで）で
起こり得る。「低温」アニールは、ＧａＮの結晶性を劣
化させないので、ＬＥＤが発する光の強度は、アニール
プロセスによって減少されない。
の特許で説明されている７００℃のアニール温度よりも
下の温度で良好にアニールされ、Ｍｇドープ層からほぼ
全ての水素を取り除く。ｐ型ＧａＮ層におけるＨの拡散
が、ｉ型ＧａＮ層においてよりもずっと高いので、この
アニールは低温（例えば、２５℃から６２５℃まで）で
起こり得る。「低温」アニールは、ＧａＮの結晶性を劣
化させないので、ＬＥＤが発する光の強度は、アニール
プロセスによって減少されない。
【００１３】他の実施形態において、ＭｇドープＧａＮ
層は、冷却の前のエピタキシャル成長の間、ｎ型ＧａＮ
層又は他のあらゆるｎ型半導体層でキャップ形成され
る。水素はｎ型半導体層を通って拡散しないので、冷却
期間の間、ｎ型キャップは、Ｈの層内への拡散を遮断
し、冷却の間Ｍｇドープ層をｐ型に保つ。その後、ｎ型
キャップは、「低温の」アニールステップより前に取り
除かれる。他の実施形態では、ＭｇドープＧａＮ層は、
冷却の後であってアニールより前に、Ｍｇをドープした
最上層の表面を処理することによって、わずかにｐ型に
される。種々のプロセスを使用して、このことを実行す
ることができる。ＭｇドープＧａＮ層はｐ型であるの
で、Ｍｇドープ層からＨを取り除くために、「低温の」
アニールだけが必要とされ、ＬＥＤの劣化が回避され
る。全ての実施形態において、ＭｇドープＧａＮ層は、
成長後のあらゆる熱アニールより前に、ｐ型である。本
発明のプロセスは、あらゆるアクセプタ・ドープ剤をド
ープしたＧａＮ層に適用される。
層は、冷却の前のエピタキシャル成長の間、ｎ型ＧａＮ
層又は他のあらゆるｎ型半導体層でキャップ形成され
る。水素はｎ型半導体層を通って拡散しないので、冷却
期間の間、ｎ型キャップは、Ｈの層内への拡散を遮断
し、冷却の間Ｍｇドープ層をｐ型に保つ。その後、ｎ型
キャップは、「低温の」アニールステップより前に取り
除かれる。他の実施形態では、ＭｇドープＧａＮ層は、
冷却の後であってアニールより前に、Ｍｇをドープした
最上層の表面を処理することによって、わずかにｐ型に
される。種々のプロセスを使用して、このことを実行す
ることができる。ＭｇドープＧａＮ層はｐ型であるの
で、Ｍｇドープ層からＨを取り除くために、「低温の」
アニールだけが必要とされ、ＬＥＤの劣化が回避され
る。全ての実施形態において、ＭｇドープＧａＮ層は、
成長後のあらゆる熱アニールより前に、ｐ型である。本
発明のプロセスは、あらゆるアクセプタ・ドープ剤をド
ープしたＧａＮ層に適用される。
【００１４】
【発明の実施の形態】図３は、本発明の１つの実施形態
を示す流れ図である。ステップ３０では、図２のステッ
プ３０のように、ＬＥＤの種々のエピタキシャル層が成
長される。ステップ３０は、従来のものであり、そのよ
うな成長プロセスは、米国特許第５，７２９，０２９
号、及び、同第６，１３３，５８９号において説明され
ており、引用によりここに組み込む。ＭＯＣＶＤ法プロ
セスの手短な例として、ウェーハが加熱（典型的には、
１０００℃あたりまで）される間、他の気体と共に有機
金属化合物がチャンバ内に導入される。これらの気体
は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミ
ニウム（ＴＭＡ）、及びアンモニア（ＮＨ3）を含むこ
とができる。このように、III−Ｖ族化合物のエピタキ
シャル薄膜が、基板上に成長される。基板は、サファイ
ア又はＳｉＣを含むあらゆる公知の基板であってよい。
薄膜の成長の間に適切な不純物気体を供給することによ
り、ｎドープされたIII−Ｖ族、及び、ｐドープされたI
II−Ｖ族の化合物半導体からなる層が製造される。ｐ型
不純物の例は、Ｍｇ、Ｚｎ、Ｃｄ、Ｃ、及びＢｅを含
む。ケイ素（Ｓｉ）は、通常のｎ型不純物である。ま
た、ＭＯＣＶＤ法で成長された化合物半導体には、ｎ型
不純物がドープされていないにもかかわらずｎ型の特性
を示す傾向もある。ＧａＮの窒素成分は、典型的には反
応ガスＮＨ3から得られるので、エピタキシャル層形成
プロセス中、残留遊離水素が存在する。この水素は、意
図されたｐ型層内のｐ型ドープ剤（例えば、Ｍｇ）と共
に複合体を形成することができ、エピタキシャル層が成
長している間、ｐ型ドープ剤の一部を不動態化させる。
を示す流れ図である。ステップ３０では、図２のステッ
プ３０のように、ＬＥＤの種々のエピタキシャル層が成
長される。ステップ３０は、従来のものであり、そのよ
うな成長プロセスは、米国特許第５，７２９，０２９
号、及び、同第６，１３３，５８９号において説明され
ており、引用によりここに組み込む。ＭＯＣＶＤ法プロ
セスの手短な例として、ウェーハが加熱（典型的には、
１０００℃あたりまで）される間、他の気体と共に有機
金属化合物がチャンバ内に導入される。これらの気体
は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミ
ニウム（ＴＭＡ）、及びアンモニア（ＮＨ3）を含むこ
とができる。このように、III−Ｖ族化合物のエピタキ
シャル薄膜が、基板上に成長される。基板は、サファイ
ア又はＳｉＣを含むあらゆる公知の基板であってよい。
薄膜の成長の間に適切な不純物気体を供給することによ
り、ｎドープされたIII−Ｖ族、及び、ｐドープされたI
II−Ｖ族の化合物半導体からなる層が製造される。ｐ型
不純物の例は、Ｍｇ、Ｚｎ、Ｃｄ、Ｃ、及びＢｅを含
む。ケイ素（Ｓｉ）は、通常のｎ型不純物である。ま
た、ＭＯＣＶＤ法で成長された化合物半導体には、ｎ型
不純物がドープされていないにもかかわらずｎ型の特性
を示す傾向もある。ＧａＮの窒素成分は、典型的には反
応ガスＮＨ3から得られるので、エピタキシャル層形成
プロセス中、残留遊離水素が存在する。この水素は、意
図されたｐ型層内のｐ型ドープ剤（例えば、Ｍｇ）と共
に複合体を形成することができ、エピタキシャル層が成
長している間、ｐ型ドープ剤の一部を不動態化させる。
【００１５】ステップ３０の終わりに、ウェーハの加熱
は停止され、ステップ３６の間、温度は減少する。この
冷却段階の間、反応性水素を組み込むあらゆる反応ガス
は、反応ガス源を遮断することによって、ＭＯＣＶＤ法
チャンバ（又は、プロセスによっては他のチャンバ）か
ら除去される。典型的な従来技術のプロセスにおいて
は、冷却中にＧａＮ材料が解離するのを防ぐため、冷却
段階において圧力のもとでＮＨ3ガスが与えられてい
た。ステップ３６において、ＮＨ3ガス及び遊離水素の
原因となる可能性がある、他のあらゆる気体を取り除く
ことに加え、Ｎ2が導入される。ジメチルヒドラジンの
ような別の窒素源も許容できる。さらに、Ｈ2のような
他の種々の安定ガスも許容できる。
は停止され、ステップ３６の間、温度は減少する。この
冷却段階の間、反応性水素を組み込むあらゆる反応ガス
は、反応ガス源を遮断することによって、ＭＯＣＶＤ法
チャンバ（又は、プロセスによっては他のチャンバ）か
ら除去される。典型的な従来技術のプロセスにおいて
は、冷却中にＧａＮ材料が解離するのを防ぐため、冷却
段階において圧力のもとでＮＨ3ガスが与えられてい
た。ステップ３６において、ＮＨ3ガス及び遊離水素の
原因となる可能性がある、他のあらゆる気体を取り除く
ことに加え、Ｎ2が導入される。ジメチルヒドラジンの
ような別の窒素源も許容できる。さらに、Ｈ2のような
他の種々の安定ガスも許容できる。
【００１６】１つの実施形態において、冷却プロセスは
７００℃より上の温度で開始される。ウェーハが冷却さ
れている間は、ｐドープ層内への水素の導入はない。実
際は、冷却が比較的高い温度で始まるので、層内に成長
されたＨをある程度までアニールすることができ、した
がってｐドープ層内のＨの濃度を低下させ、正孔密度を
増加させる。図２のプロセスと対照的に、冷却中にｐド
ープ層内に拡散するあらゆる付加的な水素の欠乏によ
り、ｐドープ層が絶縁性になることを防ぐ。その結果、
ウェーハが室温まで冷却した後には、５×１０15ｃｍ-3
より大きい正孔密度濃度を有し、測定可能な程度にｐ型
のｐドープ層が形成されるが、ｐ型層には３×１０15ｃ
ｍ-3より大きい正孔濃度も許容できる。正孔密度の事実
上の上限は、およそ１×１０18ｃｍ-3である。
７００℃より上の温度で開始される。ウェーハが冷却さ
れている間は、ｐドープ層内への水素の導入はない。実
際は、冷却が比較的高い温度で始まるので、層内に成長
されたＨをある程度までアニールすることができ、した
がってｐドープ層内のＨの濃度を低下させ、正孔密度を
増加させる。図２のプロセスと対照的に、冷却中にｐド
ープ層内に拡散するあらゆる付加的な水素の欠乏によ
り、ｐドープ層が絶縁性になることを防ぐ。その結果、
ウェーハが室温まで冷却した後には、５×１０15ｃｍ-3
より大きい正孔密度濃度を有し、測定可能な程度にｐ型
のｐドープ層が形成されるが、ｐ型層には３×１０15ｃ
ｍ-3より大きい正孔濃度も許容できる。正孔密度の事実
上の上限は、およそ１×１０18ｃｍ-3である。
【００１７】本発明者らによる試験により、ステップ３
６の後の、５×１０15ｃｍ-3という初期正孔濃度がおよ
そ５０００オーム−ｃｍの抵抗率に相当することが示さ
れてきた。ステップ３６の後のより好ましい正孔濃度
は、約３×１０16ｃｍ-3であり、３０オーム−ｃｍの抵
抗率に相当する。日亜に付与された米国特許第５，３０
６，６６２号で説明されているように、これは、１０5
オーム−ｃｍより大きい抵抗率と対照的に、図２のステ
ップ３２の後のＭｇをドープしたＧａＮの特性である。
６の後の、５×１０15ｃｍ-3という初期正孔濃度がおよ
そ５０００オーム−ｃｍの抵抗率に相当することが示さ
れてきた。ステップ３６の後のより好ましい正孔濃度
は、約３×１０16ｃｍ-3であり、３０オーム−ｃｍの抵
抗率に相当する。日亜に付与された米国特許第５，３０
６，６６２号で説明されているように、これは、１０5
オーム−ｃｍより大きい抵抗率と対照的に、図２のステ
ップ３２の後のＭｇをドープしたＧａＮの特性である。
【００１８】ｐ型になるよう予定されているＬＥＤ層
は、典型的には、Ｍｇ（又は別のｐドープ剤）をドープ
し、５×１０19ｃｍ-3のオーダーのドープ剤濃度を有す
る。たとえ全ての水素が最終的にｐ型層から取り除かれ
ても、Ｍｇアクセプタの活性化エネルギーが大きいので
（約２００ｍｅＶ）、ｐ型ドープ剤の約１％のみが活性
化され、最終的に許容できる正孔密度は、室温において
５×１０17ｃｍ-3となる。この正孔密度において、ｐ型
層はｐ＋型であり、低い抵抗率を有する。この水準に近
づくか又は超える正孔密度を達成することが、図３のプ
ロセスの目標である。
は、典型的には、Ｍｇ（又は別のｐドープ剤）をドープ
し、５×１０19ｃｍ-3のオーダーのドープ剤濃度を有す
る。たとえ全ての水素が最終的にｐ型層から取り除かれ
ても、Ｍｇアクセプタの活性化エネルギーが大きいので
（約２００ｍｅＶ）、ｐ型ドープ剤の約１％のみが活性
化され、最終的に許容できる正孔密度は、室温において
５×１０17ｃｍ-3となる。この正孔密度において、ｐ型
層はｐ＋型であり、低い抵抗率を有する。この水準に近
づくか又は超える正孔密度を達成することが、図３のプ
ロセスの目標である。
【００１９】図３のステップ３８において、ｐ型層内の
全てのＨを実質的に取り除くため、成長後のアニールが
ウェーハ上で実行される。このアニールは、１つの実施
形態では、６２５℃より下である。４００℃から６２５
℃の範囲の温度が最も良いと信じられているが、１００
℃ほどの低い温度でも作用できると考えられる。このア
ニールは、別の場所（別のチャンバ内において）或いは
真空又はＮ2雰囲気のいずれかにおける原位置で実施さ
れる。そのガスはまた、Ｈｅ、Ａｒのような不活性ガ
ス、又はガスの混合物であってもよい。結果として得ら
れる正孔密度は、少なくとも図２の従来技術のプロセス
を使用して達成された正孔密度と同じくらいの高さであ
る。しかしながら、図３のプロセスの間に形成されるｐ
型層は、アニールステップ３８の前にｐ型になり始める
ので、アニールステップ３８は、図２においてより目立
って低い温度で実行される。半導体内のＨの拡散率が、
絶縁性（ｉ型）又はｎ型の材料内よりｐ型材料内におけ
る方が目立って高いことが、その１つの理由である。こ
れは、より大きな中性種（Ｈ°）の代わりに、ｐ型の材
料において、Ｈが陽子（Ｈ＋）として拡散し、結晶中の
Ｈ2又はゆっくりと拡散するＨ-を形成することができる
からである。Ｈは、結晶面へ拡散し、そこでＨ2又は別
の種を形成し、周囲気体に向けて脱離されるので、Ｈの
拡散は、活性化アニールにおいて速度制限となるステッ
プである。
全てのＨを実質的に取り除くため、成長後のアニールが
ウェーハ上で実行される。このアニールは、１つの実施
形態では、６２５℃より下である。４００℃から６２５
℃の範囲の温度が最も良いと信じられているが、１００
℃ほどの低い温度でも作用できると考えられる。このア
ニールは、別の場所（別のチャンバ内において）或いは
真空又はＮ2雰囲気のいずれかにおける原位置で実施さ
れる。そのガスはまた、Ｈｅ、Ａｒのような不活性ガ
ス、又はガスの混合物であってもよい。結果として得ら
れる正孔密度は、少なくとも図２の従来技術のプロセス
を使用して達成された正孔密度と同じくらいの高さであ
る。しかしながら、図３のプロセスの間に形成されるｐ
型層は、アニールステップ３８の前にｐ型になり始める
ので、アニールステップ３８は、図２においてより目立
って低い温度で実行される。半導体内のＨの拡散率が、
絶縁性（ｉ型）又はｎ型の材料内よりｐ型材料内におけ
る方が目立って高いことが、その１つの理由である。こ
れは、より大きな中性種（Ｈ°）の代わりに、ｐ型の材
料において、Ｈが陽子（Ｈ＋）として拡散し、結晶中の
Ｈ2又はゆっくりと拡散するＨ-を形成することができる
からである。Ｈは、結晶面へ拡散し、そこでＨ2又は別
の種を形成し、周囲気体に向けて脱離されるので、Ｈの
拡散は、活性化アニールにおいて速度制限となるステッ
プである。
【００２０】電子ビーム照射又はバンドギャップより上
の光の照度のような、アクセプタをドープした層内に電
子−正孔対を生成するための技術と共に用いられる場
合、図３のステップ３８において１００℃より下の温度
もまた効果的である場合がある。
の光の照度のような、アクセプタをドープした層内に電
子−正孔対を生成するための技術と共に用いられる場
合、図３のステップ３８において１００℃より下の温度
もまた効果的である場合がある。
【００２１】更に、冷却段階中におけるＨの供給源を取
り除くことにより、ステップ３８の間に取り除かれるＨ
が少なくなるため、アニール時間は更に短縮される。ア
ニールステップ３８は、ｐ型層内のＨの量を事実上最小
限にするため必要な時間の間、実施される。これによ
り、ｐ層の達成可能な最大正孔密度及び最低抵抗率が生
じる。実験において、このステップ３８は、約５分以内
で完了されてきた。この時間は、層厚、層の拡散率、及
び温度に基礎をおいている。さらに、この時間を最適条
件下で数秒のオーダーとすることも可能である。
り除くことにより、ステップ３８の間に取り除かれるＨ
が少なくなるため、アニール時間は更に短縮される。ア
ニールステップ３８は、ｐ型層内のＨの量を事実上最小
限にするため必要な時間の間、実施される。これによ
り、ｐ層の達成可能な最大正孔密度及び最低抵抗率が生
じる。実験において、このステップ３８は、約５分以内
で完了されてきた。この時間は、層厚、層の拡散率、及
び温度に基礎をおいている。さらに、この時間を最適条
件下で数秒のオーダーとすることも可能である。
【００２２】低温の活性化アニールは、いくつかの理由
により有益である。ＬＥＤ構造への損傷が低く、高い光
輝度出力が生ずる。また、ＬＥＤ表面への損傷も少な
く、より良い電極接触（低い順電圧）及びより良い歩留
まりになる。アニール温度を低く保つことにより、Ｇａ
Ｎ材料内の窒素損失は最小限になる。また、結果物とし
ての材料は、従来のｐ型層と比較してより高いｐ型ドー
プを有するものとすることもできる。図２の従来技術の
プロセスにおける高いアニール温度により、Ｎ空乏又は
他のドナーのような効果が導入され、正孔濃度を制限す
ることになると思われる。図３のプロセスを使用し、活
性化されたｐ型ドープ剤の割合を高くすることによっ
て、抵抗率が低下し、ＬＥＤの注入効率が向上し、オン
電圧が低下し、熱が減少し、他の利点が達成される。更
に、図３のステップ３０及びステップ３６において、材
料をｐ型に保つことは、Ｍｇドープ層から無ドープ層又
はｎ型層内への、Ｈ+或いは正に荷電された他のあらゆ
る欠陥の拡散へ、大きなエネルギー障壁を提供するであ
ろう。
により有益である。ＬＥＤ構造への損傷が低く、高い光
輝度出力が生ずる。また、ＬＥＤ表面への損傷も少な
く、より良い電極接触（低い順電圧）及びより良い歩留
まりになる。アニール温度を低く保つことにより、Ｇａ
Ｎ材料内の窒素損失は最小限になる。また、結果物とし
ての材料は、従来のｐ型層と比較してより高いｐ型ドー
プを有するものとすることもできる。図２の従来技術の
プロセスにおける高いアニール温度により、Ｎ空乏又は
他のドナーのような効果が導入され、正孔濃度を制限す
ることになると思われる。図３のプロセスを使用し、活
性化されたｐ型ドープ剤の割合を高くすることによっ
て、抵抗率が低下し、ＬＥＤの注入効率が向上し、オン
電圧が低下し、熱が減少し、他の利点が達成される。更
に、図３のステップ３０及びステップ３６において、材
料をｐ型に保つことは、Ｍｇドープ層から無ドープ層又
はｎ型層内への、Ｈ+或いは正に荷電された他のあらゆ
る欠陥の拡散へ、大きなエネルギー障壁を提供するであ
ろう。
【００２３】低温のアニールステップを使用して同様の
低抵抗率のｐ型層を達成することができるプロセスの変
形が幾つかある。図４は、第1の代替的な実施形態を示
す流れ図であり、そこではｐドープされた上部ＧａＮ層
が、冷却前におけるエピタキシャル成長の間、ｎ型Ｇａ
Ｎ層又は他のｎ型半導体層にキャップ形成される（ステ
ップ４０）。ｎ型層がＨの拡散を遮断するので、キャッ
プは冷却中におけるＨの層内への拡散を遮断する（ステ
ップ４２）。このように、冷却段階中にＮＨ3（或いは
Ｈを含有する他の反応ガス）を取り除くことは必要でな
い。冷却中、キャップは材料をｐ型に保つ。その後、ｎ
型のキャップは、低温のアニールステップ３８より前
に、従来のエッチングステップによって取り除かれる
（ステップ４４）。１つの実施形態において、アニール
ステップは、ＭＯＣＶＤ法チャンバの外側で実行され
る。図５の流れ図に示される別の実施形態において、ス
テップ３０及びステップ３２が、図２の従来技術のよう
に実行され、冷却後、アクセプタ・ドープ層が絶縁特性
（ｉ−ＧａＮ）を有する。
低抵抗率のｐ型層を達成することができるプロセスの変
形が幾つかある。図４は、第1の代替的な実施形態を示
す流れ図であり、そこではｐドープされた上部ＧａＮ層
が、冷却前におけるエピタキシャル成長の間、ｎ型Ｇａ
Ｎ層又は他のｎ型半導体層にキャップ形成される（ステ
ップ４０）。ｎ型層がＨの拡散を遮断するので、キャッ
プは冷却中におけるＨの層内への拡散を遮断する（ステ
ップ４２）。このように、冷却段階中にＮＨ3（或いは
Ｈを含有する他の反応ガス）を取り除くことは必要でな
い。冷却中、キャップは材料をｐ型に保つ。その後、ｎ
型のキャップは、低温のアニールステップ３８より前
に、従来のエッチングステップによって取り除かれる
（ステップ４４）。１つの実施形態において、アニール
ステップは、ＭＯＣＶＤ法チャンバの外側で実行され
る。図５の流れ図に示される別の実施形態において、ス
テップ３０及びステップ３２が、図２の従来技術のよう
に実行され、冷却後、アクセプタ・ドープ層が絶縁特性
（ｉ−ＧａＮ）を有する。
【００２４】ステップ４６において、ｐドープ層の表面
を処理するために、化学的エッチング、プラズマエッチ
ング、又は洗浄プロセスを用いて、低温（２５℃から３
００℃）で表面付近のＨ又は他の補償ドナーを取り除
く。これは、ＫＯＨ、ＮａＯＨ、又はＮＨ4ＯＨのよう
な塩基を含む湿式化学溶液内におけるエッチング又は洗
浄を含む。これにより、少なくとも表面において、アク
セプタをドープした層が中位の導電率のｐ型に転換され
る。絶縁材料と比べ、ｐ型材料における水素の拡散率が
高いため、図２のアニールステップ３３と比べて低い温
度で、かつ、短い期間で、アニールステップ３８を実施
することができる。これにより、図３に関して前に説明
した利点が生ずる。ステップ４６において、アクセプタ
・ドープ層の表面をｐ型の導電率に転換させるための他
の技術は、超音波洗浄、電子ビーム照射、又は、アクセ
プタ−水素複合体の解離を招く電磁放射への露出を含む
ことができる。
を処理するために、化学的エッチング、プラズマエッチ
ング、又は洗浄プロセスを用いて、低温（２５℃から３
００℃）で表面付近のＨ又は他の補償ドナーを取り除
く。これは、ＫＯＨ、ＮａＯＨ、又はＮＨ4ＯＨのよう
な塩基を含む湿式化学溶液内におけるエッチング又は洗
浄を含む。これにより、少なくとも表面において、アク
セプタをドープした層が中位の導電率のｐ型に転換され
る。絶縁材料と比べ、ｐ型材料における水素の拡散率が
高いため、図２のアニールステップ３３と比べて低い温
度で、かつ、短い期間で、アニールステップ３８を実施
することができる。これにより、図３に関して前に説明
した利点が生ずる。ステップ４６において、アクセプタ
・ドープ層の表面をｐ型の導電率に転換させるための他
の技術は、超音波洗浄、電子ビーム照射、又は、アクセ
プタ−水素複合体の解離を招く電磁放射への露出を含む
ことができる。
【００２５】また、全ての実施形態に対し、水素を取り
除くためのアニールステップを、オーム接触をｐ型層に
アニール又は合金化するために使用することもできる。
そのようなｐ型コンタクトは、典型的には金属である。
これらのプロセスを種々の実施形態に関して説明してき
たが、該プロセスは、あらゆる種類のＬＥＤ、レーザー
ダイオード、又は、そのような層を利用する他のデバイ
スにおいて、あらゆるアクセプタをドープした窒化ガリ
ウム層（例えば、ＡｌＩｎＧａＮ）の抵抗率を減少させ
るために適用可能であることが理解されるであろう。
除くためのアニールステップを、オーム接触をｐ型層に
アニール又は合金化するために使用することもできる。
そのようなｐ型コンタクトは、典型的には金属である。
これらのプロセスを種々の実施形態に関して説明してき
たが、該プロセスは、あらゆる種類のＬＥＤ、レーザー
ダイオード、又は、そのような層を利用する他のデバイ
スにおいて、あらゆるアクセプタをドープした窒化ガリ
ウム層（例えば、ＡｌＩｎＧａＮ）の抵抗率を減少させ
るために適用可能であることが理解されるであろう。
【００２６】本発明の特定の実施形態が示され、説明さ
れてきたが、広い態様において本発明から離れることな
く変更及び修正がなされ得ることは、当業者には明らか
であり、よって、特許請求の範囲は、本発明の真の精神
と範囲内に含まれるような全ての変更及び修正をその範
囲内に含むものである。
れてきたが、広い態様において本発明から離れることな
く変更及び修正がなされ得ることは、当業者には明らか
であり、よって、特許請求の範囲は、本発明の真の精神
と範囲内に含まれるような全ての変更及び修正をその範
囲内に含むものである。
【図１】ｎ型ＧａＮ層の上に形成されたｐ型ＧａＮ層を
有するＬＥＤの一つの例の断面図である。
有するＬＥＤの一つの例の断面図である。
【図２】高温アニールを使用して絶縁性のＭｇをドープ
したＧａＮ層を低抵抗率のｐ型ＧａＮ層に転換させる、
米国特許第５，３０６，６６２号において説明されてい
る従来技術のプロセスである。
したＧａＮ層を低抵抗率のｐ型ＧａＮ層に転換させる、
米国特許第５，３０６，６６２号において説明されてい
る従来技術のプロセスである。
【図３】低温アニールを使用する低抵抗率のｐ型ＧａＮ
層を形成するための本発明の一つの実施形態の流れ図で
ある。
層を形成するための本発明の一つの実施形態の流れ図で
ある。
【図４】低温のアニールステップを使用してｐ型ＧａＮ
層を形成するための代替的な実施形態のプロセスであ
り、ここでは、冷却より前に、ｎ型キャップがｐドープ
層の上に形成される。
層を形成するための代替的な実施形態のプロセスであ
り、ここでは、冷却より前に、ｎ型キャップがｐドープ
層の上に形成される。
【図５】低温のアニールステップを使用してｐ型ＧａＮ
層を形成するための代替的な実施形態のプロセスであ
り、ここでは、ｐドープＧａＮ層が、アニールの前に、
種々の方法の中のいずれか一つによってｐ型にされる。
層を形成するための代替的な実施形態のプロセスであ
り、ここでは、ｐドープＧａＮ層が、アニールの前に、
種々の方法の中のいずれか一つによってｐ型にされる。
１０ ＬＥＤ
１２ サファイア基板
１４ 核生成層
１６ ｎ型ＧａＮ層
１８ ｎ型ＧａＮ層
２０ ｎ電極
２２ 活性層
２４ ｐ型ＡｌＧａＮ層
２６ ｐ型ＧａＮ層
２８ ｐ電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 サージ エル ルーダズ
アメリカ合衆国 カリフォルニア州
94086−5978 サニーヴェイル サンセッ
ト アヴェニュー 382
(72)発明者 ミラ エス ミスラ
アメリカ合衆国 カリフォルニア州
95032 ロス ガトス トーマス ドライ
ヴ 230
Ｆターム(参考） 5F041 AA03 AA08 CA40 CA57 CA73
CA74 CA99 FF11 FF13
5F045 AA04 AB14 AC12 BB16 DA60
HA16
Claims (30)
- 【請求項１】 ｐ型III−Ｖ族窒化物化合物半導体を製
造するための方法であって、 少なくとも幾らかのアクセプタ不純物を不動態化する水
素を与える一つ又はそれ以上のガスを含むチャンバ内に
おいて、アクセプタがドープされた層を形成するために
アクセプタ不純物を導入しながら、第１の温度でIII−
Ｖ族窒化化合物半導体層を成長させ、 冷却プロセスにおいて、前記アクセプタがドープされた
層を前記第１の温度より目立って低い第２の温度まで低
下させ、 前記冷却プロセスの後で、前記アクセプタがドープされ
た層を、ｐ型の伝導率及び約３×１０15ｃｍ-3と１×１
０18ｃｍ-3の間の正孔密度を有するｐ型層にし、 ６２５℃より下の温度で前記ｐ型層をアニールして、前
記ｐ型層から水素を取り除き、よって前記正孔密度を増
加させ、前記ｐ型層の抵抗率を低下させる、ことを特徴
とする方法。 - 【請求項２】 前記アクセプタがドープされた層をアニ
ールするより前にｐ型層にすることが、前記冷却プロセ
ス中に付加的な水素が前記アクセプタがドープされた層
内へ拡散するのを実質的に防ぐことを含む請求項１に記
載の方法。 - 【請求項３】 前記付加的な水素が前記アクセプタがド
ープされた層内に拡散するのを防ぐことが、水素含有気
体が前記冷却プロセス中に前記チャンバ内に流入するこ
とを防ぎ、前記冷却プロセスの間に前記チャンバにおい
て水素を取り除くことを含む請求項２に記載の方法。 - 【請求項４】 前記付加的な水素が前記アクセプタがド
ープされた層内に拡散することを防ぐことが、前記冷却
プロセスの前に、前記アクセプタがドープされた層の上
にｎ型半導体層のキャップを形成することを含む請求項
２に記載の方法。 - 【請求項５】 前記アクセプタがドープされた層を前記
アニールするより前にｐ型層にすることが、前記表面で
前記正孔密度を３×１０15ｃｍ-3より大きく増加させる
ように、前記アクセプタがドープされた層の表面を処理
することを含む請求項１に記載の方法。 - 【請求項６】 前記表面を処理することが、前記表面を
化学的にエッチングすることを含む請求項５に記載の方
法。 - 【請求項７】 前記表面を処理することが、前記表面を
プラズマエッチングすることを含む請求項５に記載の方
法。 - 【請求項８】 前記表面を処理することが、前記表面を
プラズマ清浄することを含む請求項５に記載の方法。 - 【請求項９】 前記表面を処理することが、前記表面を
化学的に洗浄することを含む請求項５に記載の方法。 - 【請求項１０】 前記表面を化学的に洗浄することが、
ＫＯＨ、ＮａＯＨ、及びＮＨ4ＯＨのうち少なくとも１
つの溶液中で前記表面を洗浄することを含む請求項９に
記載の方法。 - 【請求項１１】 前記表面を処理することが、前記表面
を超音波で洗浄することを含む請求項５に記載の方法。 - 【請求項１２】 前記表面を処理することが、前記表面
を電子ビームで照射することを含む請求項５に記載の方
法。 - 【請求項１３】 前記表面を処理することが、前記表面
を電磁放射に露出することを含む請求項５に記載の方
法。 - 【請求項１４】 前記アクセプタがドープされた層を成
長させることが、前記冷却プロセスより前に、前記アク
セプタがドープされた層内のアクセプタ不純物を９０％
より大きく不動態化させたものとすることを含む請求項
１に記載の方法。 - 【請求項１５】 前記冷却プロセスの後、前記正孔密度
が、３×１０16ｃｍ -3より大きい請求項１に記載の方
法。 - 【請求項１６】 前記アクセプタ不純物を導入すること
が、５×１０18ｃｍ -3より大きいアクセプタ不純物の密
度を有するように前記半導体をドープする請求項１に記
載の方法。 - 【請求項１７】 前記アニールすることが、１００℃か
ら６２５℃までの範囲の温度で実施される請求項１に記
載の方法。 - 【請求項１８】 前記アニールすることが、４００℃よ
り下の温度で実施される請求項１に記載の方法。 - 【請求項１９】 前記チャンバ内でアクセプタがドープ
された層を成長させることが、前記ｐ型層がアニールさ
れるチャンバと異なるチャンバ内で実行される請求項１
に記載の方法。 - 【請求項２０】 前記アニールすることが、前記冷却の
後で、前記ｐ型層のあらゆる更なるプロセスより前に実
施される請求項１に記載の方法。 - 【請求項２１】 前記チャンバ内でアクセプタがドープ
された層を成長させることが、発光ダイオードを形成す
るために、III−Ｖ族窒化物化合物ｎドープ半導体層を
成長させることを更に含む請求項１に記載の方法。 - 【請求項２２】 前記アクセプタがドープされた層が、
前記ｎドープ半導体層の後に続いて成長される請求項２
１に記載の方法。 - 【請求項２３】 付加的な１つ又はそれ以上のIII−Ｖ
族窒化物化合物アクセプタ・ドープ層を成長させ、前記
付加的な１つ又はそれ以上のアクセプタ・ドープ層を前
記アニールするより前にｐ型にすることを更に含む請求
項１に記載の方法。 - 【請求項２４】 前記アニールすることが、前記水素を
前記ｐ型層から取り除くためにのみ実施される請求項１
に記載の方法。 - 【請求項２５】 前記アニールすることが、前記水素を
前記ｐ型層から取り除くためだけでなく、ｐ型オーム接
触をアニール又は合金化するために実施される請求項１
に記載の方法。 - 【請求項２６】 前記アクセプタがドープされた層を成
長させることが、ガリウム及び窒素を含むIII−Ｖ族化
合物半導体を成長させることを含む請求項１に記載の方
法。 - 【請求項２７】 前記アクセプタ不純物が、マグネシウ
ムを含む請求項１に記載の方法。 - 【請求項２８】 前記アニールすることが、Ｎ2を含有
する気体環境内で実施される請求項１に記載の方法。 - 【請求項２９】 前記アニールするより前の前記ｐ型層
の抵抗率が５０００オーム−ｃｍより小さい請求項１に
記載の方法。 - 【請求項３０】 前記アニールするより前の前記ｐ型層
の抵抗率が３０オーム−ｃｍより小さい請求項１に記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/846980 | 2001-04-30 | ||
| US09/846,980 US20020157596A1 (en) | 2001-04-30 | 2001-04-30 | Forming low resistivity p-type gallium nitride |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031845A true JP2003031845A (ja) | 2003-01-31 |
Family
ID=25299482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002129122A Pending JP2003031845A (ja) | 2001-04-30 | 2002-04-30 | 低抵抗率ｐ型窒化ガリウムの形成 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020157596A1 (ja) |
| EP (1) | EP1255291A3 (ja) |
| JP (1) | JP2003031845A (ja) |
| TW (1) | TW554550B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027248A (ja) * | 2005-07-13 | 2007-02-01 | Kyocera Corp | ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子 |
| JP2007184353A (ja) * | 2006-01-05 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子 |
| KR101186681B1 (ko) * | 2005-10-05 | 2012-09-28 | 서울옵토디바이스주식회사 | 질화갈륨계 화합물 반도체의 ｐ층 및 그 형성방법 |
| US8906159B2 (en) | 2005-10-04 | 2014-12-09 | Seoul Viosys Co., Ltd. | (Al, Ga, In)N-based compound semiconductor and method of fabricating the same |
| JP2019500755A (ja) * | 2015-12-28 | 2019-01-10 | 日本テキサス・インスツルメンツ株式会社 | Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4020412B2 (ja) * | 2002-04-09 | 2007-12-12 | 日亜化学工業株式会社 | 窒化ガリウム蛍光体とその製造方法およびこの蛍光体を使用してなるディスプレイデバイス |
| AUPS240402A0 (en) * | 2002-05-17 | 2002-06-13 | Macquarie Research Limited | Gallium nitride |
| JP2004134750A (ja) * | 2002-09-19 | 2004-04-30 | Toyoda Gosei Co Ltd | ｐ型ＩＩＩ族窒化物系化合物半導体の製造方法 |
| TW595251B (en) * | 2002-12-09 | 2004-06-21 | Univ Nat Cheng Kung | Method for manufacturing organic light-emitting diodes |
| KR101028229B1 (ko) * | 2003-07-15 | 2011-04-11 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE10344986B4 (de) * | 2003-09-27 | 2008-10-23 | Forschungszentrum Dresden - Rossendorf E.V. | Verfahren zur Erzeugung verbesserter heteroepitaktischer gewachsener Siliziumkarbidschichten auf Siliziumsubstraten |
| KR101081158B1 (ko) | 2004-07-08 | 2011-11-07 | 엘지이노텍 주식회사 | 발광 다이오드 제조방법 |
| WO2009026749A1 (en) * | 2007-08-31 | 2009-03-05 | Lattice Power (Jiangxi) Corporation | Method for fabricating a low-resistivity ohmic contact to a p-type iii-v nitride semiconductor material at low temperature |
| PL385048A1 (pl) * | 2008-04-28 | 2009-11-09 | Topgan Spółka Z Ograniczoną Odpowiedzialnością | Sposób wytwarzania domieszkowanej magnezem warstwy epitaksjalnej InxAlyGa1-x-yN o przewodnictwie typu p, dla której )0 x 0,2 a 0 y 0,3 oraz półprzewodnikowych struktur wielowarstwowych zawierających taką warstwę epitaksjalną |
| DE102008028345A1 (de) * | 2008-06-13 | 2009-12-17 | Osram Opto Semiconductors Gmbh | Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers |
| CN101752477A (zh) * | 2008-11-28 | 2010-06-23 | 清华大学 | 发光二极管 |
| TWI495161B (zh) * | 2008-12-26 | 2015-08-01 | Hon Hai Prec Ind Co Ltd | 發光二極體 |
| US8937338B2 (en) * | 2011-06-20 | 2015-01-20 | The Regents Of The University Of California | Current aperture vertical electron transistors with ammonia molecular beam epitaxy grown P-type gallium nitride as a current blocking layer |
| US8399367B2 (en) * | 2011-06-28 | 2013-03-19 | Nitride Solutions, Inc. | Process for high-pressure nitrogen annealing of metal nitrides |
| CN102632055A (zh) * | 2012-03-31 | 2012-08-15 | 江苏鑫和泰光电科技有限公司 | 一种蓝宝石衬底的清洗方法 |
| JP6340016B2 (ja) * | 2013-01-24 | 2018-06-06 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 半導体発光デバイスにおけるｐコンタクト抵抗の制御 |
| CN103972332B (zh) * | 2013-01-31 | 2016-09-07 | 山东浪潮华光光电子股份有限公司 | 一种p型氮化镓材料空穴激活的方法 |
| US10541352B2 (en) * | 2016-10-28 | 2020-01-21 | Lumileds Llc | Methods for growing light emitting devices under ultra-violet illumination |
| WO2020018709A1 (en) * | 2018-07-18 | 2020-01-23 | The Regents Of The University Of California | Method for the fabrication of electrically-conductive semiconductor layers |
| CN109346562A (zh) * | 2018-08-30 | 2019-02-15 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法及发光二极管外延片 |
| US11600496B2 (en) | 2019-11-19 | 2023-03-07 | Northwestern University | In-situ p-type activation of III-nitride films grown via metal organic chemical vapor deposition |
| CN112331752A (zh) * | 2020-12-03 | 2021-02-05 | 至芯半导体(杭州)有限公司 | 一种具有低电阻率p型层的深紫外led外延制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW329058B (en) * | 1997-03-20 | 1998-04-01 | Ind Tech Res Inst | Manufacturing method for P type gallium nitride |
| US5891790A (en) * | 1997-06-17 | 1999-04-06 | The Regents Of The University Of California | Method for the growth of P-type gallium nitride and its alloys |
| US5926726A (en) * | 1997-09-12 | 1999-07-20 | Sdl, Inc. | In-situ acceptor activation in group III-v nitride compound semiconductors |
| JPH11126758A (ja) * | 1997-10-24 | 1999-05-11 | Pioneer Electron Corp | 半導体素子製造方法 |
| KR20000062139A (ko) * | 1999-03-23 | 2000-10-25 | 김효근 | 질화처리를 이용한 ｐ-형 질화갈륨계열 박막의 제조방법 |
| EP1130659A1 (en) * | 2000-03-03 | 2001-09-05 | United Epitaxy Company, Ltd. | Method of manufacturing low resistivity p-type compound semiconductor material |
-
2001
- 2001-04-30 US US09/846,980 patent/US20020157596A1/en not_active Abandoned
-
2002
- 2002-04-15 EP EP02076457A patent/EP1255291A3/en not_active Withdrawn
- 2002-04-26 TW TW091108687A patent/TW554550B/zh not_active IP Right Cessation
- 2002-04-30 JP JP2002129122A patent/JP2003031845A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027248A (ja) * | 2005-07-13 | 2007-02-01 | Kyocera Corp | ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子 |
| US8906159B2 (en) | 2005-10-04 | 2014-12-09 | Seoul Viosys Co., Ltd. | (Al, Ga, In)N-based compound semiconductor and method of fabricating the same |
| KR101186681B1 (ko) * | 2005-10-05 | 2012-09-28 | 서울옵토디바이스주식회사 | 질화갈륨계 화합물 반도체의 ｐ층 및 그 형성방법 |
| JP2007184353A (ja) * | 2006-01-05 | 2007-07-19 | Matsushita Electric Ind Co Ltd | 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子 |
| JP2019500755A (ja) * | 2015-12-28 | 2019-01-10 | 日本テキサス・インスツルメンツ株式会社 | Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック |
| JP7068676B2 (ja) | 2015-12-28 | 2022-05-17 | テキサス インスツルメンツ インコーポレイテッド | Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1255291A2 (en) | 2002-11-06 |
| TW554550B (en) | 2003-09-21 |
| EP1255291A3 (en) | 2010-09-29 |
| US20020157596A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031845A (ja) | 低抵抗率ｐ型窒化ガリウムの形成 | |
| US6720570B2 (en) | Gallium nitride-based semiconductor light emitting device | |
| US6537838B2 (en) | Forming semiconductor structures including activated acceptors in buried p-type III-V layers | |
| KR100406200B1 (ko) | 이중 헤테로구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치 | |
| US5432808A (en) | Compound semicondutor light-emitting device | |
| US20020175341A1 (en) | Process for production of a nitride semiconductor device and a nitride semiconductor device | |
| Steigerwald et al. | III–V nitride semiconductors for high-performance blue and green light-emitting devices | |
| JP2009004569A (ja) | Ｉｉｉ族窒化物系半導体発光素子 | |
| JP2007184353A (ja) | 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子 | |
| US6429102B1 (en) | Method of manufacturing low resistivity p-type compound semiconductor material | |
| US7221690B2 (en) | Semiconductor laser and process for manufacturing the same | |
| Tu et al. | Improvement of near-ultraviolet InGaN-GaN light-emitting diodes with an AlGaN electron-blocking layer grown at low temperature | |
| US8148732B2 (en) | Carbon-containing semiconductor substrate | |
| US8431936B2 (en) | Method for fabricating a p-type semiconductor structure | |
| Cao et al. | Influence of defects on electrical and optical characteristics of GaN/InGaN-based light-emitting diodes | |
| CN114220891B (zh) | 半导体器件的外延片及其制作方法和应用 | |
| Shatalov et al. | Reliability of AlGaN-based deep UV LEDs on sapphire | |
| Detchprohm et al. | Enhanced device performance of GaInN‐based deep green light emitting diodes with V‐defect‐free active region | |
| Schauler et al. | GaN based LED's with different recombination zones | |
| Johnson et al. | High-power InGaN light emitting diodes grown by molecular beam epitaxy | |
| JP2005328093A (ja) | 化合物半導体装置の製造方法 | |
| KR20040079506A (ko) | 화합물 반도체 발광 소자의 제조 방법 | |
| JP3735601B2 (ja) | 化合物半導体装置の製造方法 | |
| KR20110081650A (ko) | 발광 소자 및 그 제조 방법 | |
| EP1130659A1 (en) | Method of manufacturing low resistivity p-type compound semiconductor material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080602 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080902 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080905 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090917 |