JP2007027248A - ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子 - Google Patents

ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子 Download PDF

Info

Publication number
JP2007027248A
JP2007027248A JP2005204188A JP2005204188A JP2007027248A JP 2007027248 A JP2007027248 A JP 2007027248A JP 2005204188 A JP2005204188 A JP 2005204188A JP 2005204188 A JP2005204188 A JP 2005204188A JP 2007027248 A JP2007027248 A JP 2007027248A
Authority
JP
Japan
Prior art keywords
semiconductor layer
group iii
nitride semiconductor
iii nitride
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005204188A
Other languages
English (en)
Inventor
Takashi Takanami
俊 高浪
Kazuhiro Nishizono
和博 西薗
Yoshiyuki Kawaguchi
義之 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005204188A priority Critical patent/JP2007027248A/ja
Priority to US11/485,232 priority patent/US20070015306A1/en
Publication of JP2007027248A publication Critical patent/JP2007027248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

【課題】 ｐ型III族窒化物半導体層を、その結晶の劣化を引き起こすことなく、また煩雑な後工程を必要とせずに作製できる製造方法を提供すること。
【解決手段】 成膜装置内に設置した基板上に、Ａｌ，Ｇａ，Ｉｎの少なくともいずれか１種の原料ガス、ｐ型不純物原料ガス、窒素原料ガス及びキャリアガスを用いてｐ型III族窒化物半導体層を成長させるｐ型III族窒化物半導体層の製造方法において、ｐ型不純物を含むIII族窒化物半導体層を成長させる工程Ａと、各原料ガスの供給を停止してIII族窒化物半導体層の成長を中断して成膜装置内の雰囲気ガスを不活性ガスに置換し、基板の温度を成長温度から降温させる工程Ｂと、再び基板の温度を昇温して、成膜装置内に原料ガス及びキャリアガスを供給し、III族窒化物半導体層の成長を再開する工程Ｃをとを具備し、工程Ａ〜Ｃを複数回繰り返してｐ型III族窒化物半導体層を形成する。
【選択図】 図２

Description

本発明は、III族窒化物半導体層を用いた発光素子等の半導体素子に使用されるｐ型III族窒化物半導体層の製造方法に関し、特に低抵抗化したｐ型III族窒化物半導体層の製造方法に関する。
青色もしくは紫外の発光ダイオード（ＬＥＤ：Light Emitting Diode）等の発光素子として、III族窒化物半導体を用いた発光素子が広く知られている。このIII族窒化物半導体を発光素子に利用するには、III族窒化物半導体のｐ型およびｎ型の電気伝導性を制御する必要がある。ｎ型伝導性（ｎ型）窒化ガリウム系半導体層はＳｉを不純物原料として添加することにより比較的容易に形成できる。しかしながら、ｐ型伝導性（ｐ型）窒化ガリウム系半導体層については、単にＭｇやＺｎなどのアクセプタ不純物をドーピングしても、水素が結合して取り込まれるため不純物の活性化率が低く、低抵抗のｐ型窒化ガリウム系半導体層を得ることができない問題があった。
この問題に対して、第１の従来例（特許文献１参照）では、ｐ型不純物をドープしたIII族窒化物半導体層を形成した後、実質的に水素を含まない雰囲気中において４００℃以上の温度で熱処理することにより活性化率を向上させる方法が開示されている。
また、第２の従来例（特許文献２参照）では、アクセプタ不純物の添加されたIII族窒化物半導体層の表面に金属薄膜を形成した後、熱処理をすることにより低抵抗のｐ型III族窒化物半導体層を製造する方法が開示されている。
特許第２５４０７９１号公報 特許第３５０９５１４号公報
しかしながら、第１の従来例では、成膜後のIII族窒化物半導体層を長時間高温に曝すことになるため、III族窒化物半導体層からの窒素の抜けや表面モフォロジーの劣化を招くという問題点があった。したがって、発光素子等の半導体装置の発光特性や歩留まりの向上が困難となるという問題があった。
また、第２の従来例では、結晶成長終了後のIII族窒化物半導体表面に金属薄膜を形成する工程や熱処理工程、金属薄膜を剥離する工程が必要なためプロセスが煩雑になることに加えて、金属の拡散による半導体層の表面荒れが懸念される。
したがって、本発明は上記事情に鑑みて完成されたものであり、その目的は、ｐ型不純物を含むｐ型III族窒化物半導体層を、その結晶の劣化を引き起こすことなく、また煩雑な工程を必要とせずに確実に作製できるｐ型III族窒化物半導体層の製造方法を提供することである。また、その製造方法によって得られる高性能の発光素子を提供することである。
本発明のｐ型III族窒化物半導体層の製造方法は、成膜装置内に設置した基板上に、Ａｌ，Ｇａ，Ｉｎの少なくともいずれか１種の原料ガス、ｐ型不純物原料ガス、窒素原料ガス及びキャリアガスを用いてｐ型III族窒化物半導体層を成長させるｐ型III族窒化物半導体層の製造方法において、ｐ型不純物を含むIII族窒化物半導体層を成長させる工程Ａと、各原料ガスの供給を停止してIII族窒化物半導体層の成長を中断して成膜装置内の雰囲気ガスを不活性ガスに置換し、基板の温度を成長温度から降温させる工程Ｂと、再び基板の温度を昇温して成膜装置内に原料ガス及びキャリアガスを供給し、III族窒化物半導体層の成長を再開する工程Ｃとを具備しており、これらの工程Ａ〜Ｃを複数回繰り返してｐ型III族窒化物半導体層を形成することを特徴とするものである。
本発明の発光素子は、上記本発明の製造方法によって製造したｐ型III族窒化物半導体層を含む半導体層を有していることを特徴とするものである。
本発明のｐ型III族窒化物半導体層の製造方法は、成膜装置内に設置した基板上に、Ａｌ，Ｇａ，Ｉｎの少なくともいずれか１種の原料ガス、ｐ型不純物原料ガス、窒素原料ガス及びキャリアガスを用いてｐ型III族窒化物半導体層を成長させる製造方法において、ｐ型不純物を含むIII族窒化物半導体層を成長させた後、原料ガスの供給を停止してIII族窒化物半導体層の成長を中断し、成膜装置内の雰囲気ガスを不活性ガスに置換することによって、半導体層中に取り込まれた水素を脱離させ、ｐ型III族窒化物半導体層を活性化できる。
また、基板の温度を成長温度から降温させる工程の後、再び基板の温度を昇温して成膜装置内に原料ガス及びキャリアガスを供給し、III族窒化物半導体層の成長を再開することから、ｐ型活性化処理中の基板温度は、ｐ型III族窒化物半導体層の成長温度より低い温度であるため、ｐ型III族窒化物半導体層への熱的なダメージを低減させて活性化することができる。
また、ｐ型III族窒化物半導体層を成長中断を行わずに成長した場合は、成長後に熱処理をしても深い位置にある水素は抜けにくいが、成長中断を含むこれらの工程を複数回繰り返してｐ型III族窒化物半導体層を形成した場合は、各層を薄く成長することができ、成長中断中に水素が脱離し易く、短時間で確実に活性化することが可能となる。
さらに、本発明は、III族窒化物半導体層を短時間で活性化してｐ型III族窒化物半導体層を形成できるので、ｐ型III族窒化物半導体層からの窒素の抜けや表面モフォロジーの劣化を低減することができる。また、成長中断中に形成された窒素抜けや表面モフォロジー劣化などの欠陥を再成長により回復させることができる。
本発明の発光素子は、上記発明の製造方法によって製造したｐ型III族窒化物半導体層を含む半導体層を有していることから、低抵抗のｐ型III族窒化物半導体層が得られ、高性能な発光素子となる。
本発明のｐ型III族窒化物半導体層の製造方法について以下に詳細に説明する。図１は、本発明の製造方法によって得られるｐ型III族窒化物半導体層について実施の形態の一例を示す模式的な断面図である。
図１において、１０１はIII族窒化物半導体層の成長用の基板である。III族窒化物半導体層の成長方法としては、有機金属気相成長法（ＭＯＣＶＤ法）、ガスソース分子線エピタキシー法（ＧＳ−ＭＢＥ法）やハイドライド気相成長法（ＨＶＰＥ法）などが挙げられる。
また図１において、１０２はバッファ層、１０３はアンドープIII族窒化物半導体層である。１０４はｐ型III族窒化物半導体層であり、Ａｌ，Ｇａ，Ｉｎのいずれか１種の原料ガスと、ｐ型不純物原料ガス、窒素原料ガス及び各原料ガスのキャリアガスを用いて成長させる。その成長工程において、周期的に成長中断時間を挿入してｐ型III族窒化物半導体層を成長させる方法であり、成長中断は原料ガスの供給を停止することにより行い、成長中断中の雰囲気ガスは窒素または不活性ガスを用いる。
成長中断中の基板の温度プロファイルは、図２に示すように、ｐ型III族窒化物半導体層の成長温度からの降温、一定時間の温度保持、ｐ型III族窒化物半導体層成長温度への昇温の温度プロファイルで行い、その後、再び原料ガスおよびキャリアガスを供給し、ｐ型III族窒化物半導体層の成長を再開する。
上記の一連の工程を繰り返すことによって、１０４ａ〜ｃで示す積層体構造のｐ型III族窒化物半導体層１０４が製造される。なお、図２のプロファイルは、基板温度を降温した後に一定温度に保っているが、原料ガスの供給を停止した後に成長を中断して雰囲気を不活性ガスに置換し、基板温度を成長温度より降温させる工程が重要であり、基板温度を降温した後に一定温度に保たずとも昇温してもよいし、昇温中に成長を再開してもよい。
即ち、ｐ型III族窒化物半導体層１０４は、ｐ型不純物を含むIII族窒化物半導体層を成長させる工程Ａと、原料ガスの供給を停止してIII族窒化物半導体層の成長を中断して成膜装置内の雰囲気ガスを窒素ガス等に置換し、基板１０１の温度を成長温度から降温させる工程Ｂと、再び基板１０１の温度を昇温して、成膜装置内に原料ガスとキャリアガスを供給し、III族窒化物半導体層の成長を再開する工程Ｃとを具備しており、これらの工程Ａ〜Ｃを複数回繰り返すことによって製造される。成長中断中はｐ型III族窒化物半導体層１０４中から窒素が分解し脱離しない程度に雰囲気が加圧されている。
なお、厳密には、ｐ型III族窒化物半導体層１０４は、成長中においてはｐ型不純物が活性化していないためｐ型となっておらず、単にIII族窒化物半導体層であるといえるものであり、成長中断工程においてｐ型不純物が活性化されてｐ型III族窒化物半導体層１０４となる。
ｐ型不純物はマグネシウム，亜鉛等であり、またｐ型不純物原料ガスは、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、ビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）、ジエチルジンク(ＤＥＺ)、ジメチルジンク（ＤＭＺ）等から成る。
ｐ型III族窒化物半導体層１０４の成長を中断させる時間は、１〜１０分程度がよい。１分未満では、ｐ型不純物が十分に活性化されず、１０分を超えると、ｐ型III族窒化物半導体層１０４の結晶からの窒素の抜けや表面モフォロジーの劣化を招くこととなる。
ｐ型III族窒化物半導体層１０４の成長を中断させる際に基板１０１の温度を降温させるが、その降温した温度は５００〜９００℃がよい。５００℃未満では、ｐ型不純物が十分に活性化されず、９００℃を超えると、ｐ型III族窒化物半導体層１０４の結晶からの窒素の抜けや表面モフォロジーの劣化を招くこととなる。ｐ型III族窒化物半導体層１０４を成長させる際の基板１０１の温度は、７００〜１１００℃程度である。従って、ｐ型III族窒化物半導体層１０４の成長を中断させて基板１０１の温度を降温させる際の降温の温度幅は、好適には５０〜６００℃程度、より好適には２００〜４００℃程度である。
不活性ガスとしては、窒素ガスを用いることがよく、III族窒化物半導体の分解を防いだり、III族窒化物半導体との反応性が小さいという点で好ましい。また、成長中断工程中は、ｐ型III族窒化物半導体層１０４からの窒素の抜けを防ぐため、ｐ型III族窒化物半導体の分解圧以上で加圧するように、雰囲気ガスの圧力を調整することが好ましい。
本発明の積層体構造のｐ型III族窒化物半導体層１０４は、その層数は特に限定はしないが、２〜５００層程度のｐ型III族窒化物半導体層を積層したものが好ましい。即ち、上記の工程Ａ〜Ｃを２回以上５００回以下繰り返す。５００層を超えると、III族窒化物半導体層からの水素取り出しによる活性化による効率的なｐ型III族窒化物半導体層の製造を行うことが困難になる。
本発明の積層体構造のｐ型III族窒化物半導体層１０４は、目的とする厚みと繰返し毎の成長膜厚によって、中断−再成長の繰返し回数(積層数)が適宜決まるものであって、その積層数は特に限定されるものではない。しかし、１層ごとの成長膜厚は層の平坦性や被覆性および中断時間の短縮のため２〜２００ｎｍであることから、その好ましい積層数は２〜５００層となる。また、積層する各層の膜厚は、必ずしも同じ厚さとする必要はない。
また、本発明の製造方法において、積層体構造のｐ型III族窒化物半導体層１０４を形成するに際して、最表面に形成するｐ型III族窒化物半導体層１０４ｃの厚みを、それまでに成長させたｐ型III族窒化物半導体層１０４ａ，１０４ｂよりも薄く形成することが好ましい。この場合、積層体構造のｐ型III族窒化物半導体層１０４の成長終了後に自然冷却する工程のみで最表面のｐ型III族窒化物半導体層１０４ｃ中に取り込まれている水素を脱離させることができ、従来のような再度の熱処理を施すこと無しにｐ型III族窒化物半導体層１０４を製造することが可能となる。
また、最表面のｐ型III族窒化物半導体層１０４ｃの厚みは、１００ｎｍ以下が好ましく、１００ｎｍを超えると、ｐ型不純物が十分に活性化されない。
本発明のｐ型III族窒化物半導体層の製造方法について以下に具体的な実施例を説明する。
実施例１では、まず本発明の製造方法におけるｐ型不純物の活性化を確認するために、図３に示すサファイア製の基板１０１上に、ＧａＮバッファ層１０２、アンドープのＧａＮ層１０３、ｐ型ＧａＮ層１０５を成長させた。成膜装置であるＭＯＣＶＤの成長炉内の所定位置に、サファイアの（０００１）面が成長面となるようにサファイア製の基板１０１をセットし、６００℃でＧａＮバッファ層１０２の成長を行った。このＧａＮバッファ層１０２は、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ3）ガスを原料ガスとし、２０ｎｍの厚さとなるように成長させた。
次に、基板１０１の温度を１０５０℃まで昇温させ、この成長温度で、ｐ型ＧａＮ層１０５の下地層としてアンドープＧａＮ層１０３の成長を行った。このアンドープＧａＮ層１０３は、ＴＭＧとアンモニアガスを原料ガスとし、２μｍの厚さまで成長させた。
その後、ｐ型不純物を添加した計３００ｎｍの厚みのｐ型ＧａＮ層１０５ａを以下のようにして成長させた。このｐ型ＧａＮ層１０５ａは以下の工程で形成した。（１）ＴＭＧ、アンモニアガス、ｐ型不純物原料ガスとしてのビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）から成る原料ガスと、キャリアガス（水素ガス）とから成る雰囲気ガスを用いて、１００ｎｍの厚みに成長させた。（２）原料ガスとキャリアガスの供給を止めて成長を中断し、雰囲気ガスを窒素に置換して基板の１０１温度を８５０℃まで降温させてそのまま５分間保持した。成長中断中はｐ型ＧａＮ層１０５ａ中から窒素が分解し離脱しない程度に加圧した。（３）再び昇温する。以上の（１）〜（３）の工程を３回繰り返した。
次に、ｐ型不純物を添加した計３０ｎｍの厚みのｐ型ＧａＮ層１０５ｂを以下の工程で形成した。（１）ＴＭＧ、アンモニアガス、Ｃｐ２Ｍｇから成る原料ガスと、キャリアガス（水素ガス）とから成る雰囲気ガスを用いて、１０ｎｍの厚みで成長させた。（２）原料ガスとキャリアガスの供給を止めて成長を中断し、雰囲気ガスを窒素に置換して基板１０１温度を８５０℃まで降温させてそのまま５分間保持した。成長中断中はｐ型ＧａＮ層中から窒素が分解し離脱しない程度に加圧した。（３）再び昇温した。以上の（１）〜（３）の工程を３回繰り返した後、成長炉内において自然冷却した。
こうして作製した試料のｐ型ＧａＮ層１０５の表面を顕微鏡で観察した結果、表面のモフォロジーは良好であった。また、ｐ型ＧａＮ層１０５について、ホール測定により正孔濃度の算出を行った。その結果、正孔濃度は２×１０１８ｃｍ−３となり、活性化が行われていることが確認できた。
次に、実施例２として、図４の構成の発光素子（ＬＥＤ）を、本発明のｐ型III族窒化物半導体層の製造方法を用いて作製した。
ＭＯＣＶＤ成長炉中の所定位置に、サファイア製の基板１０１を、その（０００１）面が成長面となるようにセットし、６００℃でＧａＮバッファ層１０２の成長を行った。このＧａｎバッファ層１０２は、ＴＭＧとアンモニアガスを原料ガスとし、２０ｎｍの厚さまで成長させた。
次に、基板１０１の温度を１０５０℃まで昇温させ、この成長温度で、ｎ型ＧａＮ層１０６の下地層としてのアンドープＧａＮ層１０３の成長を行った。このアンドープＧａＮ層１０６は、ＴＭＧとアンモニアガスを原料ガスとし、２μｍの厚さまで成長させた。
次に、基板１０１の温度を１０５０℃に昇温させた後、ＴＭＧ、アンモニアガス、ケイ素（Ｓｉ）の原料ガスであるシラン（ＳｉＨ4）を用いて、Ｓｉドープしたｎ型ＧａＮ層１０６を２μｍの厚みで形成し、次にトリメチルインジウム（ＴＭＩ）とＴＭＧを含む原料ガスを用いてＩｎＧａＮ層１０７を０．５μｍの厚みで形成した。引き続きＴＭＩを断続的に流しつつ、活性層であるＩｎＧａＮ層／ＧａＮ層（量子井戸層）１０８を５０ｎｍの厚みで形成した。この際の基板１０１温度は７５０℃とした。
次に、ｐ型不純物を添加した計３０ｎｍの厚みのｐ型ＡｌＧａＮキャップ層１０９を以下の工程で形成した。（１）ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、アンモニアガス、Ｃｐ２Ｍｇから成る原料ガスと、キャリアガス（水素ガス）とから成る雰囲気ガスを用いて、１５ｎｍの厚みで成長させた。（２）原料ガスとキャリアガスの供給を止めて成長を中断し、雰囲気ガスを窒素に置換して基板１０１温度を８５０℃まで降温させてそのまま５分間保持した。成長中断中はｐ型ＡｌＧａＮキャップ層１０９中から窒素が分解し離脱しない程度に加圧した。（３）再び昇温した。以上の（１）〜（３）の工程を２回繰り返した。
次に、ｐ型不純物を添加した計３００ｎｍの厚みのｐ型ＧａＮクラッド層１１０を以下の工程で形成した。（１）ＴＭＧ、アンモニアガス、Ｃｐ２Ｍｇから成る原料ガスと、キャリアガス（水素ガス）とから成る雰囲気ガスを用いて、１００ｎｍの厚みに成長させた。（２）原料ガスとキャリアガスの供給を止めて成長を中断し、雰囲気ガスを窒素に置換して基板１０１温度を８５０℃まで降温させてそのまま５分間保持した。成長中断中はｐ型ＧａＮクラッド層１１０中から窒素が分解し離脱しない程度に加圧した。（３）再び昇温した。以上の（１）〜（３）の工程を３回繰り返した。
最後に、ｐ型不純物を添加した計３０ｎｍの厚みのＧａＮコンタクト層１１１を以下の工程で形成した。（１）ＴＭＧ、アンモニアガス、Ｃｐ２Ｍｇから成る原料ガスと、キャリアガス（水素ガス）とから成る雰囲気ガスを用いて、１０ｎｍの厚みに成長させた。（２）原料ガスとキャリアガスの供給を止めて成長を中断し、雰囲気ガスを窒素に置換して基板１０１温度を８５０℃まで降温させてそのまま５分間保持した。成長中断中はＧａＮコンタクト層１１１中から窒素が分解し離脱しない程度に加圧した。（３）再び昇温した。以上の（１）〜（３）の工程を３回繰り返した。
その後、フォトリソグラフィ法によって、所定のマスクを用いてレジストを塗布した後、反応性イオンエッチング（ＲＩＥ）法により、ｎ型ＧａＮ層１０６まで一部の領域をエッチングし除去した。エッチング後、再度フォトリソグラフィ法により、Ｎｉ層，Ａｕ層を積層してなるｐ型電極１１２ａ、Ｔｉ層，Ａｌ層を積層してなるｎ型電極１１２ｂを形成した。以上により図４の発光素子（発光素子Ａ）を作製した。
また、比較例として、活性層であるＩｎＧａＮ層／ＧａＮ層の上に、厚さ３０ｎｍのｐ型不純物を添加したＡｌＧａＮキャップ層、厚さ３００ｎｍのＧａＮクラッド層、厚さ３０ｎｍのＧａＮコンタクト層を、成長中断の工程行わずに作製した以外は、実施例２と同様の構成のIII族窒化物半導体層を成長させた。
その後、７５０℃窒素雰囲気で熱処理することによりｐ型不純物の活性化を行い、実施例２と同様のデバイスプロセスを行い、発光素子（発光素子Ｂ）を作製した。
作製した発光素子Ａ，Ｂについて、表面のモフォロジーに違いは観察されなかった。また、電流−電圧測定を行ったところ、順方向電流２０ｍＡにおける動作電圧はどちらも約３．５Ｖであり差は見られなかった。また、明るさにおいてもほぼ同程度であった。
即ち、本発明においては、従来と同程度の特性の発光素子を、ｐ型不純物の活性化を行うための７５０℃窒素雰囲気で熱処理するための熱処理炉および熱処理工程を不要として製造することが可能となった。従って、本発明においては、製造工程が省略されて、高効率かつ低コストにｐ型III族窒化物半導体層及び発光素子を製造することが可能となった。
なお、本発明は上記の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。
本発明のｐ型III族窒化物半導体層の製造方法によって得られる発光素子の実施の形態の一例を示す断面図である。 本発明のｐ型III族窒化物半導体層の製造方法の温度プロファイルを示すグラフ、および各種ガスの供給タイミングを示すタイミングチャートである。 本発明の実施例１の発光素子の断面図である。 本発明の実施例２の発光素子の断面図である。
符号の説明
１０１：基板
１０２：ＧａＮバッファ層
１０３：アンドープＧａＮ層
１０４，１０４ａ〜１０４ｃ：ｐ型III族窒化物半導体層（ｐ型ＧａＮ層）
１０５，１０５ａ，１０５ｂ：ｐ型III族窒化物半導体層（ｐ型ＧａＮ層）
１０６：ｎ型ＧａＮ層
１０７：ＩｎＧａＮ層
１０８：ＩｎＧａＮ層／ＧａＮ層（量子井戸層）
１０９：ＡｌＧａＮキャップ層
１１０：ＧａＮクラッド層
１１１：ＧａＮコンタクト層
１１２：ｐ型電極
１１３：ｎ型電極

Claims (2)

  1. 成膜装置内に設置した基板上に、Ａｌ，Ｇａ，Ｉｎの少なくともいずれか１種の原料ガス、ｐ型不純物原料ガス、窒素原料ガス及びキャリアガスを用いてｐ型III族窒化物半導体層を成長させるｐ型III族窒化物半導体層の製造方法において、ｐ型不純物を含むIII族窒化物半導体層を成長させる工程Ａと、前記各原料ガスの供給を停止して前記III族窒化物半導体層の成長を中断して前記成膜装置内の雰囲気ガスを不活性ガスに置換し、前記基板の温度を成長温度から降温させる工程Ｂと、再び前記基板の温度を昇温して前記成膜装置内に前記原料ガス及び前記キャリアガスを供給し、前記III族窒化物半導体層の成長を再開する工程Ｃとを具備しており、これらの工程Ａ〜Ｃを複数回繰り返して前記ｐ型III族窒化物半導体層を形成することを特徴とするｐ型III族窒化物半導体層の製造方法。
  2. 請求項１記載のｐ型III族窒化物半導体層の製造方法によって製造したｐ型III族窒化物半導体層を含む半導体層を有していることを特徴とする発光素子。

JP2005204188A 2005-07-13 2005-07-13 ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子 Pending JP2007027248A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005204188A JP2007027248A (ja) 2005-07-13 2005-07-13 ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子
US11/485,232 US20070015306A1 (en) 2005-07-13 2006-07-11 Manufacturing method of P type group III nitride semiconductor layer and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005204188A JP2007027248A (ja) 2005-07-13 2005-07-13 ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子

Publications (1)

Publication Number Publication Date
JP2007027248A true JP2007027248A (ja) 2007-02-01

Family

ID=37662141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005204188A Pending JP2007027248A (ja) 2005-07-13 2005-07-13 ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子

Country Status (2)

Country Link
US (1) US20070015306A1 (ja)
JP (1) JP2007027248A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071034A (ja) * 2007-09-13 2009-04-02 Kaneka Corp 薄膜光電変換装置及びその製造方法
WO2011004890A1 (ja) * 2009-07-10 2011-01-13 昭和電工株式会社 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP2011018852A (ja) * 2009-07-10 2011-01-27 Showa Denko Kk 半導体素子の製造方法およびランプ、電子機器、機械装置
JP2011023482A (ja) * 2009-07-14 2011-02-03 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
KR20140137208A (ko) * 2013-05-22 2014-12-02 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
WO2016126912A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307458A (ja) * 1998-04-23 1999-11-05 Matsushita Electron Corp 窒化物系化合物半導体の製造方法
JP2001320084A (ja) * 2000-03-02 2001-11-16 Ricoh Co Ltd Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置
JP2003031845A (ja) * 2001-04-30 2003-01-31 Lumileds Lighting Us Llc 低抵抗率ｐ型窒化ガリウムの形成

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307458A (ja) * 1998-04-23 1999-11-05 Matsushita Electron Corp 窒化物系化合物半導体の製造方法
JP2001320084A (ja) * 2000-03-02 2001-11-16 Ricoh Co Ltd Ｉｉｉ族窒化物半導体およびその作製方法および半導体装置
JP2003031845A (ja) * 2001-04-30 2003-01-31 Lumileds Lighting Us Llc 低抵抗率ｐ型窒化ガリウムの形成

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071034A (ja) * 2007-09-13 2009-04-02 Kaneka Corp 薄膜光電変換装置及びその製造方法
WO2011004890A1 (ja) * 2009-07-10 2011-01-13 昭和電工株式会社 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP2011018852A (ja) * 2009-07-10 2011-01-27 Showa Denko Kk 半導体素子の製造方法およびランプ、電子機器、機械装置
US8896085B2 (en) 2009-07-10 2014-11-25 Toyoda Gosei Co., Ltd. Semiconductor light-emitting element manufacturing method, lamp, electronic equipment, and mechanical apparatus
JP2011023482A (ja) * 2009-07-14 2011-02-03 Showa Denko Kk 半導体発光素子の製造方法およびランプ、電子機器、機械装置
KR20140137208A (ko) * 2013-05-22 2014-12-02 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
KR102160068B1 (ko) 2013-05-22 2020-09-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
WO2016126912A1 (en) * 2015-02-06 2016-08-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions
US9543168B2 (en) 2015-02-06 2017-01-10 The United States Of America, As Represented By The Secretary Of The Navy Defects annealing and impurities activation in semiconductors at thermodynamically non-stable conditions

Also Published As

Publication number Publication date
US20070015306A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
US10283671B2 (en) Method of producing III nitride semiconductor light-emitting device
JP5995302B2 (ja) 窒化物半導体発光素子の製造方法
KR101399250B1 (ko) 질소 화합물 반도체 발광 소자 및 그 제조 방법
KR100867518B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP2011238971A (ja) 窒化物半導体発光素子の製造方法
JP2010080955A (ja) 半導体装置
JP2007027248A (ja) ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子
JP2005159341A (ja) ＩＩＩ族窒化物ｐ型半導体の製造方法およびＩＩＩ族窒化物半導体発光素子
JPH11112030A (ja) ３−５族化合物半導体の製造方法
JP2008235758A (ja) 化合物半導体エピタキシャル基板の製造方法
US8815621B2 (en) Method of forming p-type gallium nitride based semiconductor, method of forming nitride semiconductor device, and method of forming epitaxial wafer
JP2004356522A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP4720519B2 (ja) ｐ型窒化物半導体の製造方法
JP2017117844A (ja) 半導体発光素子およびその製造方法
JP2005129923A (ja) 窒化物半導体、それを用いた発光素子、発光ダイオード、レーザー素子およびランプ並びにそれらの製造方法
JP2001102633A (ja) 窒化物系化合物半導体発光素子の製造方法
JP2007189028A (ja) ｐ型窒化ガリウム系半導体の製造方法及びＡｌＧａＩｎＮ系発光素子の製造方法
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2004363401A (ja) 半導体素子の製造方法
JP2005277342A (ja) カーボンドープ半導体膜、半導体素子、及びこれらの製造方法
JP4137223B2 (ja) 化合物半導体の製造方法
JP2013016863A (ja) ｐ型化合物半導体層の形成方法
JP2008277650A (ja) 窒化物系化合物半導体装置の製造方法
JP5240171B2 (ja) 窒化ガリウム系半導体、半導体光素子、半導体レーザ、発光ダイオード
JP2017117845A (ja) 半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110322