TW201310506A - 鑽石型半導體系統及方法 - Google Patents

鑽石型半導體系統及方法 Download PDF

Info

Publication number
TW201310506A
TW201310506A TW101127330A TW101127330A TW201310506A TW 201310506 A TW201310506 A TW 201310506A TW 101127330 A TW101127330 A TW 101127330A TW 101127330 A TW101127330 A TW 101127330A TW 201310506 A TW201310506 A TW 201310506A
Authority
TW
Taiwan
Prior art keywords
diamond
lattice
dopant atoms
diamond lattice
atoms
Prior art date
Application number
TW101127330A
Other languages
English (en)
Other versions
TWI557776B (zh
Inventor
Adam Khan
Original Assignee
Akhan Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akhan Technologies Inc filed Critical Akhan Technologies Inc
Publication of TW201310506A publication Critical patent/TW201310506A/zh
Application granted granted Critical
Publication of TWI557776B publication Critical patent/TWI557776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Bipolar Transistors (AREA)

Abstract

本文中揭示一種用於製造鑽石型半導體之新型且改良之系統及方法。該系統可包含具有n型供體原子及一鑽石晶格之一鑽石材料，其中在100 kPa及300K，該等供體原子之0.16%將遷移率大於770 cm2/Vs之傳導電子提供至該鑽石晶格。製造鑽石型半導體之方法可包含以下步驟：選擇具有一鑽石晶格之一鑽石材料；將最小量受體摻雜原子引入至該鑽石晶格，以建立離子軌道；將置換摻雜原子透過該等離子軌道引入至該鑽石晶格；及退火該鑽石晶格。

Description

鑽石型半導體系統及方法
本發明一般係關於半導體系統及製造方法，且更特定地言之，係關於製造鑽石型半導體之系統及方法。
本申請案主張2011年7月30日申請之美國臨時申請案第61/513569號之權利。
鑽石擁有良好的理論半導體效能特性。然而，實際基於鑽石之半導體裝置應用仍有限制。限制實際基於鑽石之半導體發展之一個問題為在鑽石中製造優質n型層之困難。雖然已進行嘗試以基於限制空位產生之缺陷之濃度而改良n型鑽石製造，但是與在鑽石中製造優質n型層相關之困難仍未充分解決。因此，需要製造包含鑽石型半導體內之n型層之鑽石型半導體之新型且改良之系統及方法。
本文中揭示一種製造鑽石型半導體之新型且改良之系統及方法。根據本途徑之一態樣，該系統可包含具有n型供體原子及一鑽石晶格之一鑽石材料，其中在100 kPa及300K，該等供體原子之0.16%將遷移率大於770 cm2/Vs之傳導電子提供至該鑽石晶格。
在本途徑之另一態樣中，製造鑽石型半導體之方法可包含以下步驟：選擇具有一鑽石晶格之一鑽石材料；將最小量之受體摻雜原子引入至該鑽石晶格，以建立離子軌道；將置換摻雜原子透過該等離子軌道引入至該鑽石晶格；及 退火該鑽石晶格，其中該最小量之受體摻雜原子之引入不產生臨界密度之空位，且該最小量之受體摻雜原子之引入減小該鑽石晶格之電阻性壓力能力。
本文中揭示之用於製造鑽石型半導體之系統及方法之其他系統、方法、態樣、特徵部、實施例及優點對於一般技術者在檢視以下圖式及詳細描述時將是顯而易見的，或將變得顯而易見。欲將所有此等額外系統、方法、態樣、特徵部、實施例及優點包含於本描述中，且在隨附申請專利範圍之範疇內。
應理解，圖式單純出於例證之目的。此外，圖中之組件並非必需按比例繪製，而係強調繪示本文中揭示之系統之原理。在圖中，相似參考數字貫穿不同視圖指示對應部分。
參考圖式且併入圖式之下文詳述描述及闡釋一個或多個特定實施例。此等實施例(僅為例示及教示而提供，並無限制之意)以充分細節展示及描述，以使得熟習此項技術者實踐所主張之本發明。因此，為簡短起見，可省略熟習此項技術者已知之某些資訊之描述。
圖1展示用於在鑽石材料內製造層之方法100之一第一實施例之一方塊圖。該方法100可包含選擇具有一鑽石晶格結構之一鑽石材料之一第一步驟102。該鑽石材料係純質鑽石。純質鑽石係尚未刻意摻雜之鑽石。出於給出該鑽石材料電特性(諸如但不限於n型特性及p型特性)之目的，摻 雜可引入雜質。該鑽石材料可為單晶或多晶鑽石。
圖2A係一純質鑽石薄膜晶圓200之一模型之一透視圖。儘管不限於任何特定鑽石材料，但是在一實施例中，方法100之鑽石材料係純質鑽石薄膜晶圓200。該純質鑽石薄膜晶圓200可包含鑽石層202、二氧化矽層(SiO2)204、矽晶圓層206及矽晶圓層208。鑽石層202可為但不限於超奈米結晶鑽石。該純質鑽石薄膜晶圓200可為直徑100 mm。該鑽石層202可為具有約200 nm至300 nm之顆粒大小之1 μm多晶鑽石。該二氧化矽層(SiO2)204可為約1 μm。該矽晶圓層206可為約500 μm Si，諸如可從Advanced Diamond Technologies,Inc.購得之Aqua 100。方法100之第一步驟102可包含選擇多種基於鑽石之材料，諸如但不限於純質鑽石薄膜晶圓200之例示性鑽石層202。
圖2B係一純質鑽石晶格結構210之一模型，諸如但不限於鑽石層202之一純質鑽石晶格結構。該純質鑽石晶格結構210可包含複數個碳原子212。熟習此項技術者已知該純質鑽石晶格結構210。在該模型中，已知該純質鑽石晶格結構210展示沒有缺陷，且所展示之所有原子係碳原子212。
方法100之第二步驟104可包含將最小量之受體摻雜原子引入至該鑽石晶格中，以建立離子軌道。離子軌道之建立可包含建立非臨界濃度之空位，例如，對於單晶塊體小於1022/cm3，及減小該鑽石層202之電阻性壓力能力。例如，第二步驟104可包含在約293至298°K溫度以低濃度使用離 子植入而引入受體摻雜原子。該等受體摻雜原子可為p型受體摻雜原子。該p型摻雜劑可為但不限於硼、氫及鋰。最小量之受體摻雜原子可為使得碳懸空鍵將與受體摻雜原子反應，但在該鑽石晶格中不形成受體能階。
第二步驟104之最小量之受體摻雜原子可例如為(但不限於)約1x1010/cm2之硼。在其他實施例中，第二步驟104之該最小量之受體摻雜原子可例如為(但不限於)約5x1010/cm2之硼及1 x 108/cm2至5 x 1010/cm2之範圍。第二步驟104可藉由以室溫共摻雜硼而完成，其中所產生之空位可遷移，但硼可採用孔隙定位。該第二步驟104可除一些置換定位之外產生用於隨後摻雜物之遷移空位。
第二步驟104之離子軌道可看作用於引入較大置換摻雜原子之彈道通路(見下文第三步驟106)。第二步驟104亦可藉由能量偏袒受體摻雜原子之間隙定位，且改變鑽石晶格之局部形成能量動力而消除該鑽石晶格中之碳懸空鍵之排斥力(相對於置換摻雜原子(見下文之步驟106))。
方法100之第三步驟106可包含透過離子軌道將置換摻雜原子引入至該鑽石晶格。例如，第三步驟106可包含較佳地在約78°K或低於約78°K以小於500 keV之能量植入使用離子植入而引入較大置換摻雜原子。低於78°K植入可允許凍結鑽石晶格中之空位及間隙，同時最大化置換摻雜原子之置換植入。較大置換摻雜物可例如為(但不限於)磷、氮、硫及氧。
為在期望離子能量較高之處植入，因為可出現局部自退 火，故可有利地與MeV能量植入協力使用環境溫度。在期望離子能量較高之處，可具有進入之粒子採用置換定位之較高可能性。
可以遠大於受體摻雜原子之濃度引入較大置換摻雜原子。較大置換摻雜原子之較高濃度可為(但不限於)約9.9x1017/cm3之磷及8x1017/cm3至2x1018/cm3之範圍。
在第三步驟106中，彈道通路之存在及作用於置換摻雜原子上之負排斥力之最小化促進置換摻雜原子以最小額外晶格畸變進入該鑽石晶格中。以約78°K或低於約78°K之置換摻雜原子之離子植入提供更好的雜質定位，偏袒置換定位勝於間隙定位，且亦用於最小化鑽石晶格畸變，因為每次碰撞離子產生更少空位。
在一實施例中，可於140 keV以6度偏移最小化通道執行步驟106之離子植入。植入射束能量可為使得在表面下方約25 nm之一作用植入區域中劑量重疊，使得能量上不偏袒石墨晶格鬆弛。可以磷團塊31單電離之摻雜物(即，31P+)、0.8 μA之射束電流、140 keV之射束能量、9.4x1011/cm2之射束劑量、6度之入射角、及以約78°K或低於約78°K之溫度於一Varian離子植入系統中執行摻雜。
方法100之第四步驟108可包含使該鑽石晶格經受快速熱退火。該快速熱退火可在1000℃完成。快速熱退火可恢復可能已在該第二步驟104及該第三步驟106期間損壞之鑽石晶格之部分，且可電活化可能已被置換定位之剩餘摻雜原子。以較短持續時間之較高溫度可比較低溫度、較長持續 時間之退火更有利，因為在超過600C之溫度之較長退火時間期間可轉變損壞恢復機制。
圖3A係一摻雜鑽石薄膜晶圓300之一模型之一透視圖，諸如可藉由將純質鑽石薄膜晶圓200經受方法100而製造。該摻雜鑽石薄膜晶圓300可包含一摻雜鑽石層302、二氧化矽層(SiO2)204及矽晶圓層208。
圖3B係一摻雜鑽石晶格結構304之一模型，諸如可為經受方法100之該鑽石層202之結果。該摻雜鑽石晶格結構304可包含複數個碳原子314、複數個磷原子306及複數個空位308及一硼原子310。
該方法100允許製造一半導體系統，其包含一鑽石材料，諸如但不限於具有n型供體原子之摻雜鑽石薄膜晶圓300，諸如但不限於複數個磷原子306，及一鑽石晶格，諸如但不限於摻雜之鑽石晶格結構304，其中例如經由約0.25 eV之淺電離能量，在100 kPa及300K，該等供體原子之0.16%將遷移率大於770 cm2/Vs之傳導電子提供至該鑽石晶格。
圖4展示用於在鑽石材料內製造層之方法400之一第二實施例之一方塊圖。方法400之第一步驟可與方法100之第一步驟102相同，其包含選擇具有鑽石晶格結構之一鑽石材料。
方法400之第二步驟402可包含清洗該鑽石材料，以移除表面污染物。例如，第一步驟402可包含清洗該純質鑽石薄膜晶圓200(見圖2)。該清洗可為強力清洗，例如但不限 於熟習此項技術者已知之標準擴散清洗。此一擴散清洗之一實例包含：施加H2SO4/H2O2之4：1溶液10分鐘；施加H2O2溶液2.5分鐘；施加H2O/H2O2/HCL之5：1：1溶液10分鐘；施加H2O2溶液2.5分鐘；及熱旋轉乾燥5分鐘。
方法400之第三步驟404可包含將該鑽石材料在該鑽石晶格之一第一部分上經受預離子軌道遮罩沈積。該預離子軌道遮罩可在離子植入期間保護該鑽石材料之一第一部分。該預離子軌道遮罩沈積可為鋁預植入遮罩沈積。可使用用99.99999%(6N)純度之鋁以21至24秒之沈積時間、7.5 kW之功率、2.5x10-3 Torr之壓力至30 nm之厚度之Gryphon金屬濺鍍系統執行該預離子軌道遮罩沈積。
方法400之第四步驟可與方法100之第二步驟104相同，其包含將最小量之受體摻雜原子引入該鑽石晶格，以建立離子軌道。
方法400之第五步驟可與方法100之第三步驟106相同，其包含將置換摻雜原子透過該等離子軌道引入至該鑽石晶格。
方法400之第六步驟406可包含遮罩蝕刻、清洗及退火該鑽石晶格。該遮罩蝕刻可為鋁遮罩蝕刻。該遮罩蝕刻可為使用鋁蝕刻劑之濕式蝕刻，例如，以每分鐘1 μm之速率之Cyantek AL-11鋁蝕刻劑混合物或具有72%磷酸；3%醋酸；3%硝酸；12%水及10%表面活性劑之組合物之蝕刻劑。在已視覺地移除鋁之後(其可花費約30秒)，該等晶圓可在去離子水下浸泡六十秒，且經由加壓空氣槍乾燥。
在其他實施例中，該第六步驟406之遮罩蝕刻可為使用反應性離子蝕刻(Ar(35 SCCM)/O2(10 SCCM)，以VB1AS 576 V，250 W功率，在50 mTorr壓力下，25 nm之總蝕刻厚度之毯覆蝕刻。Ar/O蝕刻可具有蝕刻及拋光/終止該鑽石材料表面兩者之雙重功能。除最初蝕刻之外，隨後實施相同程序配方，以形成裝置架構，且按照最終應用用途所需而界定鑽石之不同作用及非作用區域(即，MOSFET、二極體、LED等等)。蝕刻遮罩層，例如200 nm厚之鋁沈積可經由標準E射束蒸鍍而形成。蝕刻可執行於一Oxford系統100 Plasmalab設備(Oxford深反應性離子蝕刻機)上。蝕刻條件可為：RIE功率：200 W；ICP功率：2000 W；壓力：9 mTorr；O2流：50 sccm；Ar流：1 sccm。鑽石層之蝕刻速率可為155 nm/min，且對於鋁遮罩層為34 nm/min。
第六步驟406之清洗可類似於第二步驟402中描述之擴散清洗。第六步驟406之退火可為在約1000℃至1150℃之在流動N2下約5分鐘之快速熱退火，及/或該快速熱退火可用Agilent RTA模型AG4108在表1中展示之設定下操作而執行。
方法400之第六步驟406可包含使該鑽石材料經受在該鑽石晶格之一部分上之一預置換遮罩沈積。該預置換遮罩沈積可為鋁預植入遮罩沈積。可使用用99.99999%(6N)純度之鋁以21至24秒之沈積時間、7.5 kW之功率、2.5x10-3 Torr之壓力至30 nm之厚度之Gryphon金屬濺鍍系統執行該預置換遮罩沈積。
對於一些應用，不同地摻雜相同鑽石晶圓之不同部分可為有利的，例如，建立p型區域及n型區域。在實施例中，建立包含P-N接面及P-i-N接面之各種半導體裝置。
圖5A及圖5B展示用於在鑽石材料內製造層之方法500之一第三實施例之一方塊圖。方法500對於P+-i-N二極體提供用於在鑽石型半導體內製造n型層之一程序。方法500之第一步驟可與方法100之第一步驟102相同，其包含選擇具有一鑽石晶格結構之一鑽石材料。
圖6展示可根據方法500製造之P+-i-N二極體600之一例示性模型之一俯視圖。P+-i-N二極體600可包含在一p+型半導體區域608與一n型半導體區域606之間之一輕摻雜之半導體區域(i)(例如，見圖8，804)。具有移動中停止範圍(SRIM)模式之方法500提供用於製造接近理論預測之P+-i-N二極體之一通路。在一實施例中，該P+-i-N二極體600可包含在深度約150 nm之一p型半導體(例如，見圖8，806)、深度約100 nm之p+型半導體區域604與深度約100 nm之n型半導體區域606之間之深度約10 nm之輕摻雜半導體區域(i)804。圖6亦展示用於連接至p+型半導體區域608 之一金屬接觸件/接合墊片604。
方法500之第二步驟可與方法400之第二步驟402相同，其包含清洗該鑽石材料，以移除表面污染物。
方法500之第三步驟502可包含使該鑽石材料經受在該鑽石晶格之非P+部分上之預P+遮罩沈積。該預P+遮罩沈積遮罩可在P+離子植入期間保護該鑽石材料之非P+部分。該預P+遮罩沈積可為鋁預植入遮罩沈積。可使用用99.99999%(6N)純度之鋁以21至24秒之沈積時間、7.5 kW之功率、2.5x10-3 Torr之壓力至30 nm之厚度之Gryphon金屬濺鍍系統執行該預離子軌道遮罩沈積。
方法500之第四步驟504可包含鑽石材料之P+層植入。該P+層植入可用11B+之摻雜物、以0.04 μA之射束電流、55 keV之射束能量、以1x1020原子/cm2之射束劑量、以6度之入射角且以約78°K或低於約78°K予以執行，以建立100 nm之P+層。
方法500之第五步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火該鑽石材料。
方法500之第六步驟506可包含使該鑽石材料經受在該鑽石晶格之非P部分上之預P遮罩沈積。該預P遮罩沈積遮罩可在P離子植入期間保護該鑽石材料之非P部分。該預P遮罩沈積可為鋁預植入遮罩沈積。可使用用99.99999%(6N)純度之鋁以21至24秒之沈積時間、7.5 kW之功率、2.5x10-3 Torr之壓力至30 nm之厚度之Gryphon金屬濺鍍系統執行該預P遮罩沈積。
方法500之第七步驟508可包含鑽石材料之P層植入。該P層植入可用11B+之摻雜物、以0.04 μA之射束電流、55 keV之射束能量、以3x1017原子/cm2之射束劑量，以6度之入射角且以約78°K或低於約78°K予以執行，以建立150 nm之P層。
方法500之第八步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火該鑽石材料。
方法500之第九步驟可與方法400之第二步驟404相同，包含使該鑽石材料經受在該鑽石晶格之一第一部分上之一預離子軌道遮罩沈積。
方法500之第十步驟可與方法100之第二步驟104相同，其包含將最小量之受體摻雜原子引入至該鑽石晶格，以建立離子軌道。
方法500之第十一步驟可與方法100之第三步驟106相同，其包含將置換摻雜原子透過離子軌道引入至該鑽石晶格。
方法500之第十二步驟可與方法400之第六步驟406相同，包含遮罩蝕刻、清洗及退火該鑽石材料。
方法500之第十三步驟510可包含一毯覆蝕刻。該第十三步驟510可包含一毯覆蝕刻，其中該鑽石層202之約25 nm之表面層被蝕刻開，以移除任何表面石墨化。
方法500之第十四步驟512可包含一光微影/台面蝕刻，以獲得一鑽石堆疊結構，諸如圖6中展示之結構。該第十四步驟512可包含一擴散清洗及在台面蝕刻之前之光微 影。
方法500之第十五步驟514可包含對於該堆疊之頂部建立一接觸件。至該堆疊之頂部之接觸件可藉由以5N純度蒸鍍ITO至200 nm之厚度，透過淺遮罩至該堆疊上，且執行剝離而達成。
方法500之第十六步驟516可包含退火。步驟516之退火可為在Ar環境中以420℃之烤箱退火，直到達到ITO透明度，其可為約2.5小時。
方法500之第十七步驟518可包含建立歐姆接觸件。該等歐姆接觸件可包含至該P+層，及n層之接觸件，例如，金屬接觸件/接合墊片604。因為以小接觸面積之打線接合可能較困難，故Ti及Au層可使用光微影透過淺遮罩而蒸鍍。Ti亦可作為ITO與Au層之間之擴散障壁。可對於P+層建立30 nm之接觸層厚度。可對於N層建立200 nm之接觸層厚度。在一實施例中，該鑽石帽層可被移除，以暴露新形成之n型層，以為裝置使用而形成一電接觸件。該步驟可包含拋光該鑽石層，同時蝕刻，因此最小化表面粗糙度；及電終止(氧)該鑽石之表面，此係半導體裝置製造中之步驟。在一些實施例中，具有在該鑽石上形成金屬接觸件之額外步驟，使得該鑽石可作為一電子裝置之一組件部分。方法500之第十七步驟518可包含金屬熔爐退火。該金屬熔爐退火可以420℃執行2小時。
方法500之第十八步驟520可包含晶圓表面終止。
方法500之第十九步驟522可包含晶圓表面終止。
方法500之第二十步驟524可包含封裝。在第二十步驟524中，該鑽石材料之部分可被切割、安裝、打線接合且囊封於透明聚矽氧密封劑中，以建立6接針表面安裝裝置封裝。
圖7展示可根據圖5A及圖5B之方法製造之一例示性六接針表面安裝裝置封裝700之一模型之一透視圖。
本文中揭示之方法可允許建立許多電鑽石接面，以提供傳統由矽半導體提供之功能。雖然本申請案討論雙極二極體之內文中之實例，但是熟習此項技術者將意識到，本技術描述新型真正n型鑽石材料及新型p型鑽石材料，其等可使用於電裝置之多個變動中及該等變動之單片形成之組合中，包含FET及其他開關，數位及類比，及發光本體，且不限制於本文中展示之特定實施。各種較佳實施例並非必需彼此分開，且可組合。
圖8展示P+-i-N二極體測試條件設置802之一示意圖。一P+-i-N二極體，諸如根據方法500製造之一P+-i-N二極體600可根據P+-i-N二極體測試條件設置802而測試。
圖9係可根據方法500而製造之一P+-i-N二極體之臨限電壓效能特性902之一圖例900。該臨限電壓效能特性902可基於DC條件使用適宜電阻器偏壓而獲得，及基於RF條件使用適宜TTL驅動器獲得，或以室溫，由IR量測之76度F，在低場及高場條件兩者下之混合打線組態。臨限電壓效能特性902指示類似於鑽石理論預測之臨限電壓及電流位準之臨限電壓及電流位準。
圖10係一P+-i-N二極體以在室溫下正向偏壓，陰極為負之電流-電壓特性之一圖例1000，諸如根據方法500製造之P+-i-N二極體600。電流-電壓曲線1002展示可根據方法500而製造之此一P+-i-N二極體之電流-電壓特性。電流-電壓曲線1002指示在室溫時較大濃度之電子可用於傳導。電流-電壓曲線1002之低電壓空乏區域1004展示電荷載子從N層及P層擴散，且進入純質區域，例如，電荷載子從該n型半導體區域606及p+型半導體區域604擴散，進入輕摻雜之半導體區域(i)804。在輕摻雜之半導體區域(i)804中，電荷載子可組合。因為重組並不立即出現，故電荷可儲存於該輕摻雜半導體區域(i)804中，因此減小電阻率。
電流-電壓曲線1002之高注入區域1006展示隨著施加之電位增加，電荷載子可流入純質區域中，例如該輕摻雜半導體區域(i)804，導致超出平衡濃度之載子濃度。亦展示電流-電壓曲線1002之串聯電阻區域1008。
圖11係一P+-i-N二極體在室溫時以正向偏壓，陰極為負之電流密度特性之一圖例1100，諸如根據方法500製造之P+-i-N二極體600。電流密度曲線1102展示可根據方法500而製造之此一P+-i-N二極體之電流密度特性。該電流密度曲線1102展示在5 V時大於1600 Amperes/cm2之電流密度之電荷載子類型之濃度。
圖12係一P+-i-N二極體在室溫時以反向偏壓，陰極為正之電流-電壓特性之一圖例1200，諸如根據方法500製造之P+-i-N二極體600。電流-電壓曲線1202展示可根據方法500 而製造之此一P+-i-N二極體之電流-電壓特性。電流-電壓曲線1202展示如由電流位準中之較小升高及快速下降所指示，在空乏區域寬度變得完全耗盡電荷載子且載子停止擴散之前可需要少量反向電壓。
圖13係一P+-i-N二極體在室溫時以反向偏壓，陰極為正之電流密度特性之一圖例1300，諸如根據方法500製造之P+-i-N二極體600。電流密度曲線1302展示可根據方法500而製造之此一P+-i-N二極體之電流密度特性。電流密度曲線1302指示展示一P+-i-N二極體，諸如P+-i-N二極體600適宜用於信號衰減，諸如但不限於RF信號衰減，因為調變係可控制的。
圖14展示使用一P+-i-N二極體(諸如根據方法500製造之P+-i-N二極體600)之一RF衰減器驅動器晶片組態1400之一示意圖。RF衰減器1400可隨著Rload從約10 kΩ改變為1 mΩ而提供衰減特性，在77 KHz下之電流受控特性。
本文中描述之系統及製造方法提供許多新型且有用之技術，包含新型n型及新型p型鑽石型半導體材料及裝置，及用於製造新型n型及新型p型鑽石型半導體材料及裝置之方法。
新型製造方法包含但不限於用於建立、蝕刻及金屬化(肖特基(Schottky)及歐姆(Ohmic))真正優質之n型鑽石材料之方法；從基於鑽石之功率元件建立積體電路(IC)及裝置驅動器之方法。
新型裝置包含但不限於n型鑽石型半導體，其等至少部 分以室溫活化，亦即裝置材料具有足夠載子濃度，以活化及參與傳導；具有高載子遷移率之n型鑽石；具有高載子遷移率及高載子濃度兩者之n型鑽石-不需要高溫(高於室溫)或存在高電場；在室溫/環境溫度下具有超過1,000 cm2/Vs之估計電子遷移率及約1x1016個電子/cm3之載子濃度之一n型鑽石型半導體；雙極鑽石型半導體裝置；在一單一鑽石晶圓上具有p型及n型區域之裝置；鑽石二極體裝置；在不需要高溫或存在強電場之下運載高電流之雙極鑽石型半導體裝置；在室溫時且在存在0.28 V電場時可運載1毫安電流之雙極鑽石型半導體裝置；在多晶鑽石上之n型鑽石材料；低成本薄膜多晶矽上鑽石載體；其他載體類型(例如，熔融矽石、石英、藍寶石、氧化矽或其他氧化物等等)上之鑽石型半導體；一鑽石功率RF衰減器、一多晶鑽石功率RF衰減器晶片、一多晶鑽石功率RF衰減器裝置；一鑽石發光二極體或/雷射二極體(LED)；基於單片積體鑽石之在相同晶片上具有高功率元件(例如，LED)之邏輯驅動器；存在氧氣時穩定之n型鑽石材料(即，若不可忽略量之氧氣存在於表面上(諸如當晶圓在敞開空氣中時)，該n型半導體之導電率及效能得以持續)。
在一些實施例中，此n型及新型p型鑽石型半導體材料使用具有小於微米大小顆粒且摻雜之薄膜層具有小於900 nm數量級之大小的多晶鑽石而構造。用於形成該鑽石材料之技術可在鑽石膜上使用，鑽石顆粒邊界係近乎原子不連貫的，使得可維持電效能之均勻度，同時致能從該材料形成 薄膜特徵部之能力。
本發明之另一態樣係建立附接至該鑽石型半導體材料(包含n型材料)之金屬接觸件之能力。該等金屬接觸件附接至該鑽石材料，且持續具有良好/歐姆導電率(例如，顯示較高線性特性)。金屬接觸件根據期望應用用途可指金屬(例如，Au、Ag、Al、Ti、Pd、Pt)或透明金屬(例如，氧化銦錫、氟氧化錫，等等)之一者或兩者。
本文中使用之詞語「例示性」意味著「用作一實例、執行實例或例證」。本文中描述為「例示性」之任何實施例或變體並非必需構造為勝過其他實施例或變體之較佳或有利實施例或變體。本描述中描述之所有實施例及變體係提供於使熟習此項技術者製造及使用本發明之例示性實施例及變體，且並不限制隨附申請專利範圍提供之法律保護之範疇。
提供所揭示之實施例之上文描述以使得熟習此項技術者製造或使用由隨附申請專利範圍定義之本發明。以下申請專利範圍並不意欲限制所揭示之實施例。對於一般技術者在閱讀此等教示時將容易構思其他實施例及修改。因此，當與上文之說明書及附圖併同閱讀時，以下申請專利範圍意欲涵蓋所有此等實施例及修改。
200‧‧‧純質鑽石薄膜晶圓
202‧‧‧鑽石層
204‧‧‧二氧化矽層
206‧‧‧矽晶圓層
210‧‧‧純質鑽石晶格結構
212‧‧‧碳原子
300‧‧‧摻雜之鑽石薄膜晶圓
302‧‧‧摻雜之鑽石層
304‧‧‧摻雜之鑽石晶格結構
306‧‧‧磷原子
308‧‧‧空位
314‧‧‧碳原子
600‧‧‧P+-i-N二極體
604‧‧‧p+型半導體區域
606‧‧‧n型半導體區域
608‧‧‧p+型半導體區域
700‧‧‧六接針表面安裝裝置封裝
802‧‧‧P+-i-N二極體測試條件設置
804‧‧‧輕摻雜半導體區域
806‧‧‧p型半導體
900‧‧‧圖例
902‧‧‧臨限電壓效能特性
1000‧‧‧圖例
1002‧‧‧電流-電壓曲線
1004‧‧‧低電壓空乏區域
1006‧‧‧高注入區域
1008‧‧‧串聯電阻區域
1100‧‧‧圖例
1102‧‧‧電流密度曲線
1200‧‧‧圖例
1202‧‧‧電流-電壓曲線
1300‧‧‧圖例
1302‧‧‧電流密度曲線
1400‧‧‧RF衰減器驅動器晶片組態
圖1係用於製造鑽石型半導體之方法之第一實施例之一方塊圖。
圖2A係一純質鑽石薄膜晶圓之一先前技術模型之一透視 圖，其上可實踐圖1之方法。
圖2B係圖2A之鑽石之一純質鑽石晶格結構之一先前技術模型。
圖3A係一摻雜鑽石薄膜晶圓之一例示性模型之一透視圖，諸如可藉由實踐圖1中之方法而製造於圖2之純質鑽石薄膜晶圓上。
圖3B係圖3A之摻雜鑽石薄膜晶圓之一摻雜鑽石晶格結構之一模型。
圖4係用於製造鑽石型半導體之方法之第二實施例之一方塊圖。
圖5A及圖5B係用於製造鑽石型半導體之方法之第三實施例之方塊圖。
圖6係可根據圖5A及圖5B之方法製造之一例示性P+-i-N二極體模型之一俯視圖。
圖7係可根據圖5A及圖5B之方法製造之一例示性六接針表面安裝裝置封裝之一模型之一透視圖。
圖8展示二極體測試條件設置之一示意圖，諸如可利用圖6之二極體模型。
圖9係可根據圖5A及圖5B之方法製造之二極體之臨限電壓效能特性之圖例。
圖10係可根據圖5A及圖5B之方法製造之二極體在正向偏壓下之電流-電壓特性之一圖例。
圖11係可根據圖5A及圖5B之方法製造之二極體在正向偏壓下之電流密度特性之一圖例。
圖12係可根據圖5A及圖5B之方法製造之二極體在反向偏壓下之電流-電壓特性之一圖例。
圖13係可根據圖5A及圖5B之方法製造之二極體在反向偏壓下之電流密度特性之一圖例。
圖14展示可使用可根據圖5A及圖5B之方法製造之二極體之一RF衰減器驅動器之一示意圖。

Claims (16)

  1. 一種半導體系統，其包括：具有n型供體原子及一鑽石晶格之一鑽石材料，其中在100 kPa及300K，該等供體原子之0.16%將遷移率大於770 cm2/Vs之傳導電子提供至該鑽石晶格。
  2. 如請求項1之半導體系統，其中該等供體原子之0.16%提供具淺電離能量之傳導電子。
  3. 如請求項2之半導體系統，其中該淺電離能量係約0.25 eV。
  4. 如請求項1之半導體系統，其中該鑽石材料係整合至一個二極體中。
  5. 一種製造鑽石型半導體之方法，該方法包含以下步驟：選擇具有一鑽石晶格之一鑽石材料；將最小量之受體摻雜原子引入至該鑽石晶格，以建立離子軌道；將置換摻雜原子透過該等離子軌道而引入至該鑽石晶格；及退火該鑽石晶格；其中該最小量之受體摻雜原子之該引入並不產生一臨界密度之空位，且該最小量之受體摻雜原子之該引入減小該鑽石晶格之電阻性壓力能力。
  6. 如請求項5之方法，其中該鑽石材料係純質鑽石。
  7. 如請求項5之方法，其中以293°K至298°K引入該等受體摻雜原子。
  8. 如請求項5之方法，其中該等受體摻雜原子係硼。
  9. 如請求項5之方法，其中該最小量之受體摻雜原子係在5x108/cm2與5x1010/cm2之間。
  10. 如請求項5之方法，其中以78°K或低於78°K引入該等置換摻雜原子。
  11. 如請求項5之方法，其中以小於500 keV引入該等置換摻雜原子。
  12. 如請求項5之方法，其中以小於140 keV及一6度偏移引入該等置換摻雜原子。
  13. 如請求項5之方法，其中該等置換摻雜原子係磷。
  14. 如請求項5之方法，其中以一大於9X1017/cm3之濃度引入該等置換摻雜原子。
  15. 如請求項5之方法，其中該退火係發生於1000℃或高於1000℃。
  16. 一種根據請求項5之方法製造之半導體。
TW101127330A 2011-07-30 2012-07-27 鑽石型半導體系統及方法 TWI557776B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161513569P 2011-07-30 2011-07-30
US13/273,467 US20130026492A1 (en) 2011-07-30 2011-10-14 Diamond Semiconductor System and Method
PCT/US2012/047673 WO2013019435A1 (en) 2011-07-30 2012-07-20 Diamond semiconductor system and method

Publications (2)

Publication Number Publication Date
TW201310506A true TW201310506A (zh) 2013-03-01
TWI557776B TWI557776B (zh) 2016-11-11

Family

ID=47596502

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101127330A TWI557776B (zh) 2011-07-30 2012-07-27 鑽石型半導體系統及方法
TW105127717A TWI659458B (zh) 2011-07-30 2012-07-27 鑽石型半導體系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105127717A TWI659458B (zh) 2011-07-30 2012-07-27 鑽石型半導體系統

Country Status (7)

Country Link
US (6) US20130026492A1 (zh)
EP (1) EP2737112B1 (zh)
JP (4) JP6195831B2 (zh)
KR (2) KR102007051B1 (zh)
CN (2) CN114420747A (zh)
TW (2) TWI557776B (zh)
WO (1) WO2013019435A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3004853B1 (fr) * 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
US20200000595A1 (en) 2016-06-07 2020-01-02 HD LifeSciences LLC High X-Ray Lucency Lattice Structures
EP3634302A4 (en) 2017-02-14 2021-06-02 HD Lifesciences LLC GRID STRUCTURES WITH HIGH X-RAY TRANSPARENCY AND VARIABLE X-RAY TRANSPARENT MARKERS
CA3058365A1 (en) 2017-04-01 2018-10-04 HD LifeSciences LLC Three-dimensional lattice structures for implants
JP7084586B2 (ja) * 2018-01-15 2022-06-15 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
EP3826582A4 (en) 2018-07-26 2022-05-25 Nanohive Medical LLC DYNAMIC IMPLANT FIXATION PLATE
US11497617B2 (en) 2019-01-16 2022-11-15 Nanohive Medical Llc Variable depth implants
CN110565066B (zh) * 2019-09-17 2022-04-19 北京阿尔玛斯科技有限公司 一种共掺杂金刚石及制备方法与半导体材料、装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL79107A (en) 1985-06-17 1989-03-31 De Beers Ind Diamond Ion implantation in crystalline substrate
US5051785A (en) * 1989-06-22 1991-09-24 Advanced Technology Materials, Inc. N-type semiconducting diamond, and method of making the same
US5298106A (en) * 1991-07-08 1994-03-29 The United States Of America As Represented By The Secretary Of The Navy Method of doping single crystal diamond for electronic devices
ZA933939B (en) 1992-06-05 1993-12-30 De Beers Ind Diamond Diamond doping
JPH0648715A (ja) * 1992-07-24 1994-02-22 Matsushita Electric Ind Co Ltd 半導体ダイヤモンドの製造方法
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス
JPH09106958A (ja) * 1995-06-23 1997-04-22 De Beers Ind Diamond Div Ltd 結晶基体のドーピング
US5653800A (en) * 1995-08-03 1997-08-05 Eneco, Inc. Method for producing N-type semiconducting diamond
JP3138705B1 (ja) * 1999-08-31 2001-02-26 工業技術院長 ダイヤモンドｐｎ接合ダイオードおよびその作製方法
CN1210445C (zh) * 2000-06-15 2005-07-13 六号元素(控股)公司 厚的单晶金刚石层、其制备方法和由该层生产的宝石
JP4695821B2 (ja) * 2000-06-15 2011-06-08 エレメント シックス （プロプライエタリイ）リミテッド Ｃｖｄにより造られた単結晶ダイヤモンド
FR2848335B1 (fr) * 2002-12-06 2005-10-07 Centre Nat Rech Scient Procede d'elaboration de diamant de type n a haute conductivite electrique
JP2004214264A (ja) * 2002-12-27 2004-07-29 Sumitomo Electric Ind Ltd 低抵抗ｎ型半導体ダイヤモンドおよびその製造方法
GB0318215D0 (en) * 2003-08-04 2003-09-03 Element Six Ltd Diamond microelectrodes
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
GB2454844A (en) * 2006-08-11 2009-05-27 Akhan Technologies Inc P-Channel nanocrystalline diamond field effect transistor
TWI411146B (en) * 2006-08-14 2013-10-01 Diamond-like carbon electronic devices and methods of manufacture
EP2169709B1 (en) * 2007-07-04 2017-12-20 National Institute for Materials Science Diamond semiconductor device
EP2096675B1 (en) * 2008-02-28 2013-08-21 Universität Ulm III-V nitride semiconductor device comprising a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
JP2010189208A (ja) * 2009-02-16 2010-09-02 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド半導体及び作製方法
DE102009033652A1 (de) * 2009-07-17 2011-01-27 Universität Ulm Halbleiterbauelement mit Diamant enthaltenden Elektroden sowie dessen Verwendung
CN102214574B (zh) * 2010-04-07 2013-06-12 中国科学院微电子研究所 一种半导体器件的制造方法
US9166002B2 (en) * 2010-09-02 2015-10-20 Board Of Trustees Of Michigan State University N-doped single crystal diamond substrates and methods therefor

Also Published As

Publication number Publication date
KR20140068894A (ko) 2014-06-09
US20200066527A1 (en) 2020-02-27
CN103717791B (zh) 2021-12-28
TW201643943A (zh) 2016-12-16
US20220013361A1 (en) 2022-01-13
JP6580644B2 (ja) 2019-09-25
JP2020074356A (ja) 2020-05-14
US20180068853A1 (en) 2018-03-08
JP2021168389A (ja) 2021-10-21
TWI659458B (zh) 2019-05-11
KR20190094476A (ko) 2019-08-13
US11784048B2 (en) 2023-10-10
KR102007051B1 (ko) 2019-08-02
EP2737112A4 (en) 2015-03-25
JP6898400B2 (ja) 2021-07-07
JP2014527715A (ja) 2014-10-16
EP2737112A1 (en) 2014-06-04
WO2013019435A1 (en) 2013-02-07
CN114420747A (zh) 2022-04-29
US20130026492A1 (en) 2013-01-31
JP6195831B2 (ja) 2017-09-13
TWI557776B (zh) 2016-11-11
US20240071763A1 (en) 2024-02-29
JP2017224845A (ja) 2017-12-21
JP7443288B2 (ja) 2024-03-05
EP2737112B1 (en) 2020-02-26
US20150108505A1 (en) 2015-04-23
KR102195950B1 (ko) 2020-12-30
CN103717791A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI557776B (zh) 鑽石型半導體系統及方法
US11915934B2 (en) Diamond semiconductor system and method
US20210384032A1 (en) Diamond Semiconductor System And Method
JP2021168389A5 (zh)
JP2014527715A5 (zh)