CN103717791A - 金刚石半导体系统及方法 - Google Patents

金刚石半导体系统及方法 Download PDF

Info

Publication number
CN103717791A
CN103717791A CN201280038078.1A CN201280038078A CN103717791A CN 103717791 A CN103717791 A CN 103717791A CN 201280038078 A CN201280038078 A CN 201280038078A CN 103717791 A CN103717791 A CN 103717791A
Authority
CN
China
Prior art keywords
diamond
atom
lattice
displacement
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280038078.1A
Other languages
English (en)
Other versions
CN103717791B (zh
Inventor
亚当·卡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Akhan Semiconductor Co
Original Assignee
Akhan Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Akhan Technologies Inc filed Critical Akhan Technologies Inc
Priority to CN202111546963.8A priority Critical patent/CN114420747A/zh
Publication of CN103717791A publication Critical patent/CN103717791A/zh
Application granted granted Critical
Publication of CN103717791B publication Critical patent/CN103717791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Bipolar Transistors (AREA)

Abstract

在此披露了一种用于制造金刚石半导体的新型且改良的系统以及方法。该系统可包括具有n型供体原子（306）和金刚石晶格（304）的一种金刚石材料（200），其中在100kPa和300K，这些供体原子（306）的0.16%将迁移率大于770cm2/Vs的传导电子提供至该金刚石晶格（304）。制造金刚石半导体的方法（100）可包括以下步骤：选择一种具有金刚石晶格（304）的金刚石材料（200）；将最小量受体掺杂原子引入至该金刚石晶格（304）中，以建立离子轨道；将置换掺杂原子通过这些离子轨道引入至该金刚石晶格（304）中；并且退火该金刚石晶格（304）。

Description

金刚石半导体系统及方法
相关申请的交叉引用
本申请要求了2011年7月30日提交的美国临时申请号61/513569的权益。
发明背景
领域
本发明总体上涉及半导体系统及制造方法，并且更具体地涉及一种制造金刚石半导体的系统及方法。
发明背景
金刚石拥有良好的理论半导体性能特征。然而，实际基于金刚石的半导体装置应用仍有限制。限制实际的基于金刚石的半导体发展的一个问题是在金刚石中制造优质n型层的困难。虽然已进行尝试以基于限制空位产生的缺陷的浓度来改良n型金刚石制造，但是与在金刚石中制造优质n型层相关的困难仍未充分解决。因此，存在一种对于新型的并且改良的制造金刚石半导体的系统及方法的需要，该金刚石半导体包括金刚石半导体内的n型层。
发明内容
在此披露了一种用于制造金刚石半导体的新型且改良的系统及方法。根据该方法的一个方面，该系统可包括一种具有n型供体原子和金刚石晶格的金刚石材料，其中在100kPa及300K，这些供体原子的0.16%将迁移率大于770cm2/Vs的传导电子提供至该金刚石晶格。
在本方法的另一个方面中，制造金刚石半导体的方法可包括以下步骤：选择一种具有金刚石晶格的金刚石材料；将最小量的受体掺杂原子引入至该金刚石晶格中，以建立离子轨道；将置换掺杂原子通过这些离子轨道引入至该金刚石晶格中；并且退火该金刚石晶格，其中该最小量的受体掺杂原子的引入不产生临界的空位密度，并且该最小量的受体掺杂原子的引入减小了该金刚石晶格的电阻性压力能力（resistive pressurecapability）。
本发明中披露的用于制造金刚石半导体的系统及方法的其他系统、方法、方面、特征、实施例及优点对于具备本领域普通技术的技术人员在检查以下图示及详细描述时将是明显的，或将变得明显。本发明旨在将所有此类额外系统、方法、方面、特征、实施例及优点包括于本说明书内，并且在所附的权利要求的范围内。
附图简要说明
应理解，图是单纯出于展示的目的。此外，图中的部件并非必需按比例绘制，而是强调说明本发明中披露的系统的原理。在图中，相似参考数字贯穿了不同的视图指示对应的部分。
图1是用于制造金刚石半导体的方法的第一实施例的一个框图。
图2A是一种本征（intrinsic）金刚石薄膜晶片的现有技术模型的透视图，在其上可实施图1的方法。
图2B是图2A的金刚石的一个本征金刚石晶格结构的现有技术的模型。
图3A是一个掺杂金刚石薄膜晶片的例示性模型的透视图，诸如可通过在图2的本征金刚石薄膜晶片上实施图1中的方法来进行制造。
图3B是图3A的掺杂金刚石薄膜晶片的一种掺杂金刚石晶格结构的模型。
图4是用于制造金刚石半导体的方法的第二实施例的框图。
图5A及图5B是用于制造金刚石半导体的方法的第三实施例的框图。
图6是可根据图5A及图5B的方法制造的一个例示性P+-i-N二极管模型的俯视图。
图7是可根据图5A及图5B的方法制造的一个例示性的六接针表面安装装置（surface mount device）的封装的模型的透视图。
图8展示了二极管测试条件设置的示意图，诸如可利用图6的二极管模型。
图9是可根据图5A及图5B的方法制造的二极管的阈值电压性能特征的图示。
图10是可根据图5A及图5B的方法制造的二极管在正向偏压下的电流-电压特征的图示。
图11是可根据图5A及图5B的方法制造的二极管在正向偏压下的电流密度特征的图示。
图12是可根据图5A及图5B的方法制造的二极管在反向偏压下的电流-电压特征的图示。
图13是可根据图5A及图5B的方法制造的二极管在反向偏压下的电流密度特征的图示。
图14展示了可使用可根据图5A及图5B的方法制造的二极管的一个RF衰减器驱动器的示意图。
详细说明
以下参考并结合附图的详细说明描述并举例说明了一个或多个具体的实施例。以充分的细节展示并且描述了这些实施例，以便使得那些本领域的技术人员可以实施本发明所提出权利要求的，提供这些实施例不是为了限制，而是仅为了举例说明和传授。因此，为简短起见，省略了对于那些本领域技术人员所已知的某些信息的描述。
图1展示了用于在金刚石材料内制造层的方法100的第一实施例的框图。该方法100可包括选择一种具有金刚石晶格结构的金刚石材料的第一步骤102。该金刚石材料是本征金刚石。本征金刚石是尚未刻意掺杂的金刚石。掺杂可引入杂质，目的是给予该金刚石材料电特征，诸如但不限于n型特性及p型特征。该金刚石材料可为单晶或多晶金刚石。
图2A是一个本征金刚石薄膜晶片200的模型的透视图。尽管不限于任何特定金刚石材料，但是在一个实施例中，方法100的金刚石材料是本征金刚石薄膜晶片100。该本征金刚石薄膜晶片200可包含一个金刚石层202、二氧化硅层（SiO2）204、硅晶片层206及硅晶片层208。金刚石层202可为但不限于超纳米结晶金刚石。该本征金刚石薄膜晶片200可为直径100mm。该金刚石层202可为具有约200nm至300nm的颗粒大小的1μm多晶金刚石。该二氧化硅层（SiO2）204可为约1μm。该硅晶片层206可为约500μm Si，诸如可从先进金刚石公司（Advanced DiamondTechnologies,Inc.）购得的Aqua100。方法100的第一步骤100可包括选择多种基于金刚石的材料，诸如但不限于本征金刚石薄膜晶片200的例示性金刚石层200。
图2B是一个本征金刚石晶格结构210的模型，诸如但不限于金刚石层202的一个本征金刚石晶格结构。该本征金刚石晶格结构210可包含多个碳原子212。该本征金刚石晶格结构210是具备本领域技术的那些技术人员已知的。在该模型中，该本征金刚石晶格结构210展示没有缺陷，且所展示的所有原子是碳原子212。
方法100的第二步骤104可包含将最小量的受体掺杂原子引入至该金刚石晶格中，以建立离子轨道。离子轨道的建立可包含建立非临界浓度的空位，例如，对于单晶块体小于1022/cm3，并且减小该金刚石层202的电阻性压力的能力。例如，第二步骤104可包含在约293至298°K温度以低浓度使用离子植入而引入受体掺杂原子。这些受体掺杂原子可为p型受体掺杂原子。该p型掺杂剂可为但不限于硼、氢及锂。最小量的受体掺杂原子可为使得碳悬空键将与受体掺杂原子反应，但在该金刚石晶格中不形成受体能阶。
第二步骤104的最小量的受体掺杂原子可例如为（但不限于）约1x1010/cm2的硼。在其他实施例中，第二步骤104的最小量的受体掺杂原子可例如为（但不限于）约5x1010/cm2的硼以及1x108/cm2至5x1010/cm2的范围的硼。第二步骤104可通过以室温共掺杂硼而完成，其中所产生的空位可迁移，但硼可采用间隙定位（interstitial positioning）。该第二步骤104可除一些置换定位之外产生用于随后掺杂剂的移动空位。
第二步骤104的离子轨道可看作用于引入较大置换掺杂原子的弹道（ballistic）通路（见下文第三步骤106）。第二步骤104还可通过能量偏向受体掺杂原子的间隙定位，并且改变金刚石晶格的局部形成能量动力而消除该金刚石晶格中的碳悬空键的排斥力（相对于置换掺杂原子（见下文之步骤106））。
方法100的第三步骤106可包含通过离子轨道将置换掺杂原子引入至该金刚石晶格。例如，第三步骤106可包含优选地在约78°K或低于约78°K以小于500keV的能量植入使用离子植入而引入较大置换掺杂原子。低于78°K植入可允许冻结金刚石晶格中的空位及间隙，同时最大化置换掺杂原子的置换植入。较大置换掺杂剂可以是例如（但不限于）磷、氮、硫及氧。
为了在所希望的离子能量较高的地方植入，因为可出现局部自退火，可有利地与MeV能量植入结合使用环境温度。在所希望的离子能量较高的地方，可以存在进入的粒子采用置换定位的较高可能性。
可以远大于受体掺杂原子的浓度引入较大置换掺杂原子。较大置换掺杂原子的较高浓度可为（但不限于）约9.9x1017/cm3的磷及8x1017/cm3至2x1018/cm3的范围。
在第三步骤106中，弹道通路的存在及作用于置换掺杂原子上的负排斥力的最小化有助于置换掺杂原子以最小额外晶格畸变进入该金刚石晶格中。以约78°K或低于约78°K的置换掺杂原子的离子植入提供更好的杂质定位，偏向于置换定位超过间隙定位，并且还用于最小化金刚石晶格畸变，因为每次碰撞离子产生更少空位。
在一个实施例中，可于140keV以6度偏移最小化通道执行步骤106的离子植入。植入射束能量可以是使得在表面下方约25nm的一个有效植入区域中的剂量重迭，使得能量上不偏向石墨晶格松弛。可以磷团块31单电离的掺杂剂（即，31P+）、0.8μA的射束电流、140keV的射束能量、9.4x1011/cm2的射束剂量、6度的入射角、及以约78°K或低于约78°K的温度在一个Varian离子植入系统中执行掺杂。
方法100的第四步骤108可包含使该金刚石晶格经受快速热退火。该快速热退火可在1000℃完成。快速热退火可恢复可能已在该第二步骤104及该第三步骤106过程中损坏的金刚石晶格的部分，并且可电活化可能已被置换定位的剩余掺杂原子。以较短持续时间的较高温度可比较低温度、较长持续时间的退火更有利，因为在超过600C的温度的较长退火时间过程中可转变损坏恢复机制。
图3A是一个掺杂金刚石薄膜晶片300的模型的透视图，诸如可通过将本征金刚石薄膜晶片200经受方法100而制造。该掺杂金刚石薄膜晶片300可包含一个掺杂金刚石层302、二氧化硅层（SiO2）204及硅晶片层208。
图3B是一个掺杂金刚石晶格结构304的模型，诸如可为使该金刚石层202经受方法100的结果。该掺杂金刚石晶格结构304可包含多个碳原子314、多个磷原子306和多个空位308以及一个硼原子310。
该方法100允许制造半导体系统，该半导体系统包含一种金刚石材料，诸如但不限于具有n型供体原子的掺杂金刚石薄膜晶片300，诸如但不限于多个磷原子306，和金刚石晶格，诸如但不限于掺杂的金刚石晶格结构304，其中例如经由约0.25eV的浅电离能量，在100kPa及300K，这些供体原子的0.16%将迁移率大于770cm2/Vs的传导电子提供至该金刚石晶格。
图4展示了用于在金刚石材料内制造层的方法400的第二实施例的框图。方法400的第一步骤可与方法100的第一步骤102相同，包含选择一种具有金刚石晶格结构的金刚石材料。
方法400的第二步骤402可包含清洗该金刚石材料，以移除表面污染物。例如，第一步骤402可包含清洗该本征金刚石薄膜晶片200（见图2）。该清洗可为强力清洗，例如但不限于具备本领域技术的那些技术人员已知的标准扩散清洗。此扩散清洗的实例包含：应用H2SO4/H2O2的4:1溶液10分钟；应用H2O2溶液2.5分钟；应用H2O/H2O2/HCL的5:1:1溶液10分钟；应用H2O2溶液2.5分钟；并且热旋转干燥5分钟。
方法400的第三步骤404可包含将该金刚石材料在该金刚石晶格的一个第一部分上经受预离子轨道掩蔽沉积。该预离子轨道掩蔽可在离子植入过程中保护该金刚石材料的一个第一部分。该预离子轨道掩蔽沉积可为铝预植入掩蔽沉积。可使用用99.99999%（6N）纯度的铝以21至24秒的沉积时间、7.5kW的功率、2.5x10-3托的压力至30nm的厚度的Gryphon金属溅镀系统执行该预离子轨道掩蔽沉积。
方法400的第四步骤可与方法100的第二步骤104相同，包含将最小量的受体掺杂原子引入该金刚石晶格，以建立离子轨道。
方法400的第五步骤可与方法100的第三步骤106相同，包含将置换掺杂原子通过这些离子轨道引入至该金刚石晶格。
方法400的第六步骤406可包含对该金刚石晶格进行掩蔽蚀刻、清洗及退火。该掩蔽蚀刻可为铝掩蔽蚀刻。该掩蔽蚀刻可为以每分钟1μm的速率使用铝蚀刻剂的湿式蚀刻，该蚀刻剂是例如，Cyantek AL-11铝蚀刻剂混合物或具有72%磷酸、3%醋酸、3%硝酸、12%水及10%表面活性剂的组合物的蚀刻剂。在已视觉地移除铝之后（可花费约30秒），这些晶片可在去离子水下浸泡（run）六十秒，并且通过加压空气枪干燥。
在其他的实施例中，该第六步骤406的掩蔽蚀刻可为使用反应性离子蚀刻（Ar（35SCCM）/O2（10SCCM），以VB1AS576V，250W功率，在50毫托压力下，25nm的总蚀刻厚度的毯覆蚀刻（blanket etch）。Ar/O蚀刻可具有蚀刻及抛光/终止该金刚石材料表面两者的双重功能。除最初蚀刻之外，随后实施相同的程序配方，以形成装置架构，并且按照最终应用用途所要求而界定金刚石的不同作用及非作用区域（即，MOSFET、二极管、LED等等）。蚀刻掩蔽层，例如200nm厚度的铝沉积可通过标准电子束蒸发而形成。蚀刻可在Oxford系统100Plasmalab设备（Oxford深反应性离子蚀刻机）上执行。蚀刻条件可为：RIE功率：200W；ICP功率：2000W；压力：9毫托；O2流量：50sccm；Ar流量：1sccm。金刚石层的蚀刻速率可为155nm/min，且对于铝掩蔽层为34nm/min。
第六步骤406的清洗可类似于第二步骤402中描述的扩散清洗。第六步骤406的退火可为在约1000℃至1150℃的在流动N2下约5分钟的快速热退火，和/或该快速热退火可用Agilent RTA模型AG4108在表1中示出的设置下操作而执行。
表1
Figure BDA0000463689340000081
方法400的第六步骤406可包含使该金刚石材料经受在该金刚石晶格的一部分上的预置换掩蔽沉积。该预置换掩蔽沉积可为铝预植入掩蔽沉积。可使用用99.99999%（6N）纯度的铝以21至24秒的沉积时间、7.5kW的功率、2.5x10-3托的压力至30nm的厚度的Gryphon金属溅镀系统执行该预离子轨道掩蔽沉积。
对于一些应用，可有利是对于同一金刚石晶片的不同部分不同地掺杂，例如，以建立p型区域及n型区域。在实施例中，建立了各种半导体装置，包括P-N结及P-i-N结。
图5A及图5B展示了用于在金刚石材料内制造层的方法500的第三实施例的框图。方法500对于P+-i-N二极管提供用于在金刚石半导体内制造n型层的程序。方法500的第一步骤可与方法100的第一步骤102相同，包含选择一种具有金刚石晶格结构的金刚石材料。
图6展示了可根据方法500制造的P+-i-N二极管600的一个例示性模型的俯视图。P+-i-N二极管600可包含在一个p+型半导体区域608与一个n型半导体区域606之间的一个轻掺杂的半导体区域(i)（例如，见图8，804）。具有移动中停止范围（SRIM）模式的方法500提供用于制造接近理论预测的P+-i-N二极管的通路。在一个实施例中，该P+-i-N二极管600可包含在深度约150nm的p型半导体（例如，见图8，806）、深度约100nm的p+型半导体区域604与深度约100nm的n型半导体区域606之间的深度约10nm的轻掺杂半导体区域(i)804。图6还示出了用于连接至p+型半导体区域608的一个金属接触件/接合垫片604。
方法500的第二步骤可与方法400的第二步骤402相同，其包含清洗该金刚石材料，以移除表面污染物。
方法500的第三步骤502可包含使该金刚石材料经受在该金刚石晶格的非P+部分上的预P+掩蔽沉积。该预P+掩蔽沉积掩蔽可在P+离子植入过程中保护该金刚石材料的非P+部分。该预P+掩蔽沉积可为铝预植入掩蔽沉积。可使用用99.99999%（6N）纯度的铝以21至24秒的沉积时间、7.5kW的功率、2.5x10-3Torr的压力至30nm的厚度的Gryphon金属溅镀系统执行该预离子轨道掩蔽沉积。
方法500的第四步骤504可包含金刚石材料的P+层植入。该P+层植入可用11B+的掺杂剂、以0.04μA的射束电流、55keV的射束能量、以1x1020原子/cm2的射束剂量、以6度的入射角且以约78°K或低于约78°K予以执行，以建立100nm的P+层。
方法500的第五步骤可与方法400的第六步骤406相同，包含将该金刚石材料掩蔽蚀刻、清洗并且退火。
方法500的第六步骤506可包含使该金刚石材料经受在该金刚石晶格的非P部分上的预P掩蔽沉积。该预P掩蔽沉积掩蔽可在P离子植入过程中保护该金刚石材料的非P部分。该预P掩蔽沉积可为铝预植入掩蔽沉积。可使用用99.99999%（6N）纯度的铝以21至24秒的沉积时间、7.5kW的功率、2.5x10-3托的压力至30nm的厚度的Gryphon金属溅镀系统执行该预离子轨道掩蔽沉积。
方法500的第七步骤508可包含金刚石材料的P层植入。该P层植入可用11B+的掺杂剂、以0.04μA的射束电流、55keV的射束能量、以3x1017原子/cm2的射束剂量，以6度的入射角且以约78°K或低于约78°K予以执行，以建立150nm的P层。
方法500的第八步骤可与方法400的第六步骤406相同，包含将该金刚石材料掩蔽蚀刻、清洗并且退火。
方法500的第九步骤可与方法400的第二步骤404相同，包含使该金刚石材料经受在该金刚石晶格的一个第一部分上的预离子轨道掩蔽沉积。
方法500的第十步骤可与方法100的第二步骤104相同，包含将最小量的受体掺杂原子引入至该金刚石晶格，以建立离子轨道。
方法500的第十一步骤可与方法100的第三步骤106相同，包含将置换掺杂原子通过离子轨道引入至该金刚石晶格。
方法500的第十二步骤可与方法400的第六步骤406相同，包含将该金刚石材料掩蔽蚀刻、清洗并且退火。
方法500的第十三步骤510可包含毯覆蚀刻。该第十三步骤510可包含一种毯覆蚀刻，其中该金刚石层202的约25nm的表面层被蚀刻掉，以移除任何表面石墨化。
方法500的第十四步骤512可包含光刻法/台面蚀刻，以获得金刚石堆栈（stack）结构，诸如图6中展示的结构。该第十四步骤512可包含扩散清洗及在台面蚀刻之前的光刻法。
方法500的第十五步骤514可包含对于该堆栈的顶部建立一个接触件。至该堆栈的顶部的接触件可通过以5N纯度蒸镀ITO至200nm的厚度，透过浅掩蔽至该堆栈上，且执行剥离而达成。
方法500的第十六步骤516可包含退火。步骤516的退火可为在Ar环境中以420℃的烘箱退火，直到达到ITO透明度，其可为约2.5小时。
方法500的第十七步骤518可包含建立欧姆接触件。这些欧姆接触件可包含至该P+层，及n层的接触件，例如，金属接触件/接合垫片604。因为以小接触面积的打线接合可能较困难，所以Ti及Au层可使用光刻法透过浅掩蔽而蒸镀。Ti还可作为ITO与Au层之间的扩散障壁。可对于P+层建立30nm的接触层厚度。可对于N层建立200nm的接触层厚度。在一个实施例中，该金刚石帽层可被移除，以暴露新形成的n型层，以为装置使用而形成一个电接触件。该步骤可包含抛光该金刚石层，同时蚀刻，因此最小化表面粗糙度；及电终止（氧）该金刚石的表面，这即是半导体装置制造中的步骤。在一些实施例中，具有在该金刚石上形成金属接触件的另一个步骤，使得该金刚石可作为一个电子装置的组件部分。方法500的第十七步骤518可包含金属熔炉退火。该金属熔炉退火可以420℃执行2小时。
方法500的第十八步骤520可包含晶片表面终止。
方法500的第十九步骤522可包含晶片表面终止。
方法500的第二十步骤524可包含封装。在第二十步骤520中，该金刚石材料的部分可被切割、安装、打线接合且囊封于透明聚硅氧密封剂中，以建立6接针表面的安装装置封装。
图7展示了可根据图5A及图5B的方法制造的一个例示性六接针表面安装装置封装700的一个模型的透视图。
本发明中披露的方法可允许建立许多电金刚石结，以提供传统由硅半导体提供的功能。虽然本申请讨论双极二极管的背景中的实例，但是具备本领域技术的那些技术人员将认识到，本技术描述了新型真正n型金刚石材料及新型p型金刚石材料，该新型真正n型金刚石材料及新型p型金刚石材料可使用于电装置的多个变化物中以及这些变化物的整体形成的组合中，包含FET及其他开关，数字和模拟，以及发光本体，且不限制于本文中展示的具体实施。各种优选的实施例并非必需彼此分开，并且可组合。
图8展示了P+-i-N二极管测试条件设置802的示意图。一个P+-i-N二极管，诸如根据方法500制造的一个P+-i-N二极管600可根据P+-i-N二极管测试条件设置802而测试。
图9是可根据方法500而制造的P+-i-N二极管的阈值电压性能特征902的图示900。该阈值电压性能特征902可基于DC条件使用适宜电阻器偏压而获得，以及基于RF条件使用适宜TTL驱动器获得，或以室温，由IR量测的76度F，在低场及高场条件两者下的混合打线配置获得。阈值电压性能特征902指示类似于金刚石理论预测的临限电压及电流位准的阈值电压及电流水平。
图10是一个P+-i-N二极管以在室温下正向偏压，阴极为负的电流-电压特征的图示1000，该二极管是诸如根据方法500制造的P+-i-N二极管600。电流-电压曲线1002示出了可根据方法500而制造的此P+-i-N二极管的电流-电压特征。电流-电压曲线1002指示在室温时大浓度的电子可用于传导。电流-电压曲线1002的低电压耗尽区域1004展示电荷载流子从N层及P层扩散入本征区域，例如，电荷载流子从该n型半导体区域606及p+型半导体区域604扩散进入轻掺杂的半导体区域(i)804。在轻掺杂的半导体区域(i)804中，电荷载流子可组合。因为重组并不立即发生，故电荷可储存于该轻掺杂半导体区域(i)804中，因此减小电阻率。
电流-电压曲线1002的高注入区域1006展示了随着施加的电位增加，电荷载流子可流入本征区域中，例如该轻掺杂半导体区域(i)804，从而导致超出平衡浓度的载流子浓度。还展示了电流-电压曲线1002的串联电阻区域1008。
图11是一个P+-i-N二极管在室温时以正向偏压，阴极为负的电流密度特征的图示1100，该二极管是诸如根据方法500制造的P+-i-N二极管600。电流密度曲线1102展示了可根据方法500而制造的此P+-i-N二极管的电流密度特征。该电流密度曲线1102展示在5V时大于1600安培/cm2的电流密度的电荷载流子类型的浓度。
图12是一个P+-i-N二极管在室温时以反向偏压，阴极为正的电流-电压特征的图示1200，该二极管是诸如根据方法500制造的P+-i-N二极管600。电流-电压曲线1202展示了可根据方法500而制造的此P+-i-N二极管的电流-电压特征。电流-电压曲线1202展示了如由电流位准中的较小升高及快速下降所指示，在耗尽区域宽度变得完全耗尽电荷载流子且载流子停止扩散之前可要求少量反向电压。
图13是一个P+-i-N二极管在室温时以反向偏压，阴极为正的电流密度特征的图示1300，该二极管是诸如根据方法500制造的P+-i-N二极管600。电流密度曲线1302展示了可根据方法500而制造的此P+-i-N二极管的电流密度特征。电流密度曲线1302指示展示了一个P+-i-N二极管，诸如P+-i-N二极管600适宜用于信号衰减，诸如但不限于RF信号衰减，因为调变是可控制的。
图14展示了使用P+-i-N二极管（诸如根据方法500制造的P+-i-N二极管600）的RF衰减器驱动器芯片配置1400的示意图。RF衰减器1400可随着R负荷从约10KΩ改变为1mΩ而提供衰减特征，在77KHz下的电流控制特征。
本文中描述的系统及制造方法提供许多新型且有用的技术，包含新颖n型及新颖p型金刚石半导体材料及装置，及用于制造新颖n型及新颖p型金刚石半导体材料及装置的方法。
新颖制造方法包含但不限于用于建立、蚀刻及金属化（肖特基（Schottky）及欧姆（Ohmic））真正优质的n型金刚石材料的方法；从基于金刚石的功率组件建立集成电路（IC）及装置驱动器的方法。
新颖装置包含但不限于n型金刚石半导体，该新颖装置至少部分以室温活化，亦即装置材料具有足够载流子浓度，以活化并且参与传导；具有高载流子迁移率的n型金刚石；具有高载流子迁移率及高载流子浓度两者的n型金刚石-不要求高温（高于室温）或存在高电场；在室温/环境温度下具有超过1,000cm2/Vs的估计电子迁移率及约1x1016个电子/cm3的载流子浓度的n型金刚石半导体；双极金刚石半导体装置；在一个单一金刚石晶片上具有p型及n型区域的装置；金刚石二极管装置；在不要求高温或存在强电场之下运载高电流的双极金刚石半导体装置；在室温时且在存在0.28V电场时可运载1毫安电流的双极金刚石半导体装置；在多晶金刚石上的n型金刚石材料；低成本薄膜多晶硅上金刚石载体；其他载体类型（例如，熔融硅石、石英、蓝宝石、氧化硅或其他氧化物等等）上的金刚石半导体；一个金刚石功率RF衰减器、多晶金刚石功率RF衰减器芯片、多晶金刚石功率RF衰减器装置；一个金刚石发光二极管或/激光二极管（LED）；基于整体式集成金刚石的在相同芯片上具有高功率元件（例如，LED）的逻辑驱动器；存在氧气时稳定的n型金刚石材料（即，若不可忽略量的氧气存在于表面上（诸如当晶片在开放的空气中时），该n型半导体的导电率及性能得以持续）。
在一些实施例中，此n型及新颖p型金刚石半导体材料使用具有小于微米大小颗粒且掺杂的薄膜层具有小于900nm数量级大小的多晶金刚石而构造。用于形成该金刚石材料的技术可在金刚石膜上使用，金刚石颗粒边界是近乎原子不连贯的，使得可维持电性能的均匀性，同时使能从该材料形成薄膜特征部的能力。
本发明的另一个方面是建立附接至该金刚石半导体材料（包含n型材料）的金属接触件的能力。所述的金属接触件附接至该金刚石材料，且持续具有良好/欧姆导电率（例如，显示较高线性度）。金属接触件根据所希望的应用用途可指金属（例如，Au、Ag、Al、Ti、Pd、Pt）或透明金属（例如，氧化铟锡、氟氧化锡，等等）中的一种或两种。
本文中使用的词语“例示性”意思是“用作一个实例、例子或例证”。本文中描述为“例示性”的任何实施例或变体并非必需构造为胜过其他实施例或变体的优选或有利实施例或变体。本描述中描述的所有实施例及变体是提供于使本领域的技术人员能够制造及使用本发明的例示性实施例及变体，且并不必然地限制随附的权利要求提供的法律保护的范围。
提供所披露的实施例的上文描述以使得本领域的技术人员能够制造或使用由随附权利要求所定义的本发明。以下权利要求并不意在限制所披露的实施例。对于本领域的那些普通的技术人员在阅读这些传授内容时将容易想到其他的实施例及修改。因此，当与上文的说明书及附图结合阅读时，以下权利要求意在涵盖所有此类实施例及修改。

Claims (16)

1.一种半导体体统，该半导体系统包括：
一种具有n型供体原子和金刚石晶格的金刚石材料，其中在100kPa及300K，这些供体原子的0.16%将迁移率大于770cm2/Vs的传导电子提供至该金刚石晶格。
2.如权利要求1所述的半导体系统，其中这些供体原子的0.16%提供了具有浅电离能量的传导电子。
3.如权利要求2所述的半导体系统，其中该浅电离能量是约为0.25eV。
4.如权利要去1所述的半导体系统，其中该金刚石材料是结合至一个二极管中的。
5.一种制造金刚石半导体的方法，该方法包括以下步骤：
选择一种具有金刚石晶格的金刚石材料；
将最小量的受体掺杂原子引入至该金刚石晶格中，以建立离子轨道；
将置换掺杂原子通过这些离子轨道而引入至该金刚石晶格中；并且
退火该金刚石晶格；
其中该最小量的受体掺杂原子的引入并不产生一个临界的空位密度，并且该最小量的受体掺杂原子的引入减小了该金刚石晶格的电阻性压力能力。
6.如权利要求5所述的方法，其中该金刚石材料是本征金刚石。
7.如权利要求5所述的方法，其中以293°K至298°K引入这些受体掺杂原子。
8.如权利要求5所述的方法，其中这些受体掺杂原子是硼。
9.如权利要求5所述的方法，其中该最小量的受体掺杂原子是在5x108/cm2与5x1010/cm2之间。
10.如权利要求5所述的方法，其中以78°K或低于78°K引入这些置换掺杂原子。
11.如权利要求5所述的方法，其中以小于500keV引入这些置换掺杂原子。
12.如权利要求5所述的方法，其中以小于140keV及6度偏移引入这些置换掺杂原子。
13.如权利要求5所述的方法，其中这些置换掺杂原子是磷。
14.如权利要求5所述的方法，其中以大于9x1017/cm3的浓度引入这些置换掺杂原子。
15.如权利要求5所述的方法，其中该退火是发生在1000℃或高于1000℃。
16.一种根据权利要求5所述的方法制造的半导体。
CN201280038078.1A 2011-07-30 2012-07-20 金刚石半导体系统及方法 Active CN103717791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111546963.8A CN114420747A (zh) 2011-07-30 2012-07-20 金刚石半导体系统及方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161513569P 2011-07-30 2011-07-30
US61/513,569 2011-07-30
US13/273,467 2011-10-14
US13/273,467 US20130026492A1 (en) 2011-07-30 2011-10-14 Diamond Semiconductor System and Method
PCT/US2012/047673 WO2013019435A1 (en) 2011-07-30 2012-07-20 Diamond semiconductor system and method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111546963.8A Division CN114420747A (zh) 2011-07-30 2012-07-20 金刚石半导体系统及方法

Publications (2)

Publication Number Publication Date
CN103717791A true CN103717791A (zh) 2014-04-09
CN103717791B CN103717791B (zh) 2021-12-28

Family

ID=47596502

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111546963.8A Pending CN114420747A (zh) 2011-07-30 2012-07-20 金刚石半导体系统及方法
CN201280038078.1A Active CN103717791B (zh) 2011-07-30 2012-07-20 金刚石半导体系统及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111546963.8A Pending CN114420747A (zh) 2011-07-30 2012-07-20 金刚石半导体系统及方法

Country Status (7)

Country Link
US (6) US20130026492A1 (zh)
EP (1) EP2737112B1 (zh)
JP (4) JP6195831B2 (zh)
KR (2) KR102007051B1 (zh)
CN (2) CN114420747A (zh)
TW (2) TWI557776B (zh)
WO (1) WO2013019435A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110565066A (zh) * 2019-09-17 2019-12-13 北京阿尔玛斯科技有限公司 一种共掺杂金刚石及制备方法与半导体材料、装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3004853B1 (fr) * 2013-04-22 2016-10-21 Centre Nat Rech Scient Procede de fabrication d'une diode schottky sur un substrat en diamant
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
US20200000595A1 (en) 2016-06-07 2020-01-02 HD LifeSciences LLC High X-Ray Lucency Lattice Structures
EP3634302A4 (en) 2017-02-14 2021-06-02 HD Lifesciences LLC GRID STRUCTURES WITH HIGH X-RAY TRANSPARENCY AND VARIABLE X-RAY TRANSPARENT MARKERS
CA3058365A1 (en) 2017-04-01 2018-10-04 HD LifeSciences LLC Three-dimensional lattice structures for implants
JP7084586B2 (ja) * 2018-01-15 2022-06-15 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
EP3826582A4 (en) 2018-07-26 2022-05-25 Nanohive Medical LLC DYNAMIC IMPLANT FIXATION PLATE
US11497617B2 (en) 2019-01-16 2022-11-15 Nanohive Medical Llc Variable depth implants

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL79107A (en) 1985-06-17 1989-03-31 De Beers Ind Diamond Ion implantation in crystalline substrate
US5051785A (en) * 1989-06-22 1991-09-24 Advanced Technology Materials, Inc. N-type semiconducting diamond, and method of making the same
US5298106A (en) * 1991-07-08 1994-03-29 The United States Of America As Represented By The Secretary Of The Navy Method of doping single crystal diamond for electronic devices
ZA933939B (en) 1992-06-05 1993-12-30 De Beers Ind Diamond Diamond doping
JPH0648715A (ja) * 1992-07-24 1994-02-22 Matsushita Electric Ind Co Ltd 半導体ダイヤモンドの製造方法
JP4071833B2 (ja) * 1993-09-10 2008-04-02 住友電気工業株式会社 ダイヤモンド半導体デバイス
JPH09106958A (ja) * 1995-06-23 1997-04-22 De Beers Ind Diamond Div Ltd 結晶基体のドーピング
US5653800A (en) * 1995-08-03 1997-08-05 Eneco, Inc. Method for producing N-type semiconducting diamond
JP3138705B1 (ja) * 1999-08-31 2001-02-26 工業技術院長 ダイヤモンドｐｎ接合ダイオードおよびその作製方法
CN1210445C (zh) * 2000-06-15 2005-07-13 六号元素(控股)公司 厚的单晶金刚石层、其制备方法和由该层生产的宝石
JP4695821B2 (ja) * 2000-06-15 2011-06-08 エレメント シックス （プロプライエタリイ）リミテッド Ｃｖｄにより造られた単結晶ダイヤモンド
FR2848335B1 (fr) * 2002-12-06 2005-10-07 Centre Nat Rech Scient Procede d'elaboration de diamant de type n a haute conductivite electrique
JP2004214264A (ja) * 2002-12-27 2004-07-29 Sumitomo Electric Ind Ltd 低抵抗ｎ型半導体ダイヤモンドおよびその製造方法
GB0318215D0 (en) * 2003-08-04 2003-09-03 Element Six Ltd Diamond microelectrodes
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
GB2454844A (en) * 2006-08-11 2009-05-27 Akhan Technologies Inc P-Channel nanocrystalline diamond field effect transistor
TWI411146B (en) * 2006-08-14 2013-10-01 Diamond-like carbon electronic devices and methods of manufacture
EP2169709B1 (en) * 2007-07-04 2017-12-20 National Institute for Materials Science Diamond semiconductor device
EP2096675B1 (en) * 2008-02-28 2013-08-21 Universität Ulm III-V nitride semiconductor device comprising a diamond layer
US7888171B2 (en) * 2008-12-22 2011-02-15 Raytheon Company Fabricating a gallium nitride layer with diamond layers
JP2010189208A (ja) * 2009-02-16 2010-09-02 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド半導体及び作製方法
DE102009033652A1 (de) * 2009-07-17 2011-01-27 Universität Ulm Halbleiterbauelement mit Diamant enthaltenden Elektroden sowie dessen Verwendung
CN102214574B (zh) * 2010-04-07 2013-06-12 中国科学院微电子研究所 一种半导体器件的制造方法
US9166002B2 (en) * 2010-09-02 2015-10-20 Board Of Trustees Of Michigan State University N-doped single crystal diamond substrates and methods therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110565066A (zh) * 2019-09-17 2019-12-13 北京阿尔玛斯科技有限公司 一种共掺杂金刚石及制备方法与半导体材料、装置
CN110565066B (zh) * 2019-09-17 2022-04-19 北京阿尔玛斯科技有限公司 一种共掺杂金刚石及制备方法与半导体材料、装置

Also Published As

Publication number Publication date
KR20140068894A (ko) 2014-06-09
US20200066527A1 (en) 2020-02-27
CN103717791B (zh) 2021-12-28
TW201643943A (zh) 2016-12-16
US20220013361A1 (en) 2022-01-13
JP6580644B2 (ja) 2019-09-25
JP2020074356A (ja) 2020-05-14
US20180068853A1 (en) 2018-03-08
JP2021168389A (ja) 2021-10-21
TWI659458B (zh) 2019-05-11
KR20190094476A (ko) 2019-08-13
US11784048B2 (en) 2023-10-10
KR102007051B1 (ko) 2019-08-02
TW201310506A (zh) 2013-03-01
EP2737112A4 (en) 2015-03-25
JP6898400B2 (ja) 2021-07-07
JP2014527715A (ja) 2014-10-16
EP2737112A1 (en) 2014-06-04
WO2013019435A1 (en) 2013-02-07
CN114420747A (zh) 2022-04-29
US20130026492A1 (en) 2013-01-31
JP6195831B2 (ja) 2017-09-13
TWI557776B (zh) 2016-11-11
US20240071763A1 (en) 2024-02-29
JP2017224845A (ja) 2017-12-21
JP7443288B2 (ja) 2024-03-05
EP2737112B1 (en) 2020-02-26
US20150108505A1 (en) 2015-04-23
KR102195950B1 (ko) 2020-12-30

Similar Documents

Publication Publication Date Title
CN103717791A (zh) 金刚石半导体系统及方法
US11915934B2 (en) Diamond semiconductor system and method
US11837472B2 (en) Diamond semiconductor system and method
JP2014527715A5 (zh)
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
CN109103096A (zh) 一种晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240115

Address after: Illinois, USA

Patentee after: Akhan Semiconductor Co.

Address before: Illinois

Patentee before: AKHAN TECHNOLOGIES, Inc.

TR01 Transfer of patent right