JP7084586B2 - 単結晶ダイヤモンド基板を含む積層体 - Google Patents

単結晶ダイヤモンド基板を含む積層体 Download PDF

Info

Publication number
JP7084586B2
JP7084586B2 JP2018004027A JP2018004027A JP7084586B2 JP 7084586 B2 JP7084586 B2 JP 7084586B2 JP 2018004027 A JP2018004027 A JP 2018004027A JP 2018004027 A JP2018004027 A JP 2018004027A JP 7084586 B2 JP7084586 B2 JP 7084586B2
Authority
JP
Japan
Prior art keywords
diamond
single crystal
substrate
layer
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018004027A
Other languages
English (en)
Other versions
JP2019125639A (ja
Inventor
新矢 大曲
英明 山田
仁 梅沢
信輝 坪内
昭義 茶谷原
由明 杢野
章憲 関
文彰 川井
広明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Toyota Motor Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Toyota Motor Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2018004027A priority Critical patent/JP7084586B2/ja
Priority to EP19738664.2A priority patent/EP3742475A4/en
Priority to US16/962,203 priority patent/US11522055B2/en
Priority to PCT/JP2019/000772 priority patent/WO2019139147A1/ja
Publication of JP2019125639A publication Critical patent/JP2019125639A/ja
Application granted granted Critical
Publication of JP7084586B2 publication Critical patent/JP7084586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/279—Diamond only control of diamond crystallography
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Description

本発明は、単結晶ダイヤモンド基板を含む積層体に関する。より具体的には、本発明は、単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体、当該積層体の製造方法、当該積層体を利用したダイヤモンド半導体素子の製造方法、及び当該積層体を利用したパワー半導体デバイスに関する。
半導体として優れた特性を有するダイヤモンドは、高出力パワーデバイス、高周波デバイス、受光デバイスなど半導体デバイス用の材料として期待されている。特に、ダイヤモンドを半導体材料として実用化するためには、大面積且つ均質な単結晶ダイヤモンドからなるウェハが必要である。
従来、単結晶ダイヤモンドの成長は、主に高圧合成法、気相合成法などの方法によって 行われている。これらの方法の内で、高圧合成法は、１ｃｍ角程度の面積を有する基板の製造が限界とされており、これ以上の面積を有する単結晶基板を製造する方法としては期待できない。また、１０ｍｍ角程度以上の面積を有する単結晶ダイヤモンド基板を入手することは困難であり、その面積を拡大することも容易ではない。また、気相合成法による単結晶ダイヤモンドは、これまで報告された最大の大きさは１３ｍｍ角程度であり（下記非特許文献１参照）、一般に入手できる最大の大きさも８ｍｍ角程度にとどまる。
一方、気相合成法により、異種基板上にダイヤモンドを成長するヘテロエピタキシャル成長法により、１インチの単結晶ダイヤモンドが実現されている（下記非特許文献２参照）。しかしながら、この方法で成長したダイヤモンドは、単結晶基板上に成長したダイヤモンドに比べ、結晶性が著しく劣るという問題がある。
このため、大面積の単結晶ダイヤモンドを作製する方法として、同一表面上に並べた複数の高温高圧合成ダイヤモンド単結晶上に、気相合成法によりダイヤモンド結晶を成長させて接合することによって、大型のダイヤモンド結晶とする、いわゆるモザイク状ダイヤモンドの作製技術が開発されている（下記特許文献１参照）。
しかしながら、上記の方法では、大型のモザイク状ダイヤモンド基板を１枚作製するために多数の高温高圧合成基板が必要となり、また、基板を再利用するためには、レーザ切断などの方法により成長層を基板から分離する必要がある。この場合、特に１０ｍｍを超える大型の基板をレーザ切断によって分離する場合、切断にかなりの時間を要するとともに、損失も大きくなる上、ダイヤモンド結晶が破壊される危険性がある。
このような問題を解決する方法として、上記と同様な方法でモザイク状ダイヤモンド基板を作製した後、該基板にイオン注入し、その後、ダイヤモンドを成長させて、ダイヤモンド成長層をモザイク状ダイヤモンド基板から分離して、モザイク状ダイヤモンドを製造する方法が提案されている（下記特許文献２参照）。この方法によれば、モザイク状ダイヤモンド基板に対してイオン注入とダイヤモンドの成長を繰り返すことによって、モザイク状ダイヤモンドを複製することが可能であるが、種結晶となる複数のダイヤモンド上にダイヤモンドを成長させて接合しモザイク状ダイヤモンドを作成した後、イオン注入する前に、成長したダイヤモンドの表面を研磨して平滑な面を形成する必要がある。しかしながら、ダイヤモンドの精密加工は非常に難しいため、接合した基板の面積が増大するに伴い、多大な作業時間を必要とする上に、研磨の際にダイヤモンド結晶が破壊される危険性がある。
このような問題を解決する方法として、例えば、特許文献３には、複数のダイヤモンド単結晶基板に対してイオン注入を行って該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成し、該ダイヤモンド単結晶基板はイオン注入前又はイオン注入後に平坦な支持台上でモザイク状に並べた状態とされ、モザイク状に並べたイオン注入後のダイヤモンド単結晶基板表面に気相合成法で単結晶ダイヤモンド層を成長させてダイヤモンド単結晶基板を接合した後、該非ダイヤモンド層をエッチングして、該非ダイヤモンド層より上層の単結晶ダイヤモンド層を分離することを特徴とする、モザイク状ダイヤモンドの製造方法が開示されている。この方法によれば、従来法と比較してより簡単な製造方法によって、ダイヤモンド単結晶基板の破壊を回避して、歩留まりよく大量のモザイク状ダイヤモンドを効率よく製造することができる。
特開平７―４８１９８号公報 特表２００９－５０２７０５号公報 特許第５６２１９９４号
Ｙ．Ｍｏｋｕｎｏ， Ａ．Ｃｈａｙａｈａｒａ， Ｈ．Ｙａｍａｄａ， ａｎｄ Ｎ．Ｔｓｕｂｏｕｃｈｉ， Ｄｉａｍｏｎｄ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ １８， １２５８ （２００９）． 前田、渡辺、安藤、鈴木、澤邊、第１９回ダイヤモンドシンポジウム講演 要旨集、５０ （２００５）．
前述の通り、例えば特許文献３に開示された方法によれば、従来法と比較してより簡単な製造方法によって、ダイヤモンド単結晶基板の破壊を回避して、歩留まりよく大量のモザイク状ダイヤモンドを効率よく製造することができる。
しかしながら、モザイク状ダイヤモンドには、複数のダイヤモンド単結晶基板の境界部分に対応する位置に、接合境界部が形成される。モザイク状ダイヤモンドの接合境界部には、結晶方位の不連続性により、多数の欠陥が含まれている。このため、モザイク状ダイヤモンドの半導体素子、さらにはパワー半導体デバイスへの利用には、依然として大きな制約があると考えられている。
モザイク状ダイヤモンドを半導体素子に利用する方法としては、例えば、モザイク状ダイヤモンドの接合境界部をデバイスとして利用せずに、ダイシングラインとすることが考えられる。しかしながら、接合境界部をダイシングラインとすると、大面積のモザイク状ダイヤモンドの利点が損なわれ、また、新たなプロセス制約となるという問題がある。
このような状況下、本発明は、接合境界部を有する単結晶ダイヤモンド基板を用いているにも拘わらず、当該接合境界部を有効に利用した、新規な積層体を提供することを主な目的とする。さらに、本発明は、当該積層体を利用したパワー半導体デバイス、当該積層体の製造方法、ダイヤモンド半導体素子の製造方法、ダイヤモンド半導体素子の製造に用いるための単結晶ダイヤモンド基板の製造方法を提供することも目的とする。
本発明者らは、上記のような課題を解決すべく鋭意検討を行った。その結果、接合境界部を有する単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体であって、単結晶ダイヤモンド基板の接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、接合境界部の幅が２００μｍ以上であり、少なくとも接合境界部の上に、半導体ドリフト層が積層されている積層体は、接合境界部を有する単結晶ダイヤモンド基板を用いているにも拘わらず、当該接合境界部上に半導体ドリフト層が形成され、接合境界部を有効に利用できることを見出した。本発明は、このような知見に基づいて、さらに検討を重ねることにより完成された発明である。
すなわち、本発明は、下記に掲げる態様の発明を提供する。
項１． 接合境界部を有する単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体であって、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上であり、
少なくとも前記接合境界部の上に、前記半導体ドリフト層が積層されている、積層体。
項２． 前記接合境界部の上に、Ｐ＋導電層と前記半導体ドリフト層とがこの順に積層されている、項１に記載の積層体。
項３． 前記半導体ドリフト層の上に、さらに電極が積層されている、項２に記載の積層体。
項４． 項１～３のいずれかに記載の積層体を有する、パワー半導体デバイス。
項５． 接合境界部を有する単結晶ダイヤモンド基板を用意する工程と、
前記単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、半導体ドリフト層を積層する工程と、
を備えており、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
項６． 接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部上に、Ｐ＋導電層が積層された積層体Ａを用意する工程と、
前記Ｐ＋導電層の上に、さらに半導体ドリフト層を積層する工程と、
を備えおり、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
項７． 接合境界部を有する単結晶ダイヤモンド基板の前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層とがこの順に積層された積層体Ｂを用意する工程と、
前記半導体ドリフト層の上に、さらに電極を積層する工程と、
を備えており、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
項８． 接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層と、電極とがこの順に積層された積層体Ｃを用意する工程と、
前記積層体Ｃを積層方向に切断する工程と、
を備えており、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上である、ダイヤモンド半導体素子の製造方法。
項９． 接合境界部を有する単結晶ダイヤモンド基板を用意する工程と、
前記単結晶ダイヤモンド基板の表面を研磨する工程と、
を備えており、
前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
前記接合境界部の幅が２００μｍ以上である、ダイヤモンド半導体素子の製造に用いるための単結晶ダイヤモンド基板の製造方法。
本発明によれば、接合境界部を有する単結晶ダイヤモンド基板を用いているにも拘わらず、当該接合境界部を有効に利用した、新規な積層体を提供することができる。さらに、本発明によれば、当該積層体を利用したパワー半導体デバイス、当該積層体の製造方法、ダイヤモンド半導体素子の製造方法、ダイヤモンド半導体素子の製造に用いるための単結晶ダイヤモンド基板の製造方法を提供することもできる。
接合境界部を有する単結晶ダイヤモンド基板を製造する方法の一例（第一方法）の製造工程を示す模式図である。 単結晶ダイヤモンド基板の側面及びエッジ形状と成長したダイヤモンド層の状態を示す模式図である。 接合境界部を有する単結晶ダイヤモンド基板を製造する方法の一例（第二方法）の製造工程を示す模式図である。 実施例における接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）のプロセスフローを示す図である。 実施例において、単結晶ダイヤモンド基板（モザイク状ダイヤモンド）の接合境界部上と、接合境界部外で測定したラマンスペクトルを示すグラフである（左側がλ＝５３２ｎｍ、右側がλ＝７８５ｎｍ）。 実施例において、単結晶ダイヤモンド基板（モザイク状ダイヤモンド）の接合境界部の中心部付近での２Ｄラマンマッピング測定を行った結果を示す図である（なお、図６（ａ）は、ラマンシフトマッピング、図６（ｂ）はＦＷＨＭマッピングである）。 実施例の単結晶ダイヤモンド基板のカソードルミネッセンススペクトルである（接合境界部上と外）。 実施例の単結晶ダイヤモンド基板のＢａｎｄ－Ａ発光のカソードルミネッセンススペクトルマッピング像である（接合境界部上と外）。 実施例において、単結晶ダイヤモンド基板の上に、ｐ＋導電層およびｐ－ドリフト層を積層した積層体（疑似縦型ショットキーバリアダイオード（ｐＶＳＢＤ）用積層ダイヤモンド）の模式図である。 実施例において、単結晶ダイヤモンド基板の上に、ｐ＋導電層およびｐ－ドリフト層を積層した積層体（疑似縦型ショットキーバリアダイオード（ｐＶＳＢＤ）用積層ダイヤモンド）のデバイスマップである。 実施例において、単結晶ダイヤモンド基板の上に、ｐ＋導電層およびｐ－ドリフト層を積層した積層体（疑似縦型ショットキーバリアダイオード（ｐＶＳＢＤ）用積層ダイヤモンド）のデバイスマップ（各モザイク部の中央部でのデバイスマップの拡大図）である。 実施例において、単結晶ダイヤモンド基板の上に、ｐ＋導電層およびｐ－ドリフト層を積層した積層体（疑似縦型ショットキーバリアダイオード（ｐＶＳＢＤ）用積層ダイヤモンド）のデバイス構造である。 実施例において、接合境界部上に形成したショットキーデバイスのＩ－Ｖ特性を示すグラフである。 実施例におけるＭｕｒｐｈｙ’ｓ ｐｌｏｔ解析用ショットキー電極の光学顕微鏡像である。 実施例におけるＭｕｒｐｈｙ’ｓ ｐｌｏｔである。 実施例における接合境界部上の電極を除く解析結果である（接合境界部外ショットキーバリアダイオードの理想因子 （ｎ） 障壁高さ （ΦB） プロット。接合境界部上の電極を除くＡｒｅａ－Ａ～Ｄの領域での評価結果）。 実施例における接合境界部上でのｎ－ΦBプロットである（接合境界部上のショットキーバリアダイオードの理想因子 （ｎ） 障壁高さ （ΦB） プロット。ラマンマッピング像（右図）に示す黒丸電極を境界上と位置付けて解析した））。
１．積層体
本発明の積層体は、接合境界部を有する単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体であって、単結晶ダイヤモンド基板の接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、当該接合境界部の幅が２００μｍ以上であり、少なくとも当該接合境界部の上に、半導体ドリフト層が積層されていることを特徴としている。本発明の積層体は、単結晶ダイヤモンド基板にこのような特定の接合境界部を有しており、当該接合境界部上に半導体ドリフト層が形成され、接合境界部を有効に利用することができる。
前述の通り、例えば特許文献３に開示されたような、モザイク状ダイヤモンドの製造方法によれば、ダイヤモンド単結晶基板の破壊を回避して、歩留まりよく大量のモザイク状ダイヤモンドを効率よく製造することができる。しかしながら、得られるモザイク状ダイヤモンドには、複数のダイヤモンド単結晶基板の境界部分に対応する位置に、接合境界部が形成される。モザイク状ダイヤモンドの接合境界部には、結晶方位の不連続性により、多数の欠陥が含まれている。このため、モザイク状ダイヤモンドの半導体素子への利用には大きな制約があると考えられている。
これに対して、本発明者らが検討した結果、例えば特許文献３、さらには、「Ｙａｍａｄａ ｅｔ ａｌ．， Ｄｉａｍｏｎｄ Ｒｅｌａｔ． Ｍａｔｅｒ． ２４ （２０１２） ２９」の論文の方法や、特許第４８４９６９１号、国際公開２０１１／０７４５９９Ａ１、特開２０１５－６７５１６号公報、特開２０１５－６７５１７号公報などの技術で採用されている、モザイク状ダイヤモンド（単結晶ダイヤモンド基板）の製造方法のように、接合境界部に空隙が存在しないようにしてモザイク状ダイヤモンドを製造する手法（以下、「接合境界部を有する単結晶ダイヤモンド基板を製造する手法」ということがある）によって、前述の所定の接合境界部を有する単結晶ダイヤモンド基板を製造することができ、さらに、当該単結晶ダイヤモンド基板の接合境界部の上に半導体ドリフト層を設けることにより、得られた積層体は、ダイヤモンド半導体素子、パワー半導体デバイスなどとして好適に利用することが可能となることが見出された。以下、本発明の積層体について、詳述する。
本発明の積層体は、単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体である。単結晶ダイヤモンド基板は、接合境界部を有する。接合境界部を有する単結晶ダイヤモンド基板の詳細の一例については、「接合境界部を有する単結晶ダイヤモンド基板の製造方法」の欄で後述する。
本発明において、単結晶ダイヤモンド基板の接合境界部とは、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分を意味する。具体的には、前述の「接合境界部を有する単結晶ダイヤモンド基板を製造する手法」により、複数のダイヤモンド単結晶基板を接合してモザイク状ダイヤモンド（単結晶ダイヤモンド基板）を製造すると、複数のダイヤモンド単結晶基板の接合部分には、接合境界部が形成される。当該接合境界部は、接合境界部とは異なる部分（例えば、ダイヤモンド単結晶基板の中心部）に比して、結晶性が低下していることから、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、接合境界部とは異なる部分でのピーク半値全幅に比して、広がって観察される。本発明において、単結晶ダイヤモンド基板には、幅（すなわち、単結晶ダイヤモンド基板の厚み方向とは垂直方向の最大長さ）が２００μｍ以上の接合境界部が含まれている。
本発明の積層体において、幅が２００μｍ以上の接合境界部が含まれているが、当該接合境界物の幅は、例えば３００μｍ以上であってもよい。ただし、当該接合境界部の幅は、１０００μｍ以下であることが好ましく、８００μｍ以下であることがより好ましい。なお、本発明の積層体においては、幅が２００μｍ以上の接合境界部の上に、後述の半導体ドリフト層が積層されていればよく（すなわち、単結晶ダイヤモンド基板には、少なくとも一部に、幅が２００μｍ以上の接合境界部が存在しており、かつ、当該接合境界部の上に、半導体ドリフト層が積層されている）、本発明の積層体において、全ての接合境界部の幅が２００μｍ以上である必要はなく、幅が２００μｍ未満の接合境界部が含まれていてもよい。本発明においては、幅が２００μｍ未満の接合境界部の上に、後述の半導体ドリフト層が積層されていてもよいし、接合境界部外に後述の半導体ドリフト層が積層されていてもよい。本発明の積層体においては、単結晶ダイヤモンド基板の一方側の主面の全面に半導体ドリフト層が積層されていることが好ましい。接合境界部の幅は、ラマンマッピングにより測定することができる（実施例を参照）。
当該接合境界部は、通常、例えば平板状のダイヤモンド単結晶基板を複数接合することで形成され、２つの平板状のダイヤモンド単結晶基板が接合している接合境界部よりも、３つ又は４つの平板状のダイヤモンド単結晶基板が接合している接合境界部の方が、接合境界部の幅は大きくなる。
半導体ドリフト層としては、特に制限されず、公知の半導体素子（特に、ダイヤモンド半導体素子）に設けられる公知の半導体ドリフト層が挙げられ、例えば、ダイヤモンド半導体ドリフト層が挙げられる。半導体ドリフト層の具体例としては、ホウ素をドープしたダイヤモンド半導体ドリフト層（ｐ(ドリフト層）などが挙げられる。
ホウ素をドープしたダイヤモンド半導体ドリフト層において、ホウ素濃度としては、特に制限されないが、下限については、例えば、１×１０15ｃｍ3以上、好ましくは１×１０16ｃｍ3以上が挙げられ、上限については、例えば、１×１０19ｃｍ3以下、好ましくは１×１０18ｃｍ3以下が挙げられる。
また、半導体ドリフト層の厚みとしては、特に制限されず、例えば、１～１００μｍ程度、好ましくは５～２０μｍ程度が挙げられる。また、半導体ドリフト層は、単層であってもよいし、複層であってもよい。また、半導体ドリフト層が複層である場合、各層は異なる素材によって構成されていてもよい。
半導体ドリフト層の形成方法としては、特に制限されず、化学気相成長（ＣＶＤ）などの公知の半導体ドリフト層の形成方法を採用することができる。
また、本発明の積層体において、単結晶ダイヤモンド基板の接合境界部と、半導体ドリフト層との間には、Ｐ＋導電層などを設けることができる。この場合、本発明の積層体において、接合境界部の上に、Ｐ＋導電層と半導体ドリフト層とがこの順に積層されている。なお、本発明の積層体において、Ｐ＋導電層を有する場合、通常、接合境界部とは異なる部分と、半導体ドリフト層との間にも、当該Ｐ＋導電層が積層されている。
Ｐ＋導電層としては、公知の半導体素子（特に、ダイヤモンド半導体素子）に設けられる公知のＰ＋導電層が挙げられ、例えば、ダイヤモンドＰ＋導電層が挙げられる。Ｐ＋導電層の具体例としては、ホウ素をドープしたダイヤモンドＰ＋導電層などが挙げられる。
ホウ素をドープしたダイヤモンドＰ＋導電層において、ホウ素濃度としては、特に制限されないが、下限については、例えば、１×１０19ｃｍ3以上、好ましくは１×１０20ｃｍ3以上が挙げられ、上限については、例えば、１×１０22ｃｍ3以下、好ましくは１×１０21ｃｍ3以下が挙げられる。
また、Ｐ＋導電層の比抵抗としては、上限については、例えば、１０ｍΩｃｍ以下、好ましくは５ｍΩｃｍ以下が挙げられ、下限については、例えば１ｍΩｃｍが挙げられる。
また、Ｐ＋導電層の厚みとしては、特に制限されず、例えば、１～１００μｍ程度、好ましくは３～２０μｍ程度が挙げられる。また、Ｐ＋導電層は、単層であってもよいし、複層であってもよい。また、Ｐ＋導電層が複層である場合、各層は異なる素材によって構成されていてもよい。
さらに、本発明の積層体においては、半導体ドリフト層の上に、さらに電極が積層されていてもよい。電極を設けることにより、積層体の電極を含む部分をダイヤモンド半導体素子として好適に用いることができる。なお、本発明の積層体において、電極が積層されている場合、幅が２００μｍ以上の接合境界部の上だけでなく、幅が２００μｍ未満の接合境界部の上や、接合境界部外の上においても、電極が積層されていてもよい。電極は、ダイヤモンド半導体素子、さらにはパワーデバイスの構造や用途などに適合したパターン状に形成される。
電極は、通常、金属により構成されている。金属の種類、電極の大きさ、厚み、構造などは、本発明の積層体を用いるダイヤモンド半導体素子、さらにはパワーデバイスの構造や用途などに応じて適宜設計される。
電極を構成する金属としては、例えば、モリブデン、金、チタン、タングステンなどが挙げられ、これらのうち少なくとも１種を含む合金なども用いることができる。
また、電極の厚みとしては、特に制限されず、例えば、０．００１～１μｍ程度、好ましくは０．０１～０．０５μｍ程度が挙げられる。また、電極は、単層であってもよいし、複層であってもよい。また、電極が複層である場合、各層は異なる素材によって構成されていてもよい。
（接合境界部を有する単結晶ダイヤモンド基板の製造方法）
本発明において、前記所定の接合境界部を有する単結晶ダイヤモンド基板は、前述の通り、前述の「接合境界部を有する単結晶ダイヤモンド基板を製造する手法」によって製造することができる。以下、当該手法の一例として、特許文献３に開示された方法を説明する。なお、以下の方法は、接合境界部を有する単結晶ダイヤモンド基板の製造方法の一例であって、本発明においては、前記所定の接合境界部を有する単結晶ダイヤモンド基板を備えていればよい。ただし、当該単結晶ダイヤモンド基板は、接合境界部に空隙（すなわち、単結晶ダイヤモンドが存在していない部分）を有していない。
なお、前記所定の接合境界部を有する単結晶ダイヤモンド基板は、前述の「接合境界部を有する単結晶ダイヤモンド基板を製造する手法」によって製造することができるが、このような方法によって得られた単結晶ダイヤモンド基板を、ダイヤモンド半導体素子の製造に用いるためには、接合境界部を有する単結晶ダイヤモンド基板を用意した後、単結晶ダイヤモンド基板の表面を研磨することが好ましい。従来の「接合境界部を有する単結晶ダイヤモンド基板を製造する手法」では、得られた単結晶ダイヤモンド基板について、接合境界部の上に半導体ドリフト層などを積層してダイヤモンド半導体素子として利用することが想定されていないため、単結晶ダイヤモンド基板の表面を研磨することも想定されていない。しかしながら、本発明においては、接合境界部の上に半導体ドリフト層などを積層してダイヤモンド半導体素子として利用するためには、単結晶ダイヤモンド基板の表面が研磨されていることが好ましい。
特許文献３に開示された方法は、複数のダイヤモンド単結晶基板に対してイオン注入を行って該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成し、該ダイヤモンド単結晶基板はイオン注入前又はイオン注入後に平坦な支持台上でモザイク状に並べた状態とされ、モザイク状に並べたイオン注入後のダイヤモンド単結晶基板表面に気相合成法で単結晶ダイヤモンド層を成長させてダイヤモンド単結晶基板を接合した後、該非ダイヤモンド層をエッチングして、該非ダイヤモンド層より上層の単結晶ダイヤモンド層を分離することを特徴とする、モザイク状ダイヤモンドの製造方法である。この方法のより具体的な方法としては、以下の第一方法、第二方法、第三方法が挙げられる。
（１）第一方法：
接合境界部を有する単結晶ダイヤモンド基板の製造方法の一例について、図１にその概念図を示す。図１に示す方法では、まず、種基板となる複数のダイヤモンド単結晶基板に対してイオン注入を行って、該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成する。種基板となるダイヤモンド単結晶基板は、イオン注入前又はイオン注入後に平坦な支持台上でモザイク状に並べた状態とされる。この様にしてモザイク状に並べたイオン注入後のダイヤモンド単結晶基板表面に気相合成法で単結晶ダイヤモンド層を成長させてダイヤモンド単結晶基板を接合した後、該非ダイヤモンド層をエッチングして、該非ダイヤモンド層より上層の単結晶ダイヤモンド層を分離することによって、接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を作製する（以下、この方法を「第一方法」という）。以下、第一方法の各工程について具体的に説明する。
（ｉ）イオン注入工程
第一方法では、まず、種基板となる複数のダイヤモンド単結晶基板に対してイオン注入を行って、該基板の表面近傍に結晶構造が変質したイオン注入層を形成する。
イオン注入法は、試料に高速のイオンを照射する方法であり、一般的には所望の元素をイオン化して取り出し、これに電圧を印加して電界により加速した後、質量分離して所定のエネルギーを持ったイオンを試料に照射することにより行うが、プラズマの中に試料を浸漬し、試料に負の高電圧パルスを加えることによりプラズマ中の正イオンを誘引するプラズマイオン注入法により行ってもよい。注入イオンとしては、例えば炭素、酸素、アルゴン、ヘリウム、プロトンなどを用いることができる。
イオンの注入エネルギーは、一般的なイオン注入で用いられる１０ ｋｅＶ～１０ ＭｅＶ程度の範囲でよい。注入イオンは、イオンの種類とエネルギー、およびイオン注入される材料の種類によって決まる注入深さ（飛程）を中心に一定の幅を持って分布する。試料の損傷はイオンが停止する飛程近傍が最大になるが、飛程近傍より表面側でもイオンが通過することにより一定程度の損傷を受ける。これら飛程や損傷の度合いは、ＳＲＩＭコードのようなモンテカルロシミュレーションコードによって計算・予測することができる。尚、ＳＲＩＭコードは、例えば、 Ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ， Ｊａｍｅｓ Ｆ． Ｚｉｅｇｌｅｒ， ＪｏｃｈｅｎＰ． Ｂｉｅｒｓａｃｋ， Ｍａｔｔｈｉａｓ Ｄ． Ｚｉｅｇｌｅｒ， ｈｔｔｐ：／／ｗｗｗ．ｓｒｉｍ．ｏｒｇ／ｉｎｄｅｘ．ｈｔｍ＃ＨＯＭＥＴＯＰ等からダウンロードして利用できる。
ダイヤモンド単結晶基板にイオン注入を行うことにより、照射量がある一定量を超えると、イオンの飛程近傍より表面側で結晶構造が変質し、ダイヤモンド構造が破壊されて非ダイヤモンド層が形成される。
形成される非ダイヤモンド層の深さや厚さは、使用するイオンの種類、注入エネルギー、照射量、イオン注入される材料の種類などによって異なるので、これらの条件については、イオンの飛程近傍において分離可能な非ダイヤモンド層が形成されるように決めればよい。通常は、注入されたイオンの原子濃度が最も高い部分について、原子濃度が１ｘ１０20ａｔｏｍｓ／ｃｍ3程度以上であることが好ましく、確実に非ダイヤモンド層を形成するためには１ｘ１０21 ａｔｏｍｓ／ｃｍ3程度が好ましい。
例えば、炭素イオンを注入エネルギー３ ＭｅＶで注入する場合には、イオンの照射量は、１ｘ１０16 ｉｏｎｓ／ｃｍ2～１ｘ１０17 ｉｏｎｓ／ｃｍ2程度とすればよい。この場合、イオンの照射量が多くなりすぎると、表面の結晶性が悪化し、一方、照射量が少なすぎると、非ダイヤモンド層が十分に形成されず、表層部分の分離が困難となる。
上記した方法でイオン注入を行うことによって、種基板の表面近傍に非ダイヤモンド層が形成される。
非ダイヤモンド層が形成される部分の深さについては特に限定はないが、深い程、後に分離されるモザイク状ダイヤモンドを厚くすることができる。
次いで、イオン注入後、親基板を真空中、還元性雰囲気、酸素を含まない不活性ガス雰囲気等の非酸化性雰囲気中で６００℃以上の温度で熱処理することによって、非ダイヤモンド層のグラファイト化を進行させる。これにより、後述するエッチングによるモザイク状ダイヤモンドの分離が速く進行する。熱処理温度の上限はダイヤモンドがグラファイト化しはじめる温度となるが、通常、１２００℃程度とすればよい。熱処理時間については、熱処理温度などの処理条件により異なるが、例えば、５分～１０時間程度とすればよい。
イオン注入を行う際、種基板とするダイヤモンド単結晶基板の並べ方については特に限定はなく、均一にイオン注入ができる範囲に任意の配置で並べればよい。但し、後述する単結晶ダイヤモンド成長工程において単結晶ダイヤモンドを成長させる前には、種基板とするダイヤモンド単結晶基板は、平坦な支持台上でモザイク状に並べた状態とすることが必要である。よって、該ダイヤモンド単結晶基板は、イオン注入前又はイオン注入後に平坦な支持台上でモザイク状に並べることが必要である。
ダイヤモンド単結晶基板をモザイク状に並べる方法は特に限定的ではなく、通常は、平坦な支持台上において、目的とするモザイク形状となるように、各基板の側面同士が接触するか、或いは、側面の間隔ができるだけ狭くなる状態で並べればよい。この場合、同一の単結晶ダイヤモンド基板から分離した複数の単結晶ダイヤモンド基板を種基板とする場合には、結晶面の方向が一致した状態となるように並べることによって、オフ角、結晶面の方向、ひずみや欠陥の分布等が揃ったモザイク状ダイヤモンドを得ることができる。
尚、基板をモザイク状に並べる際に、各基板の頂点部分が接近する部分においてダイヤモンドの異常成長が生じ易くなる。このため、基板を３枚以上並べる場合には、３枚以上の基板の頂点が互いに接触する状態、或いは接近した状態となることを避けることが好ましい。具体的には、二枚の基板を、互いの頂点が接触するか或いは接近する状態で並べる場合には、これらの頂点が接触又は接近する位置と、他の基板の頂点の位置とがずれるように基板を並べることが好ましい。
ダイヤモンド単結晶基板は、モザイク状に並べる際に基板同士が接触する側面部分について、該側面と基板表面とによって形成される角度を９０°又はそれ以下とし、且つ該側面と基板表面とによって形成される角（エッジ）部分をほぼ９０°以下の角度とするか、或いは、曲率半径ができるたけ小さい曲面とすることが好ましい。これによって、隣接して配置される基板表面同士のエッジ部分間の間隔Ｗを狭くすることができ、この上に気相合成法で単結晶ダイヤモンド層を形成する際に、成長したダイヤモンド層における結晶性が劣る部分の領域を狭くすることができる。
図２は、この状態を模式的に示す図面である。図２において、上部左図は、曲率半径が大きい曲面からなるエッジ部分を有する２個の基板を並べた状態のエッジ部分の拡大図であり、下部左図は、エッジ部分がほぼ９０°の２個の基板を並べた状態のエッジ部分の拡大図である。
この場合、該側面と基板表面とによって形成される稜線に沿ったエッジ部分については、できるだけ精度良く加工して、直線に近い状態とすることが好ましい。例えば、図２に示す通り、エッジ部分の直線からのずれの最大幅Ｅについては、隣接する二枚の基板のエッジ部分同士の間隔をＷとした場合に、Ｅ／Ｗの値が１／１０程度以下となるようにすることが好ましく、１０-6程度以下となるようにすることがより好ましい。
図２の下部左図は、基板のエッジ部分が直線からのずれが小さく、且つ、隣接する二枚の基板のエッジ部分同士の間隔Ｗが狭い状態を表すものである。図２の上部右図と下部右図の対比から明らかなように、エッジ部分がほぼ９０°であって、直線からのずれが小さい基板を並べた上に気相合成法で単結晶ダイヤモンド層を成長させる場合には、結晶性が劣るダイヤモンド層が形成される領域が非常に狭くなり、良質な単結晶ダイヤモンド層が形成される範囲を広くすることが可能となる。
尚、上記した条件を満足するようにダイヤモンド単結晶基板の側面を加工する方法については特に限定はないが、例えば、スカイフ研磨、メカノケミカル研磨、レーザ加工、紫外線照射、プラズマエッチング、イオンビームエッチング、中性ビーム照射等の公知の方法を採用することができる。加工精度は高い方が望ましく、例えば、微小な金属微粒子や過酸化水素等を研磨剤として導入した研磨や、パルス幅が短く短波長のレーザ光を用いたレーザ加工、ステッパ等を用いた紫外線照射、リソグラフィー技術を用いたプラズマエッチング、イオンビームエッチング、中性ビーム照射などが適用できる。
上記したダイヤモンド単結晶基板の側面及びエッジ部分の形状については、後述する第二方法及び第三方法において用いるダイヤモンド単結晶基板についても同様に適用できる。
支持台の種類については特に限定はなく、種基板とするダイヤモンド単結晶基板を全て並べることができる平坦部を有する支持台であればよい。イオン注入に用いた支持台を、そのまま後述する気相合成法による単結晶ダイヤモンドの成長工程に用いる場合には、気相合成法に適した高融点であって熱伝導性が良好な金属又は合金、例えば、モリブデン、タングステン等からなる支持台を用いることが好ましい。
（ｉｉ）単結晶ダイヤモンド成長工程：
次いで、上記した方法で非ダイヤモンド層を形成し、モザイク状に並べられた種基板の表面に気相合成法によって単結晶ダイヤモンドを成長させる。
気相合成法については特に限定はなく、例えば、マイクロ波プラズマＣＶＤ法、熱フィラメント法、直流放電法などの公知の方法を適用できる。
特に、マイクロ波プラズマＣＶＤ法によれば、高純度なダイヤモンド単結晶膜を成長させることができる。具体的な製造条件については特に限定はなく、公知の条件に従って、ダイヤモンド単結晶を成長させればよい。原料ガスとしては、例えば、メタンガスと水素ガスの混合ガスを用いることができる。具体的なダイヤモンド成長条件の一例を示すと、反応ガスとして用いる水素及びメタンの混合気体では、メタンは、水素供給量１モルに対して、０．０１～０．３３モル程度となる比率で供給することが好ましい。また、プラズマＣＶＤ装置内の圧力は、通常、１３．３～４０ｋＰａ程度とすればよい。マイクロ波としては、通常、２．４５ＧＨｚ、９１５ＭＨｚ等の工業および科学用に許可された周波数のマイクロ波が使用される。マイクロ波電力は、特に限定的ではないが、通常、０．５～５ｋＷ程度とればよい。この様な範囲内において、例えば、基板（単結晶ダイヤモンド子基板）の温度が９００～１３００℃程度、好ましくは９００～１１００℃程度となるように各条件を設定すればよい。
成長する単結晶ダイヤモンドの厚さについても特に限定はなく、目的とするモザイク状ダイヤモンドの厚さに応じて決めればよい。例えば、１００～１０００μｍ程度とすることができる。
（ｉｉｉ）非ダイヤモンド層のエッチング工程：
上記した方法で単結晶ダイヤモンド層を成長させた後、上記（ｉ）工程で形成した非ダイヤモンド層をエッチングして非ダイヤモンド層より表層部分を分離する。これにより、表層部分の単結晶ダイヤモンドが分離されて、目的とするモザイク状ダイヤモンドを得ることができる。この方法によれば、成長したダイヤモンド層の切断、研磨という煩雑な工程が不要であり、作業工程を簡略化でき、更に、研磨の際のダイヤモンド結晶の破壊を回避することができる。
これに対して、例えば、上記した特許文献２に記載の方法では、種結晶となる複数のダイヤモンド上にダイヤモンドを成長させてモザイク状ダイヤモンドを作成した後、イオン注入する前に、成長したダイヤモンドの表面を研磨して平滑な面を形成する必要がある。この場合、研磨工程において、接合したモザイク状ダイヤモンドが割れやすいことに加えて、接合により大面積化したモザイク状ダイヤモンドを研磨するために、研磨工程に非常に長時間を要するという大きな問題点がある。
一方、特許文献３などの方法によれば、成長したダイヤモンド層の切断、研磨という煩雑な工程が不要であり、処理時間を大きく短縮でき、更に、歩留まりが向上するために、製造効率を飛躍的に向上させることができる。
非ダイヤモンド層より表層部分を分離する方法については、特に限定的ではないが、例えば、電気化学エッチング、熱酸化、放電加工などの方法を適用できる。
電気化学エッチングによって非ダイヤモンド層を取り除く方法としては、例えば、電解液の中に２個の電極を、一定間隔を置いて設置し、非ダイヤモンド層を形成した単結晶ダイヤモンド基板を電解液中の電極間に置き、電極間に直流電圧を印加する方法を採用できる。電解液としては、純水が望ましい。電極材料は導電性を有するものであれば特に制限はないが、化学的に安定な白金、グラファイトなどの電極が望ましい。電極間隔および印加電圧は、最もエッチングが速く進むように設定すればよい。電解液の中の電界強度は通常１００～３００Ｖ／ｃｍ程度であればよい。
また、電気化学エッチングによって非ダイヤモンド層を取り除く方法において、交流電圧を印加してエッチングを行う方法によれば、多数の単結晶ダイヤモンド基板をモザイク状に並べた場合であっても、非ダイヤモンド層においてエッチングが結晶の内部にまで極めて速く進行し、非ダイヤモンド層より表面側のダイヤモンドを短時間に分離することが可能となる。
交流電圧を印加する方法についても、電極間隔および印加電圧は、最もエッチングが速く進むように設定すればよいが、通常、印加電圧を電極間隔で割った電解液の中の電界強度は通常５０～１００００Ｖ／ｃｍ程度とすることが好ましく、５００～１００００Ｖ／ｃｍ程度とすることがより好ましい。
交流としては、商用の周波数６０または５０Ｈｚの正弦波交流を用いるのが簡単であるが、同様の周波数成分をもてば、波形は特に正弦波に限るものではない。
電解液として用いる純水は、比抵抗が高い（即ち、導電率が低い）ほうが高電圧を印加できるので都合がよい。一般の超純水装置を用いて得られる超純水は、１８ＭΩ・ｃｍ程度という十分に高い比抵抗を有するので、電解液として好適に使用できる。
また、熱酸化で非ダイヤモンド層を取り除く方法としては、例えば、酸素雰囲気中で５００～９００℃程度の高温に加熱し、酸化によって非ダイヤモンド層をエッチングすればよい。この際、エッチングがダイヤモンド内部まで進むと、結晶の外周から酸素が透過しにくくなるため、非ダイヤモンド層を形成するためのイオンとして酸素イオンを選択し、かつエッチングが起こるのに必要な照射量より十分に多量の酸素イオンを注入しておけば、エッチング時に酸素が非ダイヤモンド層の内部からも供給され、非ダイヤモンド層のエッチングをより速く進行させることができる。
さらに、グラファイト化が進んだ非ダイヤモンド層は導電性があるため、放電加工により切断（エッチング）することもできる。
上記した方法で、非ダイヤモンド層をエッチングして表層部分の単結晶ダイヤモンド層を分離することによって、目的とする接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を得ることができる。
また、上記した方法でモザイク状ダイヤモンドを分離した後、モザイク状に並べた複数の単結晶ダイヤモンド基板に対して、更に、イオン注入工程、気相合成法による単結晶ダイヤモンド成長工程、及び非ダイヤモンド層のエッチング工程を繰り返し行うことによって、接合境界部を有する複数の単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を容易に作製できる。
（２）第二方法：
第二方法について、図３にその概念図を示す。図３に示す方法は、下記（ｉ）～（ｖ）の工程を含む方法である（以下、この方法を「第二方法」という）：
（ｉ）種基板となる複数のダイヤモンド単結晶基板に対してイオン注入を行って該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成する工程、
（ｉｉ）非ダイヤモンド層を形成した各ダイヤモンド単結晶基板を反転させて平坦な支持台上でモザイク状に並べる工程、
（ｉｉｉ）上記（ｉｉ）工程でモザイク状に並べたダイヤモンド単結晶基板に気相合成法で単結晶ダイヤモンド層を成長させてダイヤモンド単結晶基板を接合する工程、
（ｉｖ）接合されたダイヤモンド単結晶基板を、再度平坦な支持台上で反転させて、イオン注入を行った面を上面とし、この面上に気相合成法で単結晶ダイヤモンド層を成長させる工程、
（ｖ）単結晶ダイヤモンド層を成長させた後、非ダイヤモンド層をエッチングして、非ダイヤモンド層より上層の単結晶ダイヤモンド層を分離する工程。
第二方法では、上記（ｉ）工程において、種基板とするダイヤモンド単結晶基板に対して、イオン注入を行って非ダイヤモンド層を形成する。この際、ダイヤモンド単結晶基板の並べ方については特に限定はなく、均一にイオン注入ができる範囲に任意の配置で並べればよい。イオン注入の条件については、第一方法におけるイオン注入工程と同様とすればよい。
次いで、第二方法の（ｉｉ）工程では、（ｉ）工程においてイオン注入を行って非ダイヤモンド層を形成した各ダイヤモンド単結晶基板を反転させて、平坦な支持台上に目的とするモザイク状に並べる。この際、ダイヤモンド単結晶基板におけるイオン注入を行った面が支持台に接する状態とする。
次いで、（ｉｉｉ）工程では、モザイク状に並べたダイヤモンド単結晶基板のイオン注入を行った面の反対面に気相合成法で単結晶ダイヤモンド層を成長させて複数のダイヤモンド単結晶基板を接合する。この接合により、種基板の厚さを厳密に揃えることなく、イオン注入を行った面の高さが実質的に揃った状態のモザイク基板が得られる。
単結晶ダイヤモンド層の成長方法については、特に限定的ではないが、例えば、第一方法における単結晶ダイヤモンド成長工程と同様の条件とすればよい。形成される単結晶ダイヤモンド層の厚さについては特に限定的ではなく、各単結晶ダイヤモンド基板に対して十分な接合強度を付与できる厚さとすればよく、例えば、１００～１０００μｍ程度とすればよい。また、この接合により、各単結晶基板が熱的に結合され、次の（ｉｖ）行程において基板上の温度分布が均一になり、成長速度などの成長パラメータの分布が均一になる効果が期待できる。
次いで、（ｉｖ）工程では、（ｉｉｉ）工程において接合されたダイヤモンド単結晶基板を、再度支持台上で反転させて、イオン注入を行った面を上面とし、この面上に気相合成法で単結晶ダイヤモンド層を成長させる。この場合の単結晶ダイヤモンドの成長方法についても、第一方法における単結晶ダイヤモンド成長工程と同様の条件とすればよい。形成される単結晶ダイヤモンド層の厚さについては目的とするモザイク状ダイヤモンドの厚さに応じて決めれば良く、例えば、１００～１０００μｍ程度とすることができる。
次いで、（ｖ）工程では、非ダイヤモンド層をエッチングして、非ダイヤモンド層より表層部分を分離する。これにより、表層部分の単結晶ダイヤモンドが分離されて、目的とする接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を得ることができる。この方法によっても、成長したダイヤモンド層の切断、研磨という煩雑な工程が不要であり、作業工程を簡略化でき、更に、研磨の際のダイヤモンド結晶の破壊を回避することができる。
更に、上記した方法でモザイク状ダイヤモンドを分離した後、モザイク状ダイヤモンドを分離したダイヤモンド単結晶基板に対して、イオン注入による非ダイヤモンド層の形成工程、気相合成法による単結晶ダイヤモンド成長工程、及び非ダイヤモンド層のエッチング工程を繰り返し行うことによって、接合境界部を有する複数の単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を容易に作製できる。
（３）第三方法：
第三方法では、下記（ｉ）～（ｖｉ）の工程を含む方法を挙げることができる（以下、この方法を「第三方法」という）：
（ｉ）複数のダイヤモンド単結晶基板を平坦な支持台上にモザイク状に並べる工程、
（ｉｉ）モザイク状に並べられたダイヤモンド単結晶基板の表面に、気相合成法で単結晶ダイヤモンド層を形成して、ダイヤモンド単結晶基板を接合する工程、
（ｉｉｉ）接合されたダイヤモンド単結晶基板を平坦な支持台上で反転させる工程、
（ｉｖ）反転したダイヤモンド単結晶基板に対してイオン注入を行って該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成する工程、
（ｖ）非ダイヤモンド層を形成した各ダイヤモンド単結晶基板の表面に気相合成法で単結晶ダイヤモンド層を成長させる工程、
（ｖｉ）単結晶ダイヤモンド層を成長させた後、非ダイヤモンド層をエッチングして、非ダイヤモンド層より上層の単結晶ダイヤモンド層を分離する工程。
第三方法では、（ｉ）工程において、種基板となる複数のダイヤモンド単結晶基板を平坦な支持台上にモザイク状に並べる。この方法については、特に限定はなく、第一方法における種基板の並べ方と同様とすればよい。
次いで、（ｉｉ）工程では、モザイク状に並べられたダイヤモンド単結晶基板の表面に、気相合成法で単結晶ダイヤモンド層を成長させて、モザイク状の並べられたダイヤモンド単結晶基板を接合する。この工程では、第二方法の（ｉｉｉ）工程と同様に、各ダイヤモンド単結晶基板について、十分な接合強度を持つように単結晶ダイヤモンドを成長させればよい。
次いで、（ｉｉｉ）工程では、接合されたダイヤモンド単結晶基板を平坦な支持台上で反転させる。この工程により、（ｉｉ）工程において成長させた単結晶ダイヤモンド層が、支持台の表面に接する状態となる。
次いで、（ｉｖ）工程では、（ｉｉｉ）工程において反転させたダイヤモンド単結晶基板に対してイオン注入を行って該ダイヤモンド単結晶基板の表面近傍に非ダイヤモンド層を形成する。この工程におけるイオン注入の条件については、例えば、第一方法におけるイオン注入工程と同様とすればよい。
次いで、（ｖ）工程において、非ダイヤモンド層を形成した各ダイヤモンド単結晶基板の表面に気相合成法で単結晶ダイヤモンド層を成長させ、次いで、（ｖｉ）工程において、非ダイヤモンド層をエッチングして、非ダイヤモンド層より表層部分を分離する。これにより、表層部分の単結晶ダイヤモンドが分離されて、目的とする接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）を得ることができる。上記（ｖ）工程及び（ｖｉ）工程の条件としては、第二方法における（ｉｖ）工程及び（ｖ）工程の条件と同様とすればよい。この方法についても、成長したダイヤモンド層の切断、研磨という煩雑な工程が不要であり、作業工程を簡略化でき、更に、研磨の際のダイヤモンド結晶の破壊を回避することができる。
更に、上記した方法でモザイク状ダイヤモンドを分離した後、モザイク状ダイヤモンドを分離したダイヤモンド単結晶基板に対して、上記（ｉｖ）～（ｖｉ）工程のイオン注入による非ダイヤモンド層の形成、気相合成法による単結晶ダイヤモンド成長、及び非ダイヤモンド層のエッチングを繰り返し行うことによって、複数のモザイク状ダイヤモンドを容易に作製できる。
更に、第一方法～第三方法の各方法において、モザイク状に並べた種基板から分離して得られたモザイク状ダイヤモンドについて、該モザイク状ダイヤモンドの種基板からの分離面に対して、上記したイオン注入による非ダイヤモンド層の形成、気相合成法による単結晶ダイヤモンド成長、及び非ダイヤモンド層のエッチングによる該非ダイヤモンド層より上層の単結晶ダイヤモンド層の分離からなる処理工程を少なくとも一回行うことによって、モザイク状ダイヤモンドと同一の形状を有するモザイク状ダイヤモンドを容易に作製することができる。
尚、第二方法の（ｉｖ）工程における気相合成法による単結晶ダイヤモンド層を成長させる工程、及び第三方法の（ｖ）工程における気相合成法による単結晶ダイヤモンド層を成長させる工程において、単結晶ダイヤモンドの成長条件として、モザイク状に並べた種基板の境界部分にまで成長することなく、各種基板の表面にのみ単結晶ダイヤモンドが成長する条件を採用することによって、単結晶ダイヤモンド基板を量産する方法として利用することもできる。
本発明において、単結晶ダイヤモンド基板の一方側の主面の表面積は、好ましくは８ｍｍ2以上、より好ましくは１２ｍｍ2以上、さらに好ましくは２００ｍｍ2以上が挙げられる。前述の接合境界部を有する単結晶ダイヤモンド基板を製造する手法を用いて、単結晶ダイヤモンド基板を製造することによって、このような大面積の単結晶ダイヤモンド基板を用意することができる。単結晶ダイヤモンド基板の一方側の主面の表面積の上限については、例えば、２５００ｍｍ2以下が挙げられる。
本発明において、単結晶ダイヤモンド基板の厚みとしては、好ましくは１００μｍ以上、より好ましくは２００μｍ以上が挙げられる。なお、当該厚みの上限については、例えば、１０００μｍ以下が挙げられる。
２．パワー半導体デバイス
本発明の積層体は、パワー半導体デバイス（すなわち、電力の制御や変換、供給を行うための半導体素子）に好適に利用することができる。本発明の積層体を好適に利用できるパワー半導体デバイスの具体例としては、例えば、ダイオード、トランジスタなどが挙げられる。
本発明の積層体をパワー半導体デバイスに利用する場合、本発明の積層体を利用したダイヤモンド半導体素子を作製し、これをパワー半導体デバイスに利用することができる。ダイヤモンド半導体素子においては、単結晶ダイヤモンド基板と、半導体ドリフト層に加えて、通常、電極が積層されている。
所望のデバイス構造となるようにして、接合境界部を有する単結晶ダイヤモンド基板、半導体ドリフト層、電極などを積層して本発明の積層体とし、これを半導体素子の単位毎に分割（ダイシング）することにより、個々のダイヤモンド半導体素子を製造することができる。
３．積層体及びダイヤモンド半導体素子の製造方法
本発明の積層体の製造方法としては、前記所定の接合境界部を有する単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層、必要に応じてＰ＋導電層、電極などが積層された積層体が得られれば、特に制限されない。なお、接合境界部を有する単結晶ダイヤモンド基板、半導体ドリフト層、Ｐ＋導電層、及び電極の詳細については、前述の通りである。また、単結晶ダイヤモンド基板の接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分である。幅が２００μｍ以上の接合境界部の上に、少なくとも半導体ドリフト層を積層する。
本発明の積層体は、例えば、以下の工程を備える方法により好適に製造することができる。
接合境界部を有する単結晶ダイヤモンド基板を用意する工程。
前記単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、半導体ドリフト層を積層する工程。
また、本発明の積層体は、例えば、以下の工程を備える方法によっても好適に製造することができる。
接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部上に、Ｐ＋導電層が積層された積層体Ａを用意する工程。
前記Ｐ＋導電層の上に、さらに半導体ドリフト層を積層する工程。
また、本発明の積層体は、例えば、以下の工程を備える方法によっても好適に製造することができる。
接合境界部を有する単結晶ダイヤモンド基板の前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層とがこの順に積層された積層体Ｂを用意する工程。
前記半導体ドリフト層の上に、さらに電極を積層する工程。
さらに、以下に示すように、本発明の積層体が、少なくとも、前記所定の接合境界部を有する単結晶ダイヤモンド基板、半導体ドリフト層、Ｐ＋導電層、及び電極を備える場合において、積層体を積層方向に切断することによって、ダイヤモンド半導体素子とすることができる。
本発明のダイヤモンド半導体素子は、以下の工程を備える方法により好適に製造することができる。
接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層と、電極とがこの順に積層された積層体Ｃを用意する工程。
前記積層体Ｃを積層方向に切断する工程。
以下に、実施例を示して本発明を詳細に説明する。ただし、本発明は、実施例に限定されない。
＜接合境界部を有する単結晶ダイヤモンド基板の製造＞
接合境界部を有する単結晶ダイヤモンド基板（モザイク状ダイヤモンド）は、図４に示されるプロセスフローによって作製した。詳細な条件については、「Ｙａｍａｄａ ｅｔ ａｌ．， Ｄｉａｍｏｎｄ Ｒｅｌａｔ． Ｍａｔｅｒ． ２４ （２０１２） ２９」の論文に記載のとおりである。図４の（１）～（４）のプロセスは、イオン注入及びエッチングを利用したリフトオフ法による種基板複製である。図４の（５）のプロセスは、種基板並列配置上へのＣＶＤエピタキシャル成長である。図４の（６）のプロセスは、リフトオフ法による基板分離である。今回用いた試料は、１０ｍｍ□の種基板が４枚接合されたモザイク結晶であり、結晶面は （１００） である。なお、図４の（６）のプロセス（接合基板分離）の後に、分離面を用いて再度イオン注入及びＣＶＤ成長、さらにリフトオフする工程を数回繰り返し、分離後の自立基板（単結晶ダイヤモンド基板）には元の種結晶は残っていない。下記の単結晶ダイヤモンド基板の結晶性評価においては、ＣＶＤ成長後の分離面（グラファイト層エッチング側）について評価した。
＜単結晶ダイヤモンド基板の接合境界部の結晶性評価＞
上記で得られた単結晶ダイヤモンド基板の接合境界部について、それぞれ、ラマンマッピング法による評価とカソードルミネッセンス法による評価を行った。
（１）ラマンマッピング法による評価
単結晶ダイヤモンド基板の接合境界部についてのラマンマッピング法による評価は、以下の条件によって行った。
・装置：ナノフォトン社製のＲＡＭＡＮｔｏｕｃｈ
・レーザ波長：５３２ ｎｍ／７８５ ｎｍ
・グレーティング：１２００ ｇｒ／ｍｍ
・波数分解能：約２ ｃｍ-1 （１２００ ｇｒ／ｍｍ使用時）
・対物レンズ： ×５ （ＮA ０．１５）
・ＣＣＤ温度：－７５℃ 空冷
・空間分解能 ＝ ０．６１×λ／ＮA ＝ ２．１６ μｍ （λ＝ ５３２ ｎｍ、 ＮA＝０．１５ 時）
・マッピング間隔 １０ μｍ ＸＹ
図５に、単結晶ダイヤモンド基板（モザイク状ダイヤモンド）の接合境界部上と、接合境界部外で測定したラマンスペクトルを示す（モザイク単結晶基板の接合境界部上と、接合境界部外でのラマンスペクトル）。レーザ励起波長は５３２ ｎｍおよび７８５ ｎｍを用いた。ダイヤモンドに起因するシャープなラマン線が１３３２ ｃｍ-1付近に観測された。非ダイヤモンド成分に起因するＧバンド，Ｄバンドは確認されなかった。境界上では半値全幅が広がっており、また僅かにピーク位置がシフトする傾向がみられた。レーザ波長５３２ ｎｍでは、ダイヤモンド中の窒素－空孔中心 （ＮＶ0 ｃｅｎｔｅｒ） による蛍光が１４２０ ｃｍ-1付近に観測される。この蛍光強度はＮ濃度と関連しており（Ｈ． Ｙａｍａｄａ， Ａ． Ｃｈａｙａｈａｒａ， Ｙ． Ｍｏｋｕｎｏ， Ｅｆｆｅｃｔｓ ｏｆ ｉｎｔｅｎｔｉｏｎａｌｌｙ ｉｎｔｒｏｄｕｃｅｄ ｎｉｔｒｏｇｅｎ ａｎｄ ｓｕｂｓｔｒａｔｅ ｔｅｍｐｅｒａｔｕｒｅ ｏｎ ｇｒｏｗｔｈ ｏｆ ｄｉａｍｏｎｄ ｂｕｌｋ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｓ， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ５５ （２０１６） ０１ＡＣ０７． ｈｔｔｐ：／／ｓｔａｃｋｓ．ｉｏｐ．ｏｒｇ／１３４７－４０６５／５５／ｉ＝１Ｓ／ａ＝０１ＡＣ０７．）、境界上ではＮの取り込みが低くなっていることが推測される。ラマンマッピングでは、ＮＶ0 ｃｅｎｔｅｒの蛍光の影響を排除するためにλ＝７８５ ｎｍで測定を行った。
次に、単結晶ダイヤモンド基板（モザイク状ダイヤモンド）の接合境界部の中心部付近での２Ｄラマンマッピング測定を行った結果を図６に示す（モザイク結晶の接合境界（中心部）の平面２Ｄラマンマッピング）。なお、図６（ａ）は、ラマンシフトマッピング、図６（ｂ）はＦＷＨＭマッピングである。ラマンシフトマッピングでは、中心波数からのずれをイメージングすることで、応力分布を可視化することが出来る。接合境界部から充分離れた領域でのラマン中心波数は１３３２．２６ ｃｍ-1であり、接合境界部近傍では最大で±０．４８ ｃｍ-1程度の応力シフトが局所的に観測されることが分かった。この局所応力は、接合境界部上に集中することなく、接合境界部から約４００ μｍ付近に広く非連続的に分布していた。残留応力(は、ダイヤモンドラマンピーク位置より以下の式から計算される。
Figure 0007084586000001
ここで（ν0(ν）は中心波数ν0からのシフト量、αは換算係数でダイヤモンドでは３ ｃｍ-1／ＧＰａが用いられる。正の値は引張、負の値は圧縮応力を示す。今回観測されたシフト量±０．４８ ｃｍ-1 は０．１６ ＧＰａの残留応力に対応する。この値は多結晶ダイヤモンドで一般的に観測される応力１～２ ＧＰａと比べて低く、また単結晶ダイヤモンド基板の結晶欠陥位置で観測される残留応力～０．１ Ｍｐａ（Ｙ． Ｋａｔｏ， Ｈ． Ｕｍｅｚａｗａ， Ｓ．Ｉ． Ｓｈｉｋａｔａ， Ｔ． Ｔｅｒａｊｉ， Ｌｏｃａｌ ｓｔｒｅｓｓ ｄｉｓｔｒｉｂｕｔｉｏｎ ｏｆ ｄｉｓｌｏｃａｔｉｏｎｓ ｉｎ ｈｏｍｏｅｐｉｔａｘｉａｌ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｅ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌ ｄｉａｍｏｎｄ， Ｄｉａｍ． Ｒｅｌａｔ． Ｍａｔｅｒ． ２３ （２０１２） １０９－１１１． ｄｏｉ：１０．１０１６／ｊ．ｄｉａｍｏｎｄ．２０１２．０１．０２４．）と同程度であることが分かる。このことから、転位もしくは束となった転位が局所的なストレスを引き起こしていると考えられる。図６（ｂ）の半値全幅マッピングでは、接合境界位置でのＦＷＨＭ広がりが明瞭に観測された。ＦＷＨＭは最大で６ ｃｍ-1程まで広がっていた。
（２）カソードルミネッセンス法による評価
単結晶ダイヤモンド基板の接合境界部についてのカソードルミネッセンス法による評価は、以下の条件によって行った。
・日本電子製 ＪＥＯＬ ７００１Ｆ
・電子線加速電圧 １５ ｋＶ
・倍率×１５００
・電子侵入深さ １．７４ μｍ （Ｋａｎａｙａ、 Ｏｋａｙａｍａ ｍｏｄｅｌ）
・試料温度 ８０ Ｋ
・分光器：ＨＯＲＩＢＡ製 ＴＲＩＡＸ１９０
・グレーティング ３００ ｇｒ／ｍｍ （ブレーズ波長 ２５０ ｎｍ）
・ＰＭＴ スリット幅 １．２ ｍｍ
・マッピング時のバンド幅： 約２０ ｎｍ （中心波長４３０ ｎｍ，３００ ｇｒ／ｍｍの条件）
単結晶ダイヤモンド基板の接合境界部付近でのカソードルミネッセンススペクトルを図７に示す（接合境界部の外と、接合境界部上で測定したカソードルミネッセンススペクトル）。接合境界部上では、欠陥に起因するＢａｎｄ－Ａ発光 （４３０ ｎｍ） が主に観測された。境界の外ではＮ－Ｖ発光、Ｈ３センタ（Ｎ－Ｖ－Ｎ ｏｒ Ｖ－Ｎ－Ｎ－Ｖ）に起因する強い発光がみられ、Ｂａｎｄ－Ａはそれらの発光と重なっており明瞭なスペクトルとして現れなかった。同一試料面内での測定であるため、注入電子線量は一定であるとすると、Ｎ関連のＣＬ発光強度は境界上で約１／１０となっている。Ｎ－Ｖの発光強度はＮ濃度に依存すると考えられるが、ラマンスペクトルから推測される境界上でのＮ取り込み変化は僅かである。境界上のＢａｎｄ－Ａ欠陥等がＮ－Ｖ発光の再結合センタとして働いた可能性も考えられる。
また、Ｂａｎｄ－Ａ発光のカソードルミネッセンススペクトルマッピング像を図８に示す（接合境界の外と、接合境界部上で測定したカソードルミネッセンススペクトルマッピング．バンドパスフィルタ、４３０ ｎｍを使用して撮影）。４３０ ｎｍのバンドパスフィルタを用いて、光電子増倍管 （ＰＭＴ） で強度マッピングした。境界の外ではＢａｎｄ－Ａ発光が白い点状で観測され、スポット密度は１×１０6 ｃｍ-2であった。これは高温高圧法Ｉｂ基板の転位密度 （約１０4 ｃｍ-2） より高く、ヘテロエピタキシャル基板の転位密度 （約１０8 ｃｍ-2） より小さかった。境界上では点状のパターンに加え。網目状の模様が全体的に観測された。転位等の結晶欠陥が高密度に存在していることが推測される。
＜単結晶ダイヤモンド基板の接合境界部の電気的特性評価＞
上記で得られた単結晶ダイヤモンド基板について、接合境界部の電気的特性評価を行った。まず、疑似縦型ショットキーバリアダイオードを試作するため、単結晶ダイヤモンド基板の上に、ｐ＋導電層およびｐ－ドリフト層を積層して積層体（疑似縦型ショットキーバリアダイオード（ｐＶＳＢＤ）用積層ダイヤモンド）を得た。ｐ＋導電層、ｐ－ドリフト層のドーピング濃度は、各１０20、１０18／ｃｍ3程度とした（図９参照。図９の「窒素ドープ半絶縁性基板」が、単結晶ダイヤモンド基板に対応する。）。この積層体上（ｐ－ドリフト層側）に、リソグラフィーを用いてショットキー電極を形成した。ショットキー電極はＭｏ／Ａｕとし、リフトオフ法によってデバイスを形成した。続いて、オーミック電極として、メタルスルーマスクを用いてＴｉ／Ｍｏ／Ａｕを１０ｎｍ／１０ｎｍ／３０ｎｍの厚さで形成した。それぞれのプロセス条件（ＣＶＤ合成条件及び電極形成条件）は、以下の通りである。
ＣＶＤ合成条件
＜ｐ＋導電層＞
・熱フィラメントＣＶＤ装置 （ｓｐ３ Ｄｉａｍｏｎｄ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製）
・Ｈ2 １０００ ｓｃｃｍ， ＣＨ4 ３０ ｓｃｃｍ， ＴＭＢ（２％）／Ｈ2 ５ ｓｃｃｍ
・メタン濃度 ３％， Ｂ／Ｃ ３３００ ｐｐｍ
・圧力 １０ Ｔｏｒｒ
・合成時間 １０ ｈ
・膜厚約５ μｍ
・ホウ素濃度約１０20 ｃｍ-3
＜ｐ(ドリフト層＞
・マイクロ波プラズマＣＶＤ装置 （Ｃｏｎｅｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製）
・Ｈ2 ４８０ ｓｃｃｍ， ＣＨ4 ２０ ｓｃｃｍ， Ｏ2 ０．１ ｓｃｃｍ
・メタン濃度 ４％
・圧力 １２０ Ｔｏｒｒ
・合成時間 １ ｈ
・膜厚約４ μｍ
・ホウ素濃度約１０18 ｃｍ-3
電極形成条件
＜ショットキー電極＞
・熱混酸処理 （２５０(Ｃ， ５０ ｍｉｎ） による表面酸素終端
・ＥＢリソグラフィーによるパターン形成
・電極Ｍｏ （１０ ｎｍ）／Ａｕ （３０ ｎｍ），ＥＢ蒸着
・電極径 １００ μｍΦ，Ｍｕｒｐｈｙ ｐｌｏｔ解析用に接合境界の外に３０～４００μｍΦの電極を形成
＜オーミック電極＞
・Ｔｉ （１０ ｎｍ）／Ｍｏ （１０ ｎｍ）／Ａｕ （３０ ｎｍ），ＥＢ蒸着
・電極径 ２ ｍｍΦ
図１０及び図１１に、上記で作製した積層体のデバイスマップ（ｐＶＳＢＤデバイスマップ）を示す。接合境界部を跨ぐように直径１００ μｍの電極を配置し、また、接合境界部外（各モザイク部の中央部に位置）に電極径の異なる素子を配置した。図１１に示すように、中央部（非境界部）の電極サイズは３０から４００ μｍとし、電気特性による良・不良品率評価（Ｍｕｒｐｈｙプロット）から欠陥密度を評価できるようにした。なお、本素子において、フィールドプレートやＪＴＥなどの縁辺終端技術は用いなかった。
ショットキーバリアダイオードの電流電圧特性
前記で得られた積層体（疑似縦型ショットキーバリアダイオード）の電流電圧特性を評価した。前記で得られた積層体（疑似縦型ショットキーバリアダイオード）のデバイス構造を図１２に示す。当該デバイス構造では、接合境界部を跨ぐ形で直径１００ μｍのショットキー電極が並んでおり、接合界面がデバイス特性に与える影響を評価できる。そこで、電流電圧 （Ｉ－Ｖ） 特性を半導体パラメータアナライザ （Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｂ１５０５Ａ） を用い、室温・大気中で測定した。
接合境界部上に形成したショットキーデバイスのＩ－Ｖ特性を図１３に示す。境界の有無に関わらず、明瞭な整流動作を確認した。順方向では約１Ｖで急峻な立ち上がりが、逆方向では低電圧領域で装置の検出限界である１０-11 Ａ以下のリーク電流が確認された。整流比は最大で１０8であった。境界上では、境界の外と同等の高い整流比を示すことが明らかとなった．これまでの報告から、高密度な欠陥を有するデバイスではオーミック的な巨大リークパスを有することが知られている（「Ｓ． Ｏｈｍａｇａｒｉ， Ｔ． Ｔｅｒａｊｉ， Ｙ． Ｋｏｉｄｅ， Ｎｏｎ－ｄｅｓｔｒｕｃｔｉｖｅ ｄｅｔｅｃｔｉｏｎ ｏｆ ｋｉｌｌｅｒ ｄｅｆｅｃｔｓ ｏｆ ｄｉａｍｏｎｄ Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅｓ， Ｊ． Ａｐｐｌ． Ｐｈｙｓ． １１０ （２０１１） ５－８． ｄｏｉ：１０．１０６３／１．３６２６７９１．」及び「Ｈ． Ｕｍｅｚａｗａ， Ｎ． Ｔｏｋｕｄａ， Ｍ． Ｏｇｕｒａ， Ｓ．Ｇ． Ｒｉ， Ｓ． ｉｃｈｉ Ｓｈｉｋａｔａ， Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ ｏｎ ｄｉａｍｏｎｄ Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅｓ ｕｓｉｎｇ ｔｈｅｒｍｉｏｎｉｃ－ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｍｏｄｅｌｉｎｇ， Ｄｉａｍ． Ｒｅｌａｔ． Ｍａｔｅｒ． １５ （２００６） １９４９－１９５３． ｄｏｉ：１０．１０１６／ｊ．ｄｉａｍｏｎｄ．２００６．０８．０３０．」）が、その結果に反して、接合境界部上においても接合境界部外と同一のデバイス特性が得られることが分かった。これは、図４に示す通り，同一種結晶から複製した（所謂コピー基板）を接合したこと（すなわち、例えば、「Ｙａｍａｄａ ｅｔ ａｌ．， Ｄｉａｍｏｎｄ Ｒｅｌａｔ． Ｍａｔｅｒ． ２４ （２０１２） ２９」の論文の方法や、特許文献３、特許第４８４９６９１号、国際公開２０１１／０７４５９９Ａ１、特開２０１５－６７５１６号公報、特開２０１５－６７５１７号公報などで採用されているモザイク状ダイヤモンドの製造方法のように、接合境界部には空隙が存在していないこと）による効果であると考えられる。より具体的には、単結晶ダイヤモンド基板の接合境界部が、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、かつ、当該接合境界部の幅が２００μｍ以上の接合境界部を有する単結晶ダイヤモンド基板を用いていることにより、接合境界部においても、連続的な結晶構造については維持されており、接合境界部においても、デバイスの形成が可能となっていると考えられる。
Ｍｕｒｐｈｙ’ｓ ｐｌｏｔによる良品率の調査
上記で得られた単結晶ダイヤモンド基板について、接合境界部から充分離れた領域において、図１４に示す通りショットキー電極の面積が異なるデバイスを作製した。巨大リーク電流が生じ、順方向にオーミックライクの伝導パス（マルチバリア成分）を有する素子を欠品として判定した。境界外の電極３０ μｍΦでは測定電極全１８デバイス中１素子において欠品 （欠品率 ６％），電極４００ μｍΦでは１８デバイス中４素子が欠品 （欠品率２３％） であった。尚、境界上 （電極直径１００ μｍ） では２９デバイス中４素子が欠品 （欠品率 １４％） であった。図１５にＭｕｒｐｈｙ’ｓ ｐｌｏｔを示す（巨大リーク電流が生じ順方向特性でマルチバリア成分が観測されるデバイスを欠品として判断した）。電極サイズ別のＹｉｅｌｄ （良品率） を以下の式でフィッティングした。
Figure 0007084586000002
Ｄは致命的欠陥密度 （ｃｍ-2）、Ｓはデバイス面積 （ｃｍ2） である。フィッテイング結果，Ｄ ＝ ２７２ ｃｍ-2 と見積もられた。境界上では電極サイズ１００ μｍのみの結果であるが，境界外のプロットの同一曲線上に位置することがわかった。このように接合境界部の上・外に関わらず、同じ良品率でデバイスを作製出来る点は、製造上のメリットが大きい。
ショットキーダイオードの理想因子及び障壁高さの解析
接合境界部上に形成した前記のショットキーデバイスの順方向Ｉ－Ｖ特性より、ショットキーダイオードの理想因子（ｎ）、障壁高さ（ΦB）を以下の式から求めることができる。
Figure 0007084586000003
ここで、Ｊは順方向電流密度 （Ａ／ｃｍ2）、 ｑ、 ｋ、Ｔはそれぞれ電荷素量、ボルツマン定数、温度 （Ｋ） である。Ａ*はリチャードソン定数で、ダイヤモンドでは９０ （Ａ／Ｋ2） である。
各電極において、ｎ，ΦB値を求めた。表１に、接合境界部外に形成したショットキーバリアダイオードのデバイス特性を示す。また、表２に、接合境界部上に形成したショットキーバリアダイオードのデバイス特性を示す。また、接合境界部上の電極を除く解析結果を図１６に示す（接合境界部外ショットキーバリアダイオードの理想因子 （ｎ） 障壁高さ （ΦB） プロット。接合境界部上の電極を除くＡｒｅａ－Ａ～Ｄの領域での評価結果）。結晶中央部での境界を境として、挿入図に示すようにそれぞれＡｒｅａ－Ａ～Ｄと区分した。それらすべての評価結果を同一グラフ上にＮｏｒｍａｌ ｒｅｇｉｏｎｓとして表示した。ｎ値は１．１５～１．３３と見積もられた。理想因子ｎ＝１に近い値が得られており、拡散電流が支配的であることが分かった。またΦBは１．２５～１．３５ ｅＶに分布していた。外挿直線から見積もられるｎ＝１でのΦBは１．４４ ｅＶであった。ｎ－ΦBプロットは単一の直線上に特性が分布していることから、種結晶の違いによる特性のばらつきは認められなかった。
次に接合境界部上でのｎ－ΦBプロットを図１７に示す（接合境界部上のショットキーバリアダイオードの理想因子 （ｎ） 障壁高さ （ΦB） プロット。ラマンマッピング像（右図）に示す黒丸電極を境界上と位置付けて解析した））。ラマンマッピング結果より境界近傍約４００ μｍに渡ってＦＷＨＭ値が広がっていることから、挿入図に示すように黒丸の電極部を境界上の特性として区分した。境界上ではｎ ＝ １．１５～１．４２、ΦB ＝ １．２１～１．３６ ｅＶに分布した。ｎ＝１でのΦB値は１．４３ ｅＶと境界外での値 （１．４４ ｅＶ） と同一であった。境界上／外での電流伝導機構は同一であると判断できる。
Figure 0007084586000004
Figure 0007084586000005

Claims (8)

  1. 接合境界部を有する単結晶ダイヤモンド基板の上に、少なくとも半導体ドリフト層が積層された積層体であって、
    前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
    前記接合境界部の幅が２００μｍ以上であり、
    少なくとも前記接合境界部の上に、前記半導体ドリフト層が積層されている、積層体。
  2. 前記接合境界部の上に、Ｐ＋導電層と前記半導体ドリフト層とがこの順に積層されている、請求項１に記載の積層体。
  3. 前記半導体ドリフト層の上に、さらに電極が積層されている、請求項２に記載の積層体。
  4. 請求項１～３のいずれかに記載の積層体を有する、パワー半導体デバイス。
  5. 接合境界部を有する単結晶ダイヤモンド基板を用意する工程と、
    前記単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、半導体ドリフト層を積層する工程と、
    を備えており、
    前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
    前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
  6. 接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部上に、Ｐ＋導電層が積層された積層体Ａを用意する工程と、
    前記Ｐ＋導電層の上に、さらに半導体ドリフト層を積層する工程と、
    を備えおり、
    前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
    前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
  7. 接合境界部を有する単結晶ダイヤモンド基板の前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層とがこの順に積層された積層体Ｂを用意する工程と、
    前記半導体ドリフト層の上に、さらに電極を積層する工程と、
    を備えており、
    前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
    前記接合境界部の幅が２００μｍ以上である、積層体の製造方法。
  8. 接合境界部を有する単結晶ダイヤモンド基板の少なくとも前記接合境界部の上に、Ｐ＋導電層と、半導体ドリフト層と、電極とがこの順に積層された積層体Ｃを用意する工程と、
    前記積層体Ｃを積層方向に切断する工程と、
    を備えており、
    前記単結晶ダイヤモンド基板の前記接合境界部は、レーザ励起波長７８５ｎｍでのラマンスペクトルにおいて、ダイヤモンドに起因する１３３２ｃｍ-1付近のピークの半値全幅が、前記接合境界部とは異なる部分でのピーク半値全幅よりも広がって観察される部分であり、
    前記接合境界部の幅が２００μｍ以上である、ダイヤモンド半導体素子の製造方法。
JP2018004027A 2018-01-15 2018-01-15 単結晶ダイヤモンド基板を含む積層体 Active JP7084586B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018004027A JP7084586B2 (ja) 2018-01-15 2018-01-15 単結晶ダイヤモンド基板を含む積層体
EP19738664.2A EP3742475A4 (en) 2018-01-15 2019-01-11 LAMINATE WITH SINGLE CRYSTAL DIAMOND SUBSTRATE
US16/962,203 US11522055B2 (en) 2018-01-15 2019-01-11 Stack comprising single-crystal diamond substrate
PCT/JP2019/000772 WO2019139147A1 (ja) 2018-01-15 2019-01-11 単結晶ダイヤモンド基板を含む積層体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018004027A JP7084586B2 (ja) 2018-01-15 2018-01-15 単結晶ダイヤモンド基板を含む積層体

Publications (2)

Publication Number Publication Date
JP2019125639A JP2019125639A (ja) 2019-07-25
JP7084586B2 true JP7084586B2 (ja) 2022-06-15

Family

ID=67219626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004027A Active JP7084586B2 (ja) 2018-01-15 2018-01-15 単結晶ダイヤモンド基板を含む積層体

Country Status (4)

Country Link
US (1) US11522055B2 (ja)
EP (1) EP3742475A4 (ja)
JP (1) JP7084586B2 (ja)
WO (1) WO2019139147A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3139582A1 (fr) 2022-09-13 2024-03-15 Diam Concept Procede de production d’une plaque de diamant monocristallin, plaque de diamant monocristallin et plaquette de diamant monocristallin de grande taille

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068592A (ja) 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
WO2011074599A1 (ja) 2009-12-16 2011-06-23 独立行政法人産業技術総合研究所 モザイク状ダイヤモンドの製造方法
JP2015067516A (ja) 2013-09-30 2015-04-13 独立行政法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
JP2016119428A (ja) 2014-12-24 2016-06-30 一般財団法人ファインセラミックスセンター ダイヤモンドのエッチング方法、ダイヤモンドの結晶欠陥の検出方法、およびダイヤモンド結晶の結晶成長方法
JP2016522988A (ja) 2013-04-22 2016-08-04 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク ダイヤモンド基板にショットキーダイオードを製造する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621994B2 (ja) 1975-01-24 1981-05-22
US5474021A (en) 1992-09-24 1995-12-12 Sumitomo Electric Industries, Ltd. Epitaxial growth of diamond from vapor phase
US5384470A (en) * 1992-11-02 1995-01-24 Kobe Steel, Usa, Inc. High temperature rectifying contact including polycrystalline diamond and method for making same
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
JPH0748198A (ja) 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
US20060163584A1 (en) * 2005-01-26 2006-07-27 Robert Linares Boron-doped diamond semiconductor
US8048223B2 (en) 2005-07-21 2011-11-01 Apollo Diamond, Inc. Grown diamond mosaic separation
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US7646025B1 (en) * 2007-05-31 2010-01-12 Chien-Min Sung Diamond LED devices and associated methods
US8227350B2 (en) * 2008-01-04 2012-07-24 Advanced Diamond Technologies, Inc. Controlling diamond film surfaces and layering
JP4849691B2 (ja) 2008-12-25 2012-01-11 独立行政法人産業技術総合研究所 大面積ダイヤモンド結晶基板及びその製造方法
US20130026492A1 (en) * 2011-07-30 2013-01-31 Akhan Technologies Inc. Diamond Semiconductor System and Method
US8933462B2 (en) * 2011-12-21 2015-01-13 Akhan Semiconductor, Inc. Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method
MX2015007291A (es) 2012-12-13 2015-09-10 Hoffmann La Roche Derivados de tiazol como inhibidores de la tirosina cinasa de bruton.
JP6274492B2 (ja) 2013-09-30 2018-02-07 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
WO2017100616A1 (en) * 2015-12-10 2017-06-15 Massachusetts Institute Of Technology Universal methodology to synthesize diverse two-dimensional heterostructures
JP7017079B2 (ja) * 2017-12-28 2022-02-08 トヨタ自動車株式会社 電極の製造方法、電極、及び、電極－電解質層接合体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068592A (ja) 2001-08-22 2003-03-07 Toshiba Corp エピタキシャル基板の製造方法、半導体素子の製造方法、及びエピタキシャル基板
WO2011074599A1 (ja) 2009-12-16 2011-06-23 独立行政法人産業技術総合研究所 モザイク状ダイヤモンドの製造方法
JP2016522988A (ja) 2013-04-22 2016-08-04 セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク ダイヤモンド基板にショットキーダイオードを製造する方法
JP2015067516A (ja) 2013-09-30 2015-04-13 独立行政法人産業技術総合研究所 単結晶ダイヤモンドの製造方法
JP2016119428A (ja) 2014-12-24 2016-06-30 一般財団法人ファインセラミックスセンター ダイヤモンドのエッチング方法、ダイヤモンドの結晶欠陥の検出方法、およびダイヤモンド結晶の結晶成長方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SHU, Guoyang et al.，Epitaxial growth of mosaic diamond: Mapping of stress and defects in crystal junction with a confoca，Journal of Crystal Growth，2017年01月31日，Vol. 463，pp. 19-26
YAMADA, Hideaki et al.，Fabrication and fundamental characterizations of tiled clones of single-crystal diamond with 1-inch，Diamond & Related Materials，2011年09月29日，Vol. 24，pp. 29-33

Also Published As

Publication number Publication date
US20210066078A1 (en) 2021-03-04
EP3742475A1 (en) 2020-11-25
EP3742475A4 (en) 2021-09-22
US11522055B2 (en) 2022-12-06
JP2019125639A (ja) 2019-07-25
WO2019139147A1 (ja) 2019-07-18

Similar Documents

Publication Publication Date Title
JP5621994B2 (ja) モザイク状ダイヤモンドの製造方法
WO2015199180A1 (ja) ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板
US8940266B2 (en) Large diamond crystal substrates and methods for producing the same
US20210230766A1 (en) Diamond composite body, substrate, diamond tool including diamond, and method for manufacturing diamond
US11066757B2 (en) Diamond substrate and freestanding diamond substrate
US20090308305A1 (en) Process for producing single-crystal substrate with off angle
EP2796596A1 (en) Aluminum nitride single crystal substrate and method for producing same
US9410241B2 (en) Method for separating surface layer or growth layer of diamond
JP7084586B2 (ja) 単結晶ダイヤモンド基板を含む積層体
WO2016112596A1 (zh) 金刚石层的分离方法
JP2004189541A (ja) ＺｎＯ系ｐ型半導体結晶、それを用いた半導体複合体、それを用いた発光素子およびその製造方法
KR20210087452A (ko) 형광 다이아몬드 및 그의 제조 방법
JP5382742B2 (ja) オフ角を有する単結晶基板の製造方法
DE102015218218B4 (de) Verfahren zur Herstellung eines gebondeten SiC-Wafers
WO2019059123A1 (ja) 単結晶ダイヤモンドおよびその製造方法
Wang et al. Dislocation clustering and luminescence nonuniformity in bulk GaN and its homoepitaxial film
US20230391626A1 (en) SiC SUBSTRATE AND SiC INGOT
Arvizu Croissance de diamant monocristallin épais et élargi de haute qualité dopé au bore: étude et réduction des défauts étendus pour l'optimisation des dispositifs de haute puissance pour une transition énergétique propre
JP2024066069A (ja) （１１１）面を主面とする単結晶ダイヤモンド膜
Arvizu et al. Growth of thick and widened high quality boron doped single crystal diamond: investigation and reduction of extended defects for the optimization of high power devices for a clean energy transition
Maruoka et al. Behavior of nitrogen-related luminescence centers in laser-cut single-crystalline diamond under irradiation with keV electron beam

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220208

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20220308

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220405

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220526

R150 Certificate of patent or registration of utility model

Ref document number: 7084586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150