JP2016522988A - ダイヤモンド基板にショットキーダイオードを製造する方法 - Google Patents

ダイヤモンド基板にショットキーダイオードを製造する方法 Download PDF

Info

Publication number
JP2016522988A
JP2016522988A JP2016509522A JP2016509522A JP2016522988A JP 2016522988 A JP2016522988 A JP 2016522988A JP 2016509522 A JP2016509522 A JP 2016509522A JP 2016509522 A JP2016509522 A JP 2016509522A JP 2016522988 A JP2016522988 A JP 2016522988A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
diamond
conductive layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016509522A
Other languages
English (en)
Other versions
JP6312810B2 (ja
Inventor
イオン，ダビド
ジェラール，エチエンヌ
ムレ，ピエール
ペルノ，ジュリアン
テラオール，アブレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Universite Joseph Fourier (Grenoble 1)
Original Assignee
Centre National de la Recherche Scientifique CNRS
Universite Joseph Fourier (Grenoble 1)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Universite Joseph Fourier (Grenoble 1) filed Critical Centre National de la Recherche Scientifique CNRS
Publication of JP2016522988A publication Critical patent/JP2016522988A/ja
Application granted granted Critical
Publication of JP6312810B2 publication Critical patent/JP6312810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28537—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【解決手段】本発明は、ショットキーダイオードを製造する方法に関し、この方法は、ａ）半導体層(105) の水素表面終端を酸素表面終端に置換するように単結晶ダイヤモンドの半導体層(105) の表面を酸素で処理する工程、及びｂ）半導体層(105) の表面にジルコニウム又は酸化インジウムスズの第１の導電層を物理蒸着によって形成する工程を有する。

Description

本出願は、単結晶ダイヤモンド基板の内部及び単結晶ダイヤモンド基板上における電子部品の形成に関する。本出願は、より具体的には単結晶ダイヤモンド半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードの形成を目的とする。
ドープした単結晶ダイヤモンドを半導体材料として使用することによって電子部品、特にショットキーダイオードを形成する方法が文献に既に記載されている。ダイヤモンドは、特に高電力用途にとって特に魅力的な物理的特性及び電子的特性を確かに有している。
米国特許出願公開第2012／091453号明細書
しかしながら、実際にはダイヤモンドショットキーダイオードの使用の主な制限として、今まで、公知の製造方法は産業的用途のために十分高く、安定して再現可能な電気的性能を有するダイオードを得ることができないという制限がある。
従って、実施形態の目的は、既知の方法の欠点の全て又は一部を克服する、ダイヤモンドショットキーダイオードを製造する方法を提供することである。
従って、実施形態は、ショットキーダイオードを製造する方法であって、ａ）単結晶ダイヤモンドの半導体層の表面を酸素で処理して、前記半導体層の水素表面終端を酸素表面終端に置換する工程、及びｂ）前記半導体層の表面にジルコニウム又は酸化インジウムスズの第１の導電層を物理蒸着によって形成する工程を有することを特徴とする方法を提供する。
実施形態によれば、ａ）の工程では、大気圧より低い圧力で酸素を含む筐体に前記半導体層を置いて、前記半導体層に紫外線を照射する。
実施形態によれば、前記第１の導電層はジルコニウム層であり、ｂ）の工程で、電子ビームによるジルコニウムを含む対象の蒸発によって形成される。
実施形態によれば、ｂ）の工程で、前記半導体層及びジルコニウムを含む前記対象を大気圧より低い圧力で筐体に置く。
実施形態によれば、前記方法は、ｂ）の工程の後、300 〜500 ℃の範囲内の温度でジルコニウムの前記第１の導電層のアニールを行う工程を更に有する。
実施形態によれば、前記第１の導電層は酸化インジウムスズ層であり、ｂ）の工程で、酸化インジウムスズ対象のスパッタリングによって形成される。
実施形態によれば、ｂ）の工程で、前記半導体層及び前記酸化インジウムスズ対象をアルゴンプラズマを含む筐体に置く。
実施形態によれば、前記方法は、ｂ）の工程の後、100 〜300 ℃の範囲内の温度で酸化インジウムスズの前記第１の導電層の再結晶のアニールを行う工程を更に有する。
実施形態によれば、前記方法は、ｂ）の工程の後、前記第１の導電層の表面に少なくとも１つの第２の導電層を成膜する工程を更に有し、前記第１の導電層及び前記第２の導電層は共に前記ショットキーダイオードの電極を形成する。
実施形態によれば、前記第２の導電層は金層を有している。
実施形態によれば、前記第１の導電層はジルコニウムから形成されており、前記第２の導電層はジルコニウムの前記第１の導電層と前記金層との間に白金層を有している。
実施形態によれば、前記半導体層をＰ型ドープする。
実施形態によれば、同一の導電型であるが更に高濃度にドープされた単結晶ダイヤモンドの半導体層上に前記半導体層をエピタキシーによって形成する。
実施形態によれば、前記方法は、更に高濃度にドープされた前記半導体層とのオーミックコンタクトを構成する電極を形成する工程を更に有する。
実施形態によれば、ｂ）の工程で形成された前記第１の導電層の厚さは20〜30nmの範囲内である。
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない具体的な実施形態について以下に詳細に説明する。
単結晶ダイヤモンド半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードを製造する方法の実施形態の工程を概略的に示す断面図である。 単結晶ダイヤモンド半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードを製造する方法の実施形態の工程を概略的に示す断面図である。 単結晶ダイヤモンド半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードを製造する方法の実施形態の工程を概略的に示す断面図である。 単結晶ダイヤモンド半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードを製造する方法の実施形態の工程を概略的に示す断面図である。 図1Dの構造を示す平面図である。 図1A〜1Dの方法によって形成されたショットキーダイオードの電気動作特性を示す図である。 図1A〜1Dの方法によって形成されたショットキーダイオードの電気動作特性を示す図である。
明瞭化のために、同一の要素は様々な図面において同一の参照番号で示されており、更に、集積回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。
以下の説明では、「およそ」、「略」、「約」及び「程度」という用語は、特に示されていない場合「10％の範囲内」を意味する。
今まで、例えば100 ボルトより大きい高逆方向降伏電圧と例えば７ボルト未満で500 A/cm2 より大きい高オン状態の電流密度との両方を周囲温度で有するダイヤモンドショットキーダイオードを得るためにダイヤモンドの電子部品の分野で関係者によってなされた試みは全て失敗している。
更に、公知の製造方法は、ダイヤモンドショットキーダイオードの工業規模での製造に該方法が不適当になるような他の問題を引き起こす。特に、公知の方法は再現性の問題を引き起こす。つまり、製造面における差による電気的性能の著しい差が同一の方法によって形成された異なるダイオード間で観察され得る。更に、公知の方法によって得られたダイオードには温度安定性の問題があり、つまり、温度が変化すると、電気的性能の著しい差が観察され得る。更に、ダイオードの温度が所与の温度、例えば250 ℃程度を超えると、ショットキー接合の回復不能な劣化が観察され得る。このような回復不能な劣化は特に、ダイオードが導通するときにダイオードの著しい加熱が生じる場合がある高電力用途で妨げとなる。
本発明者らによってなされた研究は、ショットキー接合の導電材料と半導体のダイヤモンドとの間の界面での表面準位が前述の問題の全て又は一部の原因である可能性があることを示している。
図1A〜1Dは、ダイヤモンドの半導体層と導電層との間にショットキーコンタクトを有するショットキーダイオードを製造する方法の実施形態の工程を概略的に示す断面図である。
図1Aは、高濃度ドープされたＰ型のダイヤモンドエピタキシャル層103 (P++) で被覆された単結晶ダイヤモンドの基板101 を備えた最初の構造を示す。ダイヤモンドエピタキシャル層103 自体は、低濃度ドープされたＰ型のダイヤモンドエピタキシャル層105 (P-)で被覆されている。基板101 は、例えば天然のカットダイヤモンドから形成されているか、又は高圧及び高温での成長、化学蒸着若しくはあらゆる他の公知の技術によって得られた合成ダイヤモンドから形成されている。基板101 の厚さは、例えば300 〜700 μm の範囲内であり、例えば500 μm 程度である。ダイヤモンドエピタキシャル層103 及びダイヤモンドエピタキシャル層105 は、例えばマイクロ波プラズマ化学蒸着、つまりMPCVD の工程によって得られる。ダイヤモンドエピタキシャル層103 及びダイヤモンドエピタキシャル層105 は、例えばホウ素ドープされている。例として、ダイヤモンドエピタキシャル層103 は、1019〜1021atoms/cm3の範囲、例えば５×1020atoms/cm3 程度の濃度のホウ素を含有しており、ダイヤモンドエピタキシャル層105 は、1014〜1016atoms/cm3の範囲、例えば1015atoms/cm3 程度の濃度のホウ素を含有している。例として、ダイヤモンドエピタキシャル層103 の厚さは、100 〜300 nmの範囲内であり、例えば200 nm程度であり、ダイヤモンドエピタキシャル層105 の厚さは、500 nm〜50μm の範囲内であり、例えば1,300 nm程度である。比較的高い降伏電圧を得るために、厚さが３〜15μm の範囲内の層105 が設けられてもよい。基板101 、ダイヤモンドエピタキシャル層103 及びダイヤモンドエピタキシャル層105 の平面図における表面積は、例えば数平方ミリメートル程度である。この例では、基板101 、ダイヤモンドエピタキシャル層103 及びダイヤモンドエピタキシャル層105 は、平面図で辺長がおよそ３mmの正方形の形状を有する。
図1Bは、P-層105 の一部をエッチングする工程を示す。この例では、P-層105 の周縁部分、例えば平面図で幅が１mm程度の周縁ストリップがエッチングにより除去されて、P++ 層103 の（図面の向きにおける）上面の一部がアクセス可能になる。エッチングは、例えば誘導結合プラズマ反応性イオンエッチング（ICP-RIE ）である。しかしながら、あらゆる他の公知の技術がP-層105 をエッチングするために使用されてもよい。この例では、エッチング工程が終了すると、P-層105 の残りの部分は、平面図でP++ 層103 の中心に位置する、辺長がおよそ２mmの正方形の形状を有する。
図1Cは、P-層105 で被覆されていないP++ 層103 の部分を被覆する電極107 を形成する工程を示す。この電極107 はP++ 層103 とのオーミックコンタクトを形成する。電極107 は、ショットキーダイオードのアノードを形成し、P++ 層103 を介してP-層105 の（図面の向きにおける）下面に電気的に接続されている（このタイプの構造を指して一般に擬似垂直ショットキーダイオードと言う）。
例として、電極107 は、P++ 層103 の表面から以下の順に、厚さがおよそ30nmのチタン層、厚さがおよそ50nmの白金層及び厚さがおよそ40nmの金層を有する積層体を備えている。簡略化のために、積層体の夫々の層は図面に示されていない。チタン層、白金層及び金層は、例えば電子ビーム物理蒸着、つまりEBPVD によって複数の連続的な工程で成膜されてもよい。金属を連続的に成膜した後、450 ℃より高い温度、例えば750 ℃程度の温度でおよそ30分間アニールを行ってもよい。この例では、アニール中に、P++ 層103 と電極107 との間の界面に炭化チタンが形成されるため、電極107 とダイヤモンド層103 との間にオーミックコンタクトを形成することだけでなく、電極107 をダイヤモンド層103 に結合することも可能になる。しかしながら、他の材料、他の厚さ及び／又は他の製造方法を使用して電極107 を形成してもよい。例えば樹脂から形成されたマスク（図面には示されていない）を、電極107 を成膜する前に形成して、電極107 の、平面図における形状を画定してもよいことに注目すべきである。示された例では、例えば平面図で幅が数μm 程度の薄い空間が電極107 をP-層105 から分離するため、電極107 がP-層105 と直接接しない。
半導体層105 の（図面の向きにおける）上面に半導体層105 とのショットキーコンタクトを形成する導電層を成膜する前に、半導体層105 の上面を酸素で処理する工程を行う。例として、電極107 を形成した後に構造体を真空の筐体に置いて、その後、筐体に酸素を導入し、半導体層105 の上面に紫外線を照射する。このため、ダイヤモンド層105 の上面の水素終端が酸素終端で置換される。それ自体公知のこのようなダイヤモンドの酸素処理法は、例えばJournal of Applied Physics 105，126109，2009年に掲載されたT. Teraji 他の論文に記載されている。本明細書における真空の筐体は、圧力が大気圧より低く、例えば10-5ミリバール程度である筐体を意味することに留意すべきである。酸素が筐体内にあると、筐体内の圧力は例えば0.4 ミリバール程度である。例として、酸素及び紫外線への構造体の露出時間は１時間〜３時間の範囲内である。酸素処理工程は、例えば周囲温度で行われる。
より一般的に、ダイヤモンドの水素表面終端を酸素表面終端に置換することができるあらゆる他の方法が使用されてもよく、例えばプラズマ酸素処理法が使用されてもよい。
単結晶ダイヤモンドは、その表面終端が水素であれ酸素であれ一旦調整されると非常に安定しているという利点を有することに注目すべきである。従って、方法の様々な工程中におけるある筐体から別の筐体への基板の移送に特定の問題が生じない。
図1Dは、ドープしたダイヤモンド層（P-層） 105 の上面に導電性電極109 を形成して、ダイヤモンド層105 とのショットキーコンタクトを形成する工程を示す。図２は図1Dの構造の平面図である。
例えば樹脂から形成された、図面に示されていないマスクを、電極109 を成膜する前に形成して、電極109 の平面図における形状を画定してもよい。電極109 がダイヤモンド層105 上に成膜される領域のレベルにマスクを開口した後、ダイヤモンド層105 の表面に存在する可能性が高いあらゆる樹脂残留物を除去するために、成膜される領域を清浄化する工程を行うことが好ましい。例として、清浄化工程を、容量結合プラズマ反応性イオンエッチング（CCP-RIE ）によって行う。電極109 が成膜される領域を、例えばおよそ30秒間エッチングプラズマに曝す。しかしながら、あらゆる他の公知の清浄化法を、前述の清浄化法の代わりに、又は前述の清浄化法の補完として用いてもよい。
示された例では、電極109 、つまりショットキーダイオードのカソードは、平面図で略円形の４つの別個の隣り合うサブ電極を有しており、このため、実際、４つの共通アノードのショットキーダイオード（電極107 ）を有する構造体が形成されることになる。言うまでもなく、電極109 の他の構成（例えば、ダイヤモンド層105 の全面を被覆する単一の連続電極109 ）が想定される使用に応じて提供されてもよい。
第１の態様によれば、電極109 はダイヤモンド層105 の表面に成膜された薄いジルコニウム層を有しており、ジルコニウム層は、ダイヤモンド層105 とのショットキーコンタクト、つまり整流コンタクトを形成する。ジルコニウム層は、電子ビーム物理蒸着、つまりEBPVD によって形成される。このために、構造体をジルコニウム対象を含む真空の筐体に置き、対象に電子ビームを照射する。電子ビームは対象からジルコニウム原子を剥ぎ取り、つまり蒸発させる。このような処理は、対象の蒸発とも言われる。その後、蒸発したジルコニウム原子は固体の形態で沈殿するか又は取り入れられ、構造体の表面を薄いジルコニウム層で覆う。本明細書における真空チャンバは、圧力が大気圧より低く、好ましくは非酸化性雰囲気下で例えば10-6〜10-8ミリバールの範囲内、好ましくは10-7ミリバール程度である筐体を意味することに留意すべきである。成膜を例えば周囲温度で行う。ダイヤモンド層105 の上面でのジルコニウムの成膜速度は、例えば毎秒0.1 nm程度である。成膜されたジルコニウム層の厚さは、例えば10〜50nmの範囲内であり、好ましくは20〜30nmの範囲内である。
電極109 は、ダイヤモンド層105 の反対側のジルコニウム層の表面を被覆する複数の他の導電材料を更に有してもよい。簡略化のために、電極109 の様々な層は図面で区別されていない。例として、ジルコニウム層は、ジルコニウムの酸化を防いで電極を厚くする機能を特に有する金層で被覆されてもよい。変形例として、例えば厚さが20〜40nmの範囲内の白金障壁層がジルコニウム層と金層との間に成膜されてもよく、白金障壁層は、ジルコニウムへの金の拡散を防ぐ機能を特に有しており、このため特に、ダイオードが、破損することなく例えば400 ℃程度又はそれ以上の高温に耐えることが可能になる。変形例として、電極109 は、白金層と金層との間に、例えば厚さが100 〜300 nmの範囲内のニッケル層を有してもよく、このニッケル層は、電極を厚くするために特に使用される。
ジルコニウム層を形成した後（電極109 の存在し得る上側の導電層を形成する前後）に、アニールを、例えば300 〜500 ℃の範囲内の温度で行って、ダイオードのショットキー接合を形成するジルコニウム／ダイヤモンドの界面の質を更に高めてもよい。
第２の態様によれば、電極109 は、本技術分野では一般にITO と称される酸化インジウムスズの薄い導電層を有しており、この導電層は、ダイヤモンド層105 の表面に成膜されており、ダイヤモンド層105 とのショットキーコンタクト、つまり整流コンタクトを形成する。ITO 層は、例えばアルゴン下でカソードスパッタリングによって形成される。このために、構造体をITO 対象を含むチャンバに置き、重原子、例えばアルゴンを含んで、好ましくは酸素を含んでいないプラズマを対象に照射する。プラズマは、ITO 対象から原子を剥ぎ取り、つまりスパッタリングする。その後、これらの原子は構造体の表面に堆積して、構造体の表面を薄いITO 層で被覆する。ITO の成膜を例えば周囲温度で行う。成膜されたITO 層の厚さは、例えば10〜50nmの範囲内であり、好ましくは20〜30nmの範囲内である。成膜後、ITO を再結晶させるためのアニールを、例えば100 〜300 ℃の範囲内の温度、好ましくは200 ℃程度の温度で行うことが好ましい。再結晶アニールの継続時間は、例えば15〜60分の範囲内であり、例えばおよそ30分である。再結晶アニールを、例えば調整されていない雰囲気（空気）で行う。
電極109 は、ダイヤモンド層105 の反対側のITO 層の表面を被覆する一又は複数の他の導電材料を更に有してもよい。簡略化のために、電極109 の様々な層は図面で区別されていない。例として、ITO 層は、厚さが10〜20nm又はそれ以上の保護用の金層で被覆されてもよい。
以下に更に詳細に記載される図３及び４に示されているように、図1A〜1Dの方法で形成されたショットキーダイオードの重要且つ有利な特徴は、ショットキーダイオードがジルコニウム／ダイヤモンドショットキー接合で形成されたものであれITO ／ダイヤモンドショットキー接合で形成されたものであれ、ショットキーダイオードが高い逆方向降伏電圧及び高オン状態の電流密度（つまり優れた順方向の導電性）の両方を有していることであり、これは、ダイヤモンドショットキーダイオードでは以前に決して観察されていない。
このような特徴は、導電層を形成する前にダイヤモンド層105 の表面終端を酸素で処理する工程の使用と、電子銃を用いたジルコニウムの蒸着又はカソードスパッタリングによるITO の成膜を行って導電層を形成する工程の使用とを組み合わせることにより得られた、ショットキー接合の導電層とダイヤモンド半導体層との間の界面の質により得ることが可能である。
図３は、図1A〜1Dの方法によって形成されたショットキーダイオードのアノード（電極107 ）及びカソード（電極109 ）間に印加される電圧（ボルト(V) ）に応じた、ショットキーダイオードの閾値電圧（順方向のターンオン電圧）付近におけるショットキーダイオードを流れる電流密度（A/cm2 ）の変化を示す図である。図３の点線で示された曲線301 は、ジルコニウム／ダイヤモンドダイオードに相当し、図３の実線で示された曲線303 は、ITO ／ダイヤモンドダイオードに相当する。
図４は、図1A〜1Dの方法によって形成されたショットキーダイオードのアノード及びカソード間に印加される電圧（ボルト(V) ）に応じた、ショットキーダイオードの逆方向降伏電圧付近におけるショットキーダイオードを流れる電流密度（A/cm2 ）の変化を示す図である。図４の点線で示された曲線401 は、ジルコニウム／ダイヤモンドダイオードに相当し、図４の実線で示された曲線403 は、ITO ／ダイヤモンドダイオードに相当する。
ジルコニウム／ダイヤモンドダイオードに関して、本発明者らは、導通モードにおける７Ｖ未満での1,000 A/cm2 程度の電流密度（曲線301 ）と、1,000 Ｖより大きい逆方向降伏電圧（曲線401 ）とを周囲温度（27℃程度）で測定した。行われた測定によって降伏電圧の正確な値を決定することができなかったが、降伏電圧が1,000 Ｖより大きいことが示されたことに注目すべきである。
ITO ／ダイヤモンドダイオードに関して、本発明者らは、導通モードにおける７Ｖ未満での640 A/cm2 程度の電流密度（曲線303 ）と、200 Ｖ程度の逆方向降伏電圧（曲線403 ）とを周囲温度で測定した。
更に本発明者らは、遮断モードでは、ダイオードの漏れ電流が極度に低く、ITO ／ダイヤモンドダイオードに関して電圧が降伏電圧に近くなるまで典型的には10-9A/cm2 より低く（曲線303 及び曲線403 ）、ジルコニウム／ダイヤモンドダイオードに関して電圧が少なくとも1,000 Ｖに達するまで10-9A/cm2 より低い（曲線301 及び曲線401 ）ことを観察した。
本発明者らは、電極109 がジルコニウム層を被覆する白金層及び白金層を被覆する金層を更に有するジルコニウム／ダイヤモンドダイオードに関して、ダイヤモンド層105 とジルコニウム層との間の障壁高さ（電子ボルト(eV)）が、
ジルコニウム層を成膜した後にアニールが行われない場合、１mAの電流及び12.74 A/cm2 の電流密度に関しておよそ2.35Ｖの閾値電圧として解釈される1.97eV程度であり、
ジルコニウム層を成膜した後に350 ℃程度の温度でのアニールが行われる場合、１mAの電流及び12.74 A/cm2の電流密度に関しておよそ1.95Ｖの閾値電圧として解釈される1.4 eV程度であり、
ジルコニウム層を成膜した後に450 ℃程度の温度でのアニールが行われる場合、１mAの電流及び12.74 A/cm2の電流密度に関しておよそ1.1 Ｖの閾値電圧として解釈される１eV程度である
ことを更に決定した。
従って、ジルコニウム層を成膜した後にアニールを行うことによって、ショットキー接合の障壁高さを下げることが可能になり、ひいてはオン状態の損失を低下させることが可能になる。更に、このようなアニールによってダイオードの熱的安定性を改善することができる。
図1A〜1Dの方法の別の利点は、得られたショットキーダイオードの電気的特性がダイオード毎に完全に再現可能であるということである。
図1A〜1Dの方法の別の利点は、温度安定性能を有して、破損することなく典型的に400 ℃程度又はそれ以上の高温に耐えるショットキーダイオードを得ることができることである。
上記の記載を考慮すると、図1A〜1Dの方法は、工業規模での使用に関してダイヤモンドショットキーダイオードの形成に適合する。
具体的な実施形態が記載されている。様々な変更及び調整が当業者に想起される。特に、提供されている方法は擬似垂直構造を有するショットキーダイオードの実施形態に関して記載されているが、記載された実施形態はこの特定の場合に限定されない。提供された方法を使用して、他の構造、例えばアノード電極107 が電極109 とは反対のダイヤモンド層105 側に配置される実際に垂直な構造を有するショットキーダイオードを形成することは当業者の技能の範囲内である。
更に、提供されている方法はショットキー接合の半導体ダイヤモンド層がＰ型である場合に関して記載されているが、ショットキー接合の半導体ダイヤモンド層がＮ型であるダイヤモンドショットキーダイオードの形成に、提供されている方法を適合させることは当業者の技能の範囲内である。
本特許出願は、参照によって本明細書に組み込まれる仏国特許出願第13／53647 号明細書の優先権を主張している。

Claims (11)

  1. ショットキーダイオードを製造する方法であって、
    ａ）単結晶ダイヤモンドの半導体層(105) の表面を酸素で処理して、前記半導体層(105) の水素表面終端を酸素表面終端に置換する工程、及び
    ｂ）前記半導体層(105) の表面に酸化インジウムスズの第１の導電層を物理蒸着によって形成する工程
    を有することを特徴とする方法。
  2. ａ）の工程では、大気圧より低い圧力で酸素を含む筐体に前記半導体層(105) を置いて、前記半導体層(105) に紫外線を照射することを特徴とする請求項１に記載の方法。
  3. 前記第１の導電層を、ｂ）の工程で酸化インジウムスズ対象のスパッタリングによって形成することを特徴とする請求項１又は２に記載の方法。
  4. ｂ）の工程で、前記半導体層(105) 及び前記酸化インジウムスズ対象をアルゴンプラズマを含む筐体に置くことを特徴とする請求項３に記載の方法。
  5. ｂ）の工程の後、100 〜300 ℃の範囲内の温度で酸化インジウムスズの前記第１の導電層の再結晶のアニールを行う工程を更に有することを特徴とする請求項３又は４に記載の方法。
  6. ｂ）の工程の後、前記第１の導電層の表面に少なくとも第２の導電層を成膜する工程を更に有し、
    前記第１の導電層及び前記第２の導電層は共に前記ショットキーダイオードの電極(109) を形成することを特徴とする請求項１乃至５のいずれかに記載の方法。
  7. 少なくとも１つの前記第２の導電層は金層を有していることを特徴とする請求項６に記載の方法。
  8. 前記半導体層(105) をＰ型ドープすることを特徴とする請求項１乃至７のいずれかに記載の方法。
  9. 同一の導電型であるが更に高濃度にドープされた単結晶ダイヤモンドの半導体層(103) 上に前記半導体層(105) をエピタキシーによって形成することを特徴とする請求項１乃至８のいずれかに記載の方法。
  10. 更に高濃度にドープされた前記半導体層(103) とのオーミックコンタクトを構成する電極(107) を形成する工程を更に有することを特徴とする請求項９に記載の方法。
  11. ｂ）の工程で形成された前記第１の導電層の厚さは20〜30nmの範囲内であることを特徴とする請求項１乃至１０のいずれかに記載の方法。
JP2016509522A 2013-04-22 2014-04-18 ダイヤモンド基板にショットキーダイオードを製造する方法 Active JP6312810B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1353647A FR3004853B1 (fr) 2013-04-22 2013-04-22 Procede de fabrication d'une diode schottky sur un substrat en diamant
FR1353647 2013-04-22
PCT/FR2014/050952 WO2014174192A1 (fr) 2013-04-22 2014-04-18 Procédé de fabrication d'une diode schottky sur un substrat en diamant

Publications (2)

Publication Number Publication Date
JP2016522988A true JP2016522988A (ja) 2016-08-04
JP6312810B2 JP6312810B2 (ja) 2018-04-18

Family

ID=49209472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016509522A Active JP6312810B2 (ja) 2013-04-22 2014-04-18 ダイヤモンド基板にショットキーダイオードを製造する方法

Country Status (6)

Country Link
US (1) US20160071936A1 (ja)
EP (1) EP2989656B1 (ja)
JP (1) JP6312810B2 (ja)
ES (1) ES2625384T3 (ja)
FR (1) FR3004853B1 (ja)
WO (1) WO2014174192A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019139147A1 (ja) * 2018-01-15 2019-07-18 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
US11298370B2 (en) 2017-04-24 2022-04-12 Hirofumi Yamamoto Prophylactic or therapeutic agent for inflammatory bowel disease
US11637210B2 (en) 2017-12-11 2023-04-25 Pragmatic Printing Ltd Schottky diode

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6703683B2 (ja) * 2017-12-20 2020-06-03 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドおよびそれを用いた半導体素子
US10497817B1 (en) * 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
CN113130697B (zh) * 2019-12-31 2024-01-23 西安电子科技大学 一种赝竖式氢氧终端金刚石核探测器及其制备方法
CN112382670B (zh) * 2020-10-10 2022-05-24 西安电子科技大学 一种基于高纯本征单晶金刚石的雪崩二极管及制备方法
CN112382669B (zh) * 2020-10-10 2022-05-24 西安电子科技大学 一种赝竖式金刚石雪崩二极管及其制备方法
CN112967923B (zh) * 2021-02-05 2022-06-10 中国电子科技集团公司第十三研究所 大尺寸晶圆上制备金刚石衬底太赫兹二极管的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855819A (ja) * 1994-08-17 1996-02-27 Sumitomo Electric Ind Ltd 半導体装置
JPH09110527A (ja) * 1995-10-20 1997-04-28 Hitachi Metals Ltd インジウム酸化物系焼結体
JP2003523617A (ja) * 2000-08-21 2003-08-05 マットサイエンステック カンパニー リミテッド 紫外線感知素子
JP2007095794A (ja) * 2005-09-27 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンド素子及びその製造方法
JP2007211264A (ja) * 2006-02-07 2007-08-23 Mitsui Mining & Smelting Co Ltd Ｉｔｏ焼結体およびｉｔｏスパッタリングターゲット
WO2007129610A1 (ja) * 2006-05-10 2007-11-15 National Institute Of Advanced Industrial Science And Technology ダイヤモンド表面処理方法及びそのダイヤモンド薄膜を用いたデバイス
WO2009005134A1 (ja) * 2007-07-04 2009-01-08 National Institute For Materials Science ダイヤモンド半導体デバイス
WO2011016388A1 (ja) * 2009-08-05 2011-02-10 住友金属鉱山株式会社 酸化物焼結体とその製造方法、ターゲット、および透明導電膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729536B2 (ja) * 1995-07-07 2005-12-21 株式会社神戸製鋼所 ダイヤモンドへの整流電極の形成方法
US7884372B2 (en) * 2005-08-01 2011-02-08 National Institute For Materials Science Diamond UV-Ray sensor
US8525303B2 (en) * 2007-06-25 2013-09-03 Massachusetts Institute Of Technology Photovoltaic device including semiconductor nanocrystals
DE102009030045B3 (de) * 2009-06-22 2011-01-05 Universität Leipzig Transparente gleichrichtende Metall-Metalloxid-Halbleiterkontaktstruktur und Verfahren zu seiner Herstellung und Verwendung
US20130026492A1 (en) * 2011-07-30 2013-01-31 Akhan Technologies Inc. Diamond Semiconductor System and Method
US8933462B2 (en) * 2011-12-21 2015-01-13 Akhan Semiconductor, Inc. Method of fabricating diamond semiconductor and diamond semiconductor formed according to the method
JP6203074B2 (ja) * 2014-02-17 2017-09-27 株式会社東芝 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855819A (ja) * 1994-08-17 1996-02-27 Sumitomo Electric Ind Ltd 半導体装置
JPH09110527A (ja) * 1995-10-20 1997-04-28 Hitachi Metals Ltd インジウム酸化物系焼結体
JP2003523617A (ja) * 2000-08-21 2003-08-05 マットサイエンステック カンパニー リミテッド 紫外線感知素子
JP2007095794A (ja) * 2005-09-27 2007-04-12 National Institute Of Advanced Industrial & Technology ダイヤモンド素子及びその製造方法
JP2007211264A (ja) * 2006-02-07 2007-08-23 Mitsui Mining & Smelting Co Ltd Ｉｔｏ焼結体およびｉｔｏスパッタリングターゲット
WO2007129610A1 (ja) * 2006-05-10 2007-11-15 National Institute Of Advanced Industrial Science And Technology ダイヤモンド表面処理方法及びそのダイヤモンド薄膜を用いたデバイス
WO2009005134A1 (ja) * 2007-07-04 2009-01-08 National Institute For Materials Science ダイヤモンド半導体デバイス
WO2011016388A1 (ja) * 2009-08-05 2011-02-10 住友金属鉱山株式会社 酸化物焼結体とその製造方法、ターゲット、および透明導電膜

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11298370B2 (en) 2017-04-24 2022-04-12 Hirofumi Yamamoto Prophylactic or therapeutic agent for inflammatory bowel disease
US11637210B2 (en) 2017-12-11 2023-04-25 Pragmatic Printing Ltd Schottky diode
WO2019139147A1 (ja) * 2018-01-15 2019-07-18 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
JP2019125639A (ja) * 2018-01-15 2019-07-25 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体
JP7084586B2 (ja) 2018-01-15 2022-06-15 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンド基板を含む積層体

Also Published As

Publication number Publication date
US20160071936A1 (en) 2016-03-10
WO2014174192A1 (fr) 2014-10-30
FR3004853B1 (fr) 2016-10-21
JP6312810B2 (ja) 2018-04-18
ES2625384T3 (es) 2017-07-19
EP2989656A1 (fr) 2016-03-02
FR3004853A1 (fr) 2014-10-24
EP2989656B1 (fr) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6312810B2 (ja) ダイヤモンド基板にショットキーダイオードを製造する方法
CN111033758B (zh) 二极管
US11043602B2 (en) Schottky barrier diode
US9105557B2 (en) Schottky-barrier device with locally planarized surface and related semiconductor product
JP6221710B2 (ja) 半導体装置の製造方法
US9449823B2 (en) Method for manufacturing silicon carbide semiconductor device
US11043382B2 (en) Diamond semiconductor system and method
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
US11923464B2 (en) Schottky barrier diode
JP2008172008A (ja) ＳｉＣショットキー障壁半導体装置
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
KR20140145588A (ko) 반도체 디바이스의 제조 방법
JP5735077B2 (ja) 半導体装置の製造方法
TW201937728A (zh) 溝槽式金氧半型肖特基二極體及其製造方法
CN110364575A (zh) 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
US11239081B2 (en) Method for preparing ohmic contact electrode of gallium nitride-based device
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
JP7528963B2 (ja) 半導体装置
US20240213364A1 (en) Semiconductor device and manufacturing method for semiconductor device
CN115602703A (zh) 半导体装置以及半导体装置的制造方法
CN112635579A (zh) 一种低导通电压氮化镓肖特基势垒二极管及其制造方法
CN116844957A (zh) 一种P-GaN高反向耐压终端边缘的制备方法
JPH01259558A (ja) ショットキバリア半導体装置
CN104409427A (zh) 一种用于SiC功率器件的终端钝化结构及其制备方法
KR20130011005A (ko) 쇼트키 배리어 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180320

R150 Certificate of patent or registration of utility model

Ref document number: 6312810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250