CN1303670C - 制造nand快闪器件的方法 - Google Patents

制造nand快闪器件的方法 Download PDF

Info

Publication number
CN1303670C
CN1303670C CNB2004100687744A CN200410068774A CN1303670C CN 1303670 C CN1303670 C CN 1303670C CN B2004100687744 A CNB2004100687744 A CN B2004100687744A CN 200410068774 A CN200410068774 A CN 200410068774A CN 1303670 C CN1303670 C CN 1303670C
Authority
CN
China
Prior art keywords
drain
hole
groove
source
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100687744A
Other languages
English (en)
Other versions
CN1624901A (zh
Inventor
吉珉彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1624901A publication Critical patent/CN1624901A/zh
Application granted granted Critical
Publication of CN1303670C publication Critical patent/CN1303670C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种制造NAND快闪器件的方法。在形成一源极线插塞孔之后，形成一漏极接触插塞孔。这些孔被填充一导电材料膜且接着被抛光。因此，由于省略了毯覆性蚀刻工艺步骤而简化了工艺。另外，避免了由毯覆性蚀刻工艺造成的漏极接触插塞的损失。因此，改良了器件的电特性且降低了制造成本。

Description

制造NAND快闪器件的方法
技术领域
本发明涉及一种制造NAND快闪器件的方法，具体而言，涉及一种在NAND快闪器件中形成漏极接触(drain contact)及源极接触(source contact)的方法。
背景技术
不同于普通的快闪器件，NAND快闪器件的单元阵列是以串方式连接。由于此特性，通过位线(bit line)连接的漏极接触与用于整体接地的源极线接触(source line contact)位于串的两端。该些接触被连接至一用于串控制的选择晶体管的结上。
图1是用于解释在现有技术中制造快闪器件的方法的剖面图。
图2是用于解释传统问题的SEM相片。
请参考图1及图2，在半导体衬底10上形成第一层间绝缘膜12，在该半导体衬底10上形成了其中用于储存电信息的单元串20、用于选择该单元串20的漏极端子的漏极选择晶体管30、以及用于选择该单元串20的源极端子的源极选择晶体管40。
通过预定的蚀刻工艺，去除该源极选择晶体管40的源极区上的第一层间绝缘膜12，由此形成源极线接触孔。在沉积一多晶硅膜后，使用该第一层间绝缘膜12作为停止层来实施化学机械抛光(chemical mechanicalpolishing)以将多晶硅填入该源极线接触，由此形成源极线插塞14。
形成第二层间绝缘膜16。然后，形成通过其敞开漏极接触区的光致抗蚀剂图案(未示出)。使用该光致抗蚀剂图案作为蚀刻掩模，通过蚀刻工艺去除在漏极选择晶体管30的漏极区上的第一层间绝缘膜12及第二层间绝缘膜16，由此形成漏极接触孔。在沉积一多晶硅膜之后，通过毯覆性蚀刻工艺(blanket etch process)去除在第二层间绝缘膜16上的该多晶硅膜。因此，该漏极接触孔被填充多晶硅，由此形成漏极接触插塞18。在毯覆性蚀刻工艺的情况下，会有过量损失接触部分内的插塞多晶(plug poly)的危险(请参阅图1所示的″A″区)。另外，毯覆性蚀刻工艺存在工艺控制方面的缺点。当通过后续镶嵌工艺来形成位线接触及位线时，插塞多晶的过量损失会造成用于蚀刻停止的氮化物膜的一部分由于缺少蚀刻目标而残留下来。由此导致器件中电特性的劣化(请参阅图2)。
另外，在NAND快闪器件中形成接触部分的工艺中最为关键的事项之一为漏极接触的形成。在用于形成低于100nm级的NAND快闪器件的漏极接触的蚀刻工艺中，会缩小光致抗蚀剂膜的界限。因此，当蚀刻接触部分时，会产生光致抗蚀剂膜厚度的减小大于第二层间绝缘膜厚度的减小的问题。如上文所述，使用独立的工艺来形成漏极接触插塞及源极线插塞。因此，会由于掩模总数目及工艺步骤增加而出现生产率低的问题。另外，由于需要每个接触插塞和独立的掩模对准，因而难以控制覆盖(overlay)。
发明内容
本发明的设计是为了解决前面的问题。本发明的一个目的是提供一种制造NAND快闪器件的方法，其中在形成一源极接触插塞之后，在同一水平面形成一漏极接触，由此省略利用毯覆性蚀刻的插塞形成工艺，并且由于形成漏极接触时蚀刻层厚度的减小，确保了工艺界限。
根据本发明的一个方面，本发明提供了一种制造NAND快闪器件的方法，包括下列步骤：制备一半导体衬底，其上有用于选择快闪单元漏极端子的漏极选择晶体管及用于选择该快闪单元源极端子的源极选择晶体管，其中该漏极选择晶体管及该源极选择晶体管具有位于该半导体衬底表面上的漏极区与源极区；在该半导体衬底上形成一第一层间绝缘膜；去除该第一层间绝缘膜的一部分以形成一源极线接触孔，其中该源极选择晶体管的该源极区暴露在该源极线接触孔的底部；去除该第一层间绝缘膜的一部分以形成一漏极接触孔，其中该漏极选择晶体管的该漏极区暴露在该漏极接触孔的底部；在该源极线接触孔与该漏极接触孔中分别形成一源极线插塞及一漏极接触插塞；以及形成一连接至该漏极接触插塞的位线和一连接至该源极线插塞的共源极线接触(common source line contact)。此方法中形成该位线及该共源极线接触的步骤包括下列步骤：在包含该源极线插塞及该漏极接触插塞的该半导体衬底上形成至少一绝缘膜；选择性蚀刻该绝缘膜，并且在该绝缘膜中形成一第一沟槽及一第二沟槽，其中该第一沟槽被形成在该漏极接触插塞上方，而该第二沟槽被形成在该源极线插塞上方；选择性蚀刻该绝缘膜，并且在该第一沟槽和该第二沟槽下方分别形成一第一通孔及一第二通孔，其中该第一通孔暴露该漏极接触插塞且该第二通孔暴露该源极线插塞；将该第一沟槽、该第二沟槽、该第一通孔及第二通孔用一金属膜填充；以及通过抛光该金属膜，形成一穿过该第一沟槽和该第一通孔的位线，以及一穿过该第二沟槽和该第二通孔的共源极线接触。
根据本发明的一个方面，本发明提供一种制造NAND快闪器件的方法，包括下列步骤：制备一半导体衬底，其上有用于选择快闪单元漏极端子的漏极选择晶体管以及用于选择该快闪单元源极端子的源极选择晶体管，其中该漏极选择晶体管及该源极选择晶体管都具有位于该半导体衬底表面上的漏极区与源极区；在该半导体衬底上形成一第一层间绝缘膜；去除该第一层间绝缘膜的一部分以形成一源极线接触孔，其中该源极选择晶体管的该源极区暴露在该源极线接触孔的底部；去除该第一层间绝缘膜的一部分以形成一漏极接触孔，其中该漏极选择晶体管的该漏极区暴露在该漏极接触孔的底部；在该源极线接触孔与该漏极接触孔中分别形成一源极线插塞及一漏极接触插塞；在包含该源极线插塞及该漏极接触插塞的该半导体衬底上形成一第二层间绝缘膜；在该第二层间绝缘膜上形成一蚀刻停止层；在蚀刻停止层上形成一第三层间绝缘膜；选择性蚀刻该第三层间绝缘膜、该蚀刻停止层以及部分该第二层间绝缘膜，并且在该漏极接触插塞上形成一第一沟槽以及在该源极线插塞上形成一第二沟槽，其中在从该漏极接触孔至该源极线接触孔的方向上的宽度上，该第一沟槽大于该第二沟槽；选择性去除该第二层间绝缘膜，并且在该第一沟槽下方形成一第一通孔以及在该第二沟槽下方形成一第二通孔，其中该第一通孔会暴露该漏极接触插塞，而该第二通孔会暴露该源极线插塞；将一金属膜填入该第一沟槽、该第二沟槽、该第一通孔及该第二通孔；以及通过抛光该金属膜，形成一穿过该第一沟槽和该第一通孔的位线和一穿过该第二沟槽和该第二通孔的共源极线接触。
附图说明
图1是用于解释在相关技术中制造快闪器件的方法的剖面图；
图2是用于解释传统问题的SEM相片；
图3表示根据本发明的NAND快闪器件的阵列；
图4A到4G是沿图3中的线III-III′的NAND快闪器件剖面图，用于解释根据本发明制造NAND快闪器件的方法；
图5是蚀刻源极接触后的SEM相片；以及
图6是形成漏极接触孔后的SEM相片。
附图标记说明
10，110  半导体衬底
20，120  单元串
30，130  漏极选择晶体管
40，140  源极选择晶体管
12，16，112，122，126  层间绝缘膜
14，118  源极线插塞
114  源极线接触孔
116  漏极接触孔
124  蚀刻停止层
134，136  沟槽
137，138  通孔
142  阻挡膜
150  位线
160  共源极线接触
具体实施方式
现将参考附图来说明根据本发明的优选实施例。基于让本领域普通技术人员理解本发明的目的来提供优选实施例，因而可用各种方式来修改这些优选实施例，并且本发明的范畴不限于以下描述的优选实施例。相同的附图标记表示相同或相似的部件。
图3表示根据本发明的NAND快闪器件的阵列。
图4A到4G是沿图3中的线III-III′的NAND快闪器件剖面图，用于解释根据本发明制造NAND快闪器件的方法。
图5是蚀刻源极接触后的SEM相片。
请参考图3、图4A及图5，在一半导体衬底110上形成一第一层间绝缘膜112，在该半导体衬底110上形成了一NAND快闪单元120、一用于选择该快闪单元120的漏极端子的漏极选择晶体管130、以及一用于选择该快闪单元120的源极端子的源极选择晶体管140。优选地，该第一层间绝缘膜112被形成为具有由一氧化膜与一介电膜所组成的一层叠结构。该氧化膜被形成以保护该快闪单元120及一晶体管，并且该介电材料被形成以使每一层绝缘。第一层间绝缘膜112被图案化，由此形成一源极线接触孔114。
在前文中，在形成该NAND快闪单元120、该漏极选择晶体管130及该源极选择晶体管140的过程中，优选地，在该半导体衬底110上沉积一屏蔽氧化膜(screen oxide film)(未示出)，其用于阻止衬底上的晶体缺陷并在表面处理及离子注入时作为一缓冲层。优选地，实施一离子注入工艺以形成一阱及用于控制阈值的一离子层(未示出)。将阱形成为三面形状(tripleshape)也是有效做法。在去除该屏蔽氧化膜后，沉积一隧穿氧化膜(tunneloxide film)(未示出)、一第一导电膜(未示出)及一衬垫氮化物膜(pad nitridefilm)(未示出)。
在将一光致抗蚀剂膜覆盖在衬垫氮化物膜上后，执行使用光致抗蚀剂膜掩模的光刻工艺以形成一光致抗蚀剂图案(未示出)。使用该光致抗蚀剂图案作为一蚀刻掩模，通过一蚀刻工艺蚀刻该衬垫氮化物膜、该第一导电膜、该隧穿氧化膜及该半导体衬底，由此形成一浅沟隔离(STI)结构的沟槽。沉积一高密度等离子(HDP)氧化膜以填满该沟槽。优选地，使用该衬垫氮化物膜作为一停止层，通过一抛光工艺来去除位于该衬垫氮化物膜上的该HDP氧化膜，由此形成一隔离膜(isolation film)。
该衬垫氮化物膜经过汲取H3PO4，由此暴露该隔离膜的一部分。通过使用DHF的一预处理清洁工艺，去除该第一导电膜上形成的原生氧化膜(native oxide film)及残余物。在沉积一第二导电膜(未图示)之后，该第二导电膜的一部分被图案化以形成一浮动栅电极。
依照包含该浮动栅的整体结构，沉积一介电膜(未示出)。接着，相继沉积一用于形成一控制栅的第三导电膜(未示出)、一硅化钨(WSix)膜及一硬掩模膜(hard mask film)(未示出)。优选地，该介电膜具有一ONO(SiO2-Si3N4-SiO2)结构。执行一栅极掩模和蚀刻工艺及一自对准掩模和蚀刻工艺以形成一控制栅电极，由此形成用于快闪单元的栅电极和用于晶体管的栅电极。接着，执行一离子注入工艺以形成源极/漏极。为了保护如上文所述形成的栅电极，在离子注入工艺中，在包含栅电极的整体结构上形成一氧化膜是有效的做法。
按如下方式来形成一源极线接触孔。
一光致抗蚀剂膜覆盖在该第一层间绝缘膜112上。接着使用一光致抗蚀剂膜掩模来实施一光刻工艺，以形成通过其敞开一源极线区(source lineregion)的一第一光致抗蚀剂图案(未图示)。由于该器件是一NAND快闪器件，所以敞开该源极选择晶体管140的源极区是有效的做法。使用该第一光致抗蚀剂图案作为一蚀刻掩模，通过蚀刻工艺来去除该第一层间绝缘膜112，由此形成一源极线接触孔114。通过一预定的光致抗蚀剂膜剥除工艺来去除该第一光致抗蚀剂图案。
图6是形成一漏极接触孔后的SEM相片。
请参考图3、图4B、图4C及图6，通过构图工艺(patterning process)，去除漏极上的第一层间绝缘膜112，由此形成一漏极接触孔116。该源极线接触孔114与该漏极接触孔116被填充一导电材料膜并接着被抛光，以分别形成一源极线接触插塞118及一漏极接触插塞119。
将一光致抗蚀剂膜覆盖在其中形成有该源极线接触孔114的该第一层间绝缘膜112上。接着使用一光致抗蚀剂膜掩模来实施一光刻工艺，以形成通过其敞开漏极区的一第二光致抗蚀剂图案(未示出)。在形成第二光致抗蚀剂图案之前，还可以先覆盖一用于填充该源极线接触孔114的抗反射膜。
由于该器件是一NAND快闪器件，所以敞开该漏极选择晶体管130的漏极区是有效的做法。使用该第二光致抗蚀剂图案作为一蚀刻掩模，通过蚀刻工艺来去除该第一层间绝缘膜112，由此形成一漏极接触孔116。通过一预定的光致抗蚀剂膜剥除工艺来去除该第二光致抗蚀剂图案。
在整个结构上沉积一导电材料膜。接着，使用该第一层间绝缘膜112作为一停止层，通过一抛光工艺来去除该第一层间绝缘膜112上的该导电膜，由此形成一源极线插塞118及一漏极接触插塞119。优选地，使用毯覆性蚀刻或化学机械抛光(CMP)来执行抛光工艺。在本实施例中，使用化学机械抛光是有效的做法。可在沉积该导电膜之前，执行插塞离子注入，以保持单元结(cell junction)的特性。优选地，使用一多晶硅膜来形成该导电材料膜。
之后，执行一双镶嵌工艺(dual damascene process)以在该漏极接触插塞上形成一位线，以及在该源极线接触插塞上形成一共同源极线。
请参考图3、图4D及图4E，在其中形成有该源极线插塞118及该漏极接触插塞119的该第一层间绝缘膜112上，相继形成一第二层间绝缘膜122、一蚀刻停止层124及一第三层间绝缘膜126。在该第三层间绝缘膜126上形成一抗反射膜128及一光致抗蚀剂图案132。
用于防止漫反射的一抗反射膜128形成在第三层间绝缘膜126上，该抗反射膜128是一有机底部ARC(organic bottom ARC)。一光致抗蚀剂膜覆盖在该抗反射膜128上。使用一光致抗蚀剂膜作为掩模来实施一光刻工艺以形成一第三光致抗蚀剂图案132，该第三光致抗蚀剂图案132是用于形成一位线与一共源线接触。使用该第三光致抗蚀剂图案132作为一蚀刻掩模，通过蚀刻工艺来蚀刻该抗反射膜128的一部分、该第三层间绝缘膜126、该蚀刻停止层124及该第二层间绝缘膜122，由此形成一第一沟槽134及一第二沟槽136。该第一沟槽134形成在该漏极接触插塞119的上方，而该第二沟槽136形成在该源极线插塞118的上方。在从该漏极接触孔至该源极线接触孔的方向上的宽度上，该第一沟槽134大于该第二沟槽136。
通过一预定的剥除工艺来去除残留在该第三层间绝缘膜126上的该第三光致抗蚀剂图案132及该抗反射膜128。在前文中，在蚀刻该第三层间绝缘膜126时，该蚀刻停止层用作一停止层，从而形成具有目标深度及厚度的沟槽134和136。
请参考图3、图4F及图4G，沟槽134和136下方的该第二层间绝缘膜122的一部分被图案化，以分别形成用于位线的一第一通孔138及用于共源极线的一第二通孔137。该接触、该些沟槽134和136及该些通孔137和138被填充一金属膜并接着被抛光，由此形成一电接触该漏极接触插塞119的位线150，及一电接触该源极线插塞118的共源极线接触160。
一光致抗蚀剂膜覆盖在其上形成有用于位线的该第一沟槽134及用于共源极线的该第二沟槽136的整个结构上。接着执行使用掩模的一光刻工艺以形成一第四光致抗蚀剂图案(未示出)，通过该第四光致抗蚀剂图案敞开在用于位线的该沟槽134下方的该漏极接触插塞119的顶部，以及敞开在用于该源极线的该第二沟槽136下方的该源极线插塞118的顶部。使用该第四光致抗蚀剂图案作为一蚀刻掩模，通过蚀刻工艺来去除该第二层间绝缘膜122。因此，会在该位线沟槽134的底部形成通过其敞开该漏极接触插塞119的用于位线的该第一通孔138，而且会在用于该共源极线的该第二沟槽136的底部形成通过其敞开该源极线插塞118的用于源极线的该第二通孔137。通过一预定的剥除工艺来去除该第四光致抗蚀剂图案。
在整个结构上形成一抗扩散膜(anti-diffusion film)(未示出)，并且接着形成一金属膜。使用该第三层间绝缘膜126作为一停止层，通过一抛光工艺来去除位于该第三层间绝缘膜126上的该金属膜，由此形成一电接触该漏极接触插塞119的位线150，及一电接触该源极线插塞118的共源极线接触160。在整个结构上覆盖一钝化膜或一阻挡膜(barrier film)142(用于保护一金属线、该接触及该插塞)之后，执行一后续的上方金属线形成工艺(upper metal wiring formation process)。
优选地，使用一具有电绝缘特性的材料膜来形成该第一层间绝缘膜112、该第二层间绝缘膜122及该第三层间绝缘膜126，但是使用氮化物膜系列的材料膜及氧化膜系列的材料膜来形成这些层间绝缘膜。优选地使用钨膜、铜膜与铝膜中的至少一种来形成该金属膜。
根据如上文所述的本发明，在形成一源极线插塞孔之后，形成一漏极接触插塞孔。这些孔被填充一导电材料膜且接着被抛光。因此，由于省略了一离子注入工艺、一导电材料膜埋入工艺(conductive material film burialprocess)及一毯覆性蚀刻工艺步骤而简化了工艺。
另外，根据本发明，会防止由毯覆性蚀刻工艺造成的漏极接触插塞的损失。因此，能改良器件的电特性且降低制造成本。
虽然已参考了优选实施例进行了上述说明，应理解的是本领域技术人员可对本发明进行各种变更及修改，而不脱离本发明及所附权利要求的精神与范畴。

Claims (10)

1.一种制造NAND快闪器件的方法，包括下列步骤：
制备一半导体衬底，该半导体衬底上有一用于选择一快闪单元的漏极端子的漏极选择晶体管以及一用于选择该快闪单元的源极端子的源极选择晶体管，其中该漏极选择晶体管及该源极选择晶体管具有位于该半导体衬底表面上的漏极区与一源极区；
在该半导体衬底上形成一第一层间绝缘膜；
去除该第一层间绝缘膜的一部分以形成一源极线接触孔，其中在该源极线接触孔的底部暴露该源极选择晶体管的该源极区；
去除该第一层间绝缘膜的一部分以形成一漏极接触孔，其中在该漏极接触孔的底部暴露该漏极选择晶体管的该漏极区；
在该源极线接触孔与该漏极接触孔中分别形成一源极线插塞及一漏极接触插塞；以及
形成一连接至该漏极接触插塞的位线，及一连接至该源极线插塞的共源极线接触，
其中形成该位线及该共源极线接触的步骤包括下列步骤：
在包含该源极线插塞及该漏极接触插塞的该半导体衬底上形成至少一绝缘膜；
选择性蚀刻该绝缘膜，并且在该绝缘膜中形成一第一沟槽及一第二沟槽，其中该第一沟槽被形成在该漏极接触插塞上方，而该第二沟槽被形成在该源极线插塞上方；
选择性蚀刻该绝缘膜，并且在该第一沟槽和该第二沟槽下方分别形成一第一通孔及一第二通孔，其中该第一通孔暴露该漏极接触插塞且该第二通孔暴露该源极线插塞；
将该第一沟槽、该第二沟槽、该第一通孔及第二通孔用一金属膜填充；以及
通过抛光该金属膜，形成一穿过该第一沟槽和该第一通孔的位线，以及一穿过该第二沟槽和该第二通孔的共源极线接触。
2.如权利要求1的方法，其中在从该漏极接触孔至该源极线接触孔的方向上的宽度上，该第一沟槽大于该第二沟槽。
3.如权利要求1的方法，其中形成该绝缘膜的步骤包括下列步骤：
在包含该源极线插塞及该漏极接触插塞的该半导体衬底上形成一第二层间绝缘膜；
在该第二层间绝缘层上形成一蚀刻停止层；以及
在蚀刻停止层上形成一第三层间绝缘膜。
4.如权利要求3的方法，其中通过选择性蚀刻该第三层间绝缘膜、该蚀刻停止层及部分该第二层间绝缘层，形成该第一沟槽及该第二沟槽。
5.如权利要求4的方法，其中在该第二层间绝缘层中形成该第一通孔及该第二通孔。
6.如权利要求1的方法，进一步包括以下步骤：将杂质注入到分别暴露在该源极线接触孔底部及该漏极接触孔底部的该源极区和该漏极区中。
7.如权利要求6的方法，其中形成该源极线插塞及该漏极接触插塞的步骤包括下列步骤：
在包含该源极线接触孔及该漏极接触孔的整个结构上形成一导电膜；以及
使用该第一层间绝缘膜作为一停止层，对该导电层实施一化学机械抛光工艺。
8.如权利要求7的方法，其中该导电层是由一多晶硅层所形成。
9.一种制造NAND快闪器件的方法，包括下列步骤：
制备一半导体衬底，该半导体衬底上有一用于选择一快闪单元的漏极端子的漏极选择晶体管以及一用于选择该快闪单元的源极端子的源极选择晶体管，其中该漏极选择晶体管及该源极选择晶体管具有位于该半导体衬底表面上的漏极区与一源极区；
在该半导体衬底上形成一第一层间绝缘膜；
去除该第一层间绝缘膜的一部分以形成一源极线接触孔，其中在该源极线接触孔的底部暴露该源极选择晶体管的该源极区；
去除该第一层间绝缘膜的一部分以形成一漏极接触孔，其中在该漏极接触孔的底部暴露该漏极选择晶体管的该漏极区；
在该源极线接触孔与该漏极接触孔中分别形成一源极线插塞及一漏极接触插塞；
在包含该源极线插塞及该漏极接触插塞的该半导体衬底上形成一第二层间绝缘膜；
在该第二层间绝缘层上形成一蚀刻停止层；
在蚀刻停止层上形成一第三层间绝缘膜；
选择性蚀刻该第三层间绝缘膜、该蚀刻停止层以及部分该第二层间绝缘层，并且在该漏极接触插塞上方形成一第一沟槽，在该源极线插塞上方形成一第二沟槽，其中在从该漏极接触孔至该源极线接触孔的方向上的宽度上，该第一沟槽大于该第二沟槽；
选择性去除该第二层间绝缘层，并且在该第一沟槽下方形成一第一通孔以及在该第二沟槽下方形成一第二通孔，其中该第一通孔暴露该漏极接触插塞，且该第二通孔暴露该源极线插塞；
将该第一沟槽、该第二沟槽、该第一通孔及该第二通孔用一金属膜填充；以及
通过抛光该金属膜形成一穿过该第一沟槽和该第一通孔的位线，以及一穿过该第二沟槽和该第二通孔的共源极线接触。
10.如权利要求9的方法，还包括以下步骤：将杂质注入到分别暴露在该源极线接触孔底部及该漏极接触孔底部的该源极区和该漏极区中。
CNB2004100687744A 2003-12-05 2004-09-06 制造nand快闪器件的方法 Expired - Fee Related CN1303670C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR88265/2003 2003-12-05
KR1020030088265A KR100582335B1 (ko) 2003-12-05 2003-12-05 낸드 플래시 소자의 제조 방법
KR88265/03 2003-12-05

Publications (2)

Publication Number Publication Date
CN1624901A CN1624901A (zh) 2005-06-08
CN1303670C true CN1303670C (zh) 2007-03-07

Family

ID=34632117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100687744A Expired - Fee Related CN1303670C (zh) 2003-12-05 2004-09-06 制造nand快闪器件的方法

Country Status (5)

Country Link
US (3) US6930001B2 (zh)
JP (1) JP2005175420A (zh)
KR (1) KR100582335B1 (zh)
CN (1) CN1303670C (zh)
TW (1) TWI249779B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582335B1 (ko) * 2003-12-05 2006-05-22 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 소자의 제조 방법
US7320934B2 (en) * 2005-06-20 2008-01-22 Infineon Technologies Ag Method of forming a contact in a flash memory device
KR100763101B1 (ko) * 2005-08-05 2007-10-05 주식회사 하이닉스반도체 플래쉬 메모리 소자의 콘택 형성방법
US7615448B2 (en) * 2005-12-06 2009-11-10 Sandisk Corporation Method of forming low resistance void-free contacts
US7737483B2 (en) * 2005-12-06 2010-06-15 Sandisk Corporation Low resistance void-free contacts
KR100818379B1 (ko) * 2006-01-19 2008-04-02 가부시끼가이샤 도시바 Ｎａｎｄ형 반도체 기억 장치 및 그 제조 방법
TWI311351B (en) * 2006-08-21 2009-06-21 Powerchip Semiconductor Corp Method of manufacturing well pick-up structure of non-volatile memory
KR100802076B1 (ko) * 2006-12-27 2008-02-12 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
CN101236927B (zh) * 2007-01-30 2010-10-20 力晶半导体股份有限公司 自行对准接触窗及其制造方法
TWI349363B (en) * 2007-11-15 2011-09-21 Nanya Technology Corp Non-volatile memory and the manufacturing method thereof
JP5269428B2 (ja) 2008-02-01 2013-08-21 株式会社東芝 半導体装置及びその製造方法
US20100308380A1 (en) * 2009-06-05 2010-12-09 International Business Machines Corporation Dual damascene processing for gate conductor and active area to first metal level interconnect structures
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
KR20130139610A (ko) * 2012-06-13 2013-12-23 에스케이하이닉스 주식회사 반도체 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법
CN108074932B (zh) * 2016-11-08 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置
US10249533B1 (en) * 2018-04-12 2019-04-02 International Business Machines Corporation Method and structure for forming a replacement contact
CN111968984B (zh) * 2019-05-20 2023-07-11 无锡华润微电子有限公司 闪存存储器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376876B1 (en) * 2000-01-17 2002-04-23 Samsung Electronics Co., Ltd. NAND-type flash memory devices and methods of fabricating the same
JP2002231835A (ja) * 2001-01-11 2002-08-16 Samsung Electronics Co Ltd 半導体装置及びその形成方法
US6567308B2 (en) * 2001-01-20 2003-05-20 Samsung Electronic Co., Ltd. NAND-type flash memory device and method of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959165B2 (ja) * 1997-11-27 2007-08-15 株式会社東芝 不揮発性半導体記憶装置
KR100356773B1 (ko) * 2000-02-11 2002-10-18 삼성전자 주식회사 플래쉬 메모리 장치 및 그 형성 방법
KR100404560B1 (ko) * 2001-01-06 2003-11-05 삼성전자주식회사 반도체 장치의 제조방법
KR100396470B1 (ko) * 2001-02-19 2003-09-03 삼성전자주식회사 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법
JP4004809B2 (ja) * 2001-10-24 2007-11-07 株式会社東芝 半導体装置及びその動作方法
KR100582335B1 (ko) * 2003-12-05 2006-05-22 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래시 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376876B1 (en) * 2000-01-17 2002-04-23 Samsung Electronics Co., Ltd. NAND-type flash memory devices and methods of fabricating the same
JP2002231835A (ja) * 2001-01-11 2002-08-16 Samsung Electronics Co Ltd 半導体装置及びその形成方法
US6567308B2 (en) * 2001-01-20 2003-05-20 Samsung Electronic Co., Ltd. NAND-type flash memory device and method of forming the same

Also Published As

Publication number Publication date
US20050208721A1 (en) 2005-09-22
KR20050055210A (ko) 2005-06-13
TW200520068A (en) 2005-06-16
JP2005175420A (ja) 2005-06-30
US20050272204A1 (en) 2005-12-08
CN1624901A (zh) 2005-06-08
US7223655B2 (en) 2007-05-29
KR100582335B1 (ko) 2006-05-22
US6930001B2 (en) 2005-08-16
US20050124103A1 (en) 2005-06-09
TWI249779B (en) 2006-02-21
US7303954B2 (en) 2007-12-04

Similar Documents

Publication Publication Date Title
CN1303670C (zh) 制造nand快闪器件的方法
US20040023451A1 (en) Non-volatile memory device having floating trap type memory cell and method of forming the same
CN1364314A (zh) 半导体器件及其制造方法
CN1362736A (zh) 半导体存储器阵列的自对准方法和由此制造的存储器阵列
US7442998B2 (en) Non-volatile memory device
CN1149679C (zh) 半导体存储器件及其制造方法
KR20090036876A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
CN1092401C (zh) 半导体器件隔离方法
US20100123190A1 (en) Semiconductor device and method for manufacturing the same
CN1832134A (zh) 于半导体装置中形成栅电极图案的方法
CN1285121C (zh) 用于制造闪存器件的方法
CN1469434A (zh) 接触孔的形成方法
US7078332B2 (en) Method for manufacturing semiconductor device
CN1286163C (zh) 半导体存储器件及其制造方法
CN1182583C (zh) 具有增大栅耦合电容的集成电路
CN1291491C (zh) 半导体元件及其制作方法
CN1193420C (zh) 具有理想栅极轮廓的半导体器件及其制造方法
CN1231949C (zh) 形成栅极结构的方法、自对准接触孔结构及其形成方法
CN1788343A (zh) 位线结构及其制造方法
KR20010008589A (ko) 상감 기법을 이용한 반도체장치의 비트라인 형성방법
CN118265296A (zh) 半导体结构及其形成方法
CN1206723C (zh) 堆栈闸极快闪存储装置的制造方法
KR20070068647A (ko) 반도체 소자의 제조 방법
KR20040005077A (ko) 스택형 콘택 형성방법
KR20050064654A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070307

Termination date: 20130906