KR0166507B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR0166507B1
KR0166507B1 KR1019950019642A KR19950019642A KR0166507B1 KR 0166507 B1 KR0166507 B1 KR 0166507B1 KR 1019950019642 A KR1019950019642 A KR 1019950019642A KR 19950019642 A KR19950019642 A KR 19950019642A KR 0166507 B1 KR0166507 B1 KR 0166507B1
Authority
KR
South Korea
Prior art keywords
layer
forming
impurity
bit line
film
Prior art date
Application number
KR1019950019642A
Other languages
English (en)
Other versions
KR970003533A (ko
Inventor
정명준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950019642A priority Critical patent/KR0166507B1/ko
Publication of KR970003533A publication Critical patent/KR970003533A/ko
Application granted granted Critical
Publication of KR0166507B1 publication Critical patent/KR0166507B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 산소주입 소자분리법(Seperation by IMplated OXygen)과 트랜치(Trench) 방법을 이용하여 비교적 간단한 종래의 공정으로써 비트라인과 소오스/드레인을 연결하는 콘택홀이 필요없고 하나의 게이트 마스크로써 두개의 게이트를 형성하여 셀 면적이 매우 작은 새로운 셀(Cell) 구조를 제시함으로써 셀 면적을 급격히 줄이면서 공정 여유도가 매우 큰 콘택홀을 형성하여 반도체 소자의 고집적화를 가능하게 한다.

Description

반도체 소자의 제조방법
제1도 내지 제7도는 본 발명의 실시예에 따른 반도체 소자의 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제1절연막 2 : 제1불순물층
3 : 제2불순물층 4 : 소자분리막, 분리영역
5,9 : 사진감광막 6 : 게이트 산화막
7 : 다결정실리콘, 다결정실리콘스페이서막, 게이트전극
8 : 제2절연막 20 : 실리콘기판
30 : 트랜치(Trench)
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 산소주입 소자분리법(Seperation by IMplated OXygen; 이하 SIMOX라 함)와 트랜치(Trench)를 이용한 셀(cell) 구조를 제시하여 셀 면적을 급격히 줄이면서 공정 여유도가 매우 큰 콘택홀 형성방법에 관한 것이다.
일반적으로 디램을 비롯한 반도체 소자의 집적도가 증가함에 따라, 상하의 배선구조, 소자분리막 그리고 콘택홀 등의 크기가 감소하면서 각 요소들을 형성하기 위한 공정조건이 어려워지고 공정 여유도가 급격히 감소한다.
종래의 디램구조에서는 비트라인(Bit line)이 소자분리막, 소오스/드레인 그리고 게이트의 상부에 형성되기 때문에 소오스/드레인과의 콘택을 위한 비트라인 콘택홀이 필요하며, 이 콘택홀의 형성은 소자분리막과의 간격유지 및 게이트와의 간격유지 그리고 자체 콘택홀 크기 등이 필요하여 소자의 고집적화를 어렵게 하는 요인으로 작용하는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 산소주입 소자분리법을 이용하여 실리콘기판으로부터 채널지역과 반도체 소자를 분리하고 비트라인을 실리콘기판에 형성하며, 실리콘기판에 트렌치를 형성한 후, 게이트 산화막과 소오스/드레인을 형성한 다음, 후 다결정실리콘을 증착하여 전면식각으로 트렌치의 측벽에 다결정실리콘 스페이서를 형성하여 트렌치의 측벽에 채널이 형성되게 하고 이로써, 두개의 게이트로 사용할 수 있게 함으로써 매우 작은 셀 구조의 반도체 소자 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 소자의 제조방법에 있어서, 실리콘기판내에 산소를 이온주입하고 열처리하여 제1절연막을 형성하는 단계와, 상기 제1절연막 상부의 일정 부분에 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 제1불순물주입층을 형성하는 단계와, 상기 제1불순물주입층 상부에 NMOSFET의 경우 P형(또는 PMOSFET의 경우 N형)으로 불순물을 주입하여 제2불순물주입층을 형성하는 단계와, 전체 구조 상부에 감광막을 증착하고 비트라인 마스크를 사용하여 소정부분을 제거한 후 상기 제1불순물층에 비트라인을 형성하는 단계와, 상기의 동일한 방법으로 전체 상부에 사진감광막을 증착하고 소자분리 마스크를 사용하여 소정부분을 제거한 후 상기 제2불순물층에 산소를 이온주입하는 단계와, 상기 사진감광막을 완전히 제거한 후 열처리하여 제2불순물층에 활성영역과 분리영역을 형성하는 단계와, 전체 구조 상부에 사진감광막을 증착하고 게이트 마스크를 사용하여 소정부분을 제거한 후 제2불순물층과 소자분리막을 제1불순물층과 비트라인 분리막이 들어날때까지 식각하여 트렌치를 형성하는 단계와, 전체 구조 상부에 게이트 산화막을 형성하고 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 소오스/드레인을 형성하는 단계와, 전체 구조 상부에 다결정실리콘막을 증착하고 건식식각방식으로 비등방성 전면식각하여 트렌치의 측벽에 게이트 전극으로 사용할 다결정실리콘스페이서막을 형성하는 단계와, 전체 구조 상부에 제2절연막을 증착하는 단계와, 상기 제2절연막 상부에 사진감광막을 증착하고 저장전극콘택홀 마스크를 사용하여 상기 감광막의 소정부분을 제거하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용하여 하부의 제2절연막을 제2불순물층이 노출될 때까지 식각하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
제1도 내지 제7도는 본 발명에 따른 반도체 소자 제조공정의 실시예를 나타낸 단면도로서, 제1도는 실리콘기판(20) 내에 SIMOX 방법으로 산소를 이온주입한 후, 열처리하여 제1절연막(1)을 형성시킨 상태를 도시한 것이다.
이어서, 제2도에 도시된 바와 같이 상기 제1도의 구조하에서 상기 제1절연막(1) 상부의 일정 부분에 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 제1불순물주입층(2)을 형성하고 상기 제1불순물주입층(2) 상부에 NMOSFET의 경우 P형(또는 PMOSFET의 경우 N형)으로 불순물을 주입하여 제2불순물주입층(3)을 형성시킨 상태를 도시한 것이다.
이어서, 제3도에 도시된 바와 같이 상기 제2도의 구조하에서 상기 전체 상부에 사진감광막을 증착하고 비트라인 마스크(표시 안됨)를 사용하여 상기 감광막의 소정부분을 제거한 후, 상기 제1불순물층(2)에 SIMOX 방법으로 산소를 이온주입하고 사진감광막을 완전히 제거한 후 열처리하여 제1불순물층(2)에 비트라인 분리막(표시 안됨)을 형성하여 자연적으로 비트라인을 형성한다.
다음, 상기와 같은 방법으로 전체 상부에 사진감광막(5)을 증착하고 소자분리 마스크를 사용하여 소정부분을 제거한 후, 상기 2불순물층(3)에 SIMOX 방법으로 산소를 이온주입하고 사진감광막을 완전히 제거한 후 열처리하여 제2불순물층(3)에 소자분리막(4)을 형성시켜 활성영역(3)과 소자분리영역(4)을 형성한다.
이때, 상기 활성영역(3)과 소자분리영역(4)을 형성하는 소자분리막을 LOCOS(Local Oxidation Over Silicon)나 PBL(Poly Buffered LOCOS) 방법을 이용하여 형성할 수도 있다.
또한, 상기 SIMOX 방법으로 제1절연층(1)과 비트라인 분리막을 형성하기 위하여 각각 실시되는 열처리를 비트라인 분리막 형성시 한번만 하여 형성할 수도 있다.
제4도는 상기 제3도의 구조하에서, 전체 구조 상부에 사진감광막을 증착하고 게이트 마스크를 사용하여 소정부분을 제거한 후 제2불순물층(3)과 소자분리막(표시 안됨)을 제1불순물층(2)과 비트라인 분리막(표시 안됨)이 드러날 때까지 식각하여 트렌치를 형성시킨 상태를 도시한 것이다.
제5도는 상기 제4도의 구조하에서 전체 구조 상부에 게이트 산화막(6)을 형성하고 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 소오스/드레인(x표시지역)을 형성시킨 상태를 도시한 것이다.
이어서, 제6도는 같이 상기 제5도의 구조하에서 전체 구조 상부에 다결정실리콘막(7)을 증착하고 건식식각 방식으로 비등방성 전면식각하여 트렌치(30)의 측벽에 다결정실리콘 스페이서막(7)을 형성시킨 상태를 도시하고 있다.
이때, 상기 다결정실리콘 스페이서막(7)을 게이트 전극으로서 사용하면 트렌치의 측벽이 채널이 형성되는 지역이 되고 각각 분리된 다결정실리콘 스페이서막은 각각 분리된 게이트 전극으로 사용할 수 있어 셀 면적을 크게 줄일 수 있다.
다음, 제7도는 상기 제6도의 구조하에서 전체 구조 상부에 제2절연막(8)을 증착한 후, 상기 제2절연막(8)의 상부에 사진감광막(9)을 증착하고 저장전극콘택홀 마스크를 사용하여 상기 사진감광막(9)의 소정부분을 제거한 후 제2절연막(8)을 제2불순물층(3)이 들어날 때까지 식각한 상태를 나타낸 단면도이다.
이상, 상술한 바와 같은 본 발명에 따른 반도체 소자의 제조방법은 SIMOX 방법과 트렌치 방법을 이용하여 간단한 기존의 공정으로써 비트라인과 소오스/드레인을 연결하는 콘택홀이 필요없고 하나의 게이트 마스크로써 두개의 게이트를 형성하여 셀 면적이 매우 작은 디램구조의 반도체 소자를 제조할 수 있다.

Claims (9)

  1. 반도체 소자의 제조방법에 있어서, 실리콘 기판내에 산소를 이온주입하고 열처리하여 제1절연막을 형성하는 단계와, 상기 제1절연막 상부의 일정 부분에 제1불순물주입층을 형성하는 단계와, 상기 제1불순물주입층 상부에 제2불순물주입층을 형성하는 단계와, 전체 구조 상부에 감광막을 증착하고 비트라인 마스크를 사용하여 소정부분을 제거한 후 상기 제1불순물층에 비트라인을 형성하는 단계와, 상기의 동일한 방법으로 전체 상부에 사진감광막을 증착하고 소자분리 마스크를 사용하여 소정부분을 제거한 후 상기 제2불순물층에 산소를 이온주입하는 단계와, 상기 사진감광막을 완전히 제거한 후 열처리하여 제2불순물층에 활성영역과 분리영역을 형성하는 단계와, 전체 구조 상부에 사진감광막을 증착하고 게이트 마스크를 사용하여 소정부분을 제거한 후 제2불순물층과 소자분리막을 제1불순물층과 비트라인 분리막이 들어날 때까지 식각하여 트렌치를 형성하는 단계와, 전체 구조 상부에 게이트 산화막을 형성하고 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 소오스/드레인을 형성하는 단계와, 전체 구조 상부에 다결정실리콘막을 증착하고 건식식각방식으로 비등방성 전면식각하여 트렌치의 측벽에 게이트 전극으로 사용할 다결정실리콘스페이서막을 형성하는 단계와, 전체 구조 상부에 제2절연막을 증착하는 단계와, 상기 제2절연막 상부에 사진감광막을 증착하고 저장전극콘택홀 마스크를 사용하여 상기 감광막의 소정부분을 제거하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용하여 하부의 제2절연막을 제2불순물층이 노출될 때까지 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 제1불순물주입층은 NMOSFET의 경우 N형(또는 PMOSFET의 경우 P형)으로 불순물을 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 제2불순물주입층은 제1불순물주입층 상부에 NMOSFET의 경우 P형(또는 PMOSFET의 경우 N형)으로 불순물을 주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서, 상기 SIMOX 방법으로 제1절연층과 비트라인 분리막을 형성하기 위하여 각각 실시되는 열처리를 비트라인 분리막 형성시 한번만 하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서, 상기 SIMOX 방법으로 제1절연층, 비트라인 분리막 그리고 소자분리막을 형성하기 위하여 각각 실시되는 열처리를 소자분리막 형성시 한번만 하여 형성하는 방법을 특징으로 하는 반도체 소자의 제조방법.
  6. 제1항에 있어서, 상기 활성영역과 소자분리영역을 형성하는 소자분리막을 LOCOS나 PBL 방식으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 상기 제6항에 있어서, SIMOX 방법으로 제1절연층과 비트라인 분리막을 형성하기 위하여 각각 실시되는 열처리를 비트라인 분리막 형성시 한번만 하여 형성하는 방법을 특징으로 하는 반도체 소자 제조방법.
  8. 상기 제1항에 있어서, 상기 활성영역과 분리영역을 형성하는 소자분리막을 트렌치 방식으로 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 상기 제8항에 있어서, SIMOX 방법으로 제1절연층과 비트라인 분리막을 형성하기 위하여 각각 실시되는 열처리를 비트라인 분리막 형성시 한번만 하여 형성하는 방법을 특징으로 하는 반도체 소자 제조방법.
KR1019950019642A 1995-06-30 1995-06-30 반도체 소자의 제조방법 KR0166507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019642A KR0166507B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019642A KR0166507B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970003533A KR970003533A (ko) 1997-01-28
KR0166507B1 true KR0166507B1 (ko) 1999-02-01

Family

ID=19419840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019642A KR0166507B1 (ko) 1995-06-30 1995-06-30 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0166507B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649813B1 (ko) * 1997-12-31 2007-11-12 주식회사 하이닉스반도체 반도체소자의제조방법

Also Published As

Publication number Publication date
KR970003533A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
JP4458442B2 (ja) Ｃｍｏｓトランジスタ及びその製造方法
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
JP3630497B2 (ja) 素子分離方法
US5907779A (en) Selective landing pad fabricating methods for integrated circuits
KR940008219B1 (ko) Cmos 제조방법
KR920004366B1 (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR0166507B1 (ko) 반도체 소자의 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
KR100406500B1 (ko) 반도체소자의 제조방법
KR20050045560A (ko) 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법
JPH09139382A (ja) 半導体装置の製造方法
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법
KR100198648B1 (ko) 디램의 시모스 제조 방법
KR100503358B1 (ko) 반도체 소자의 제조 방법
KR19980058454A (ko) 반도체 소자의 제조방법
KR950001154B1 (ko) 수직구조 엘디디 모스전계효과 트랜지스터의 제조방법
KR0166506B1 (ko) 반도체 소자의 제조방법
KR930008887B1 (ko) 반도체 장치의 소자 분리방법
KR100398571B1 (ko) 복합 반도체 소자의 제조방법
KR100215884B1 (ko) 반도체 메모리소자 및 그 제조방법
KR930009126B1 (ko) 고집적 모스 소자의 커패시터 제조방법
KR20010095475A (ko) 씨모스(ｃｍｏｓ) 트랜지스터 제조방법
KR20000045470A (ko) 반도체소자의 제조방법
KR20030052481A (ko) 반도체 소자의 제조 방법
JPS6122663A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee