JP4458442B2 - Ｃｍｏｓトランジスタ及びその製造方法 - Google Patents
Ｃｍｏｓトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4458442B2 JP4458442B2 JP11799397A JP11799397A JP4458442B2 JP 4458442 B2 JP4458442 B2 JP 4458442B2 JP 11799397 A JP11799397 A JP 11799397A JP 11799397 A JP11799397 A JP 11799397A JP 4458442 B2 JP4458442 B2 JP 4458442B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- well
- impurity layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims description 83
- 239000010410 layer Substances 0.000 claims description 71
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- 150000002500 ions Chemical class 0.000 claims description 23
- 239000011229 interlayer Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 230000007257 malfunction Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- -1 phosphorus ion Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタ及びその製造方法に係り、特に高集積化のためのコンタクトマ−ジンを確保し、素子の信頼性を向上させ得るＣＭＯＳトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ素子等の高集積化に伴ってデザインル−ルが進化し、コンタクトホ−ルの寸法もサブミクロンのレベルに至っている。
【０００３】
図１は、通常のＣＭＯＳトランジスタの概略レイアウト図である。同図において、参照符号Ｐ１及びＰ２は夫々Ｎ型及びＰ型の活性領域を形成するためのマスクパタ−ンを示し、Ｐ３及びＰ４は夫々ＮＭＯＳ及びＰＭＯＳトランジスタのゲ−トを形成するためのマスクパタ−ンを示し、Ｐ５及びＰ６は夫々ＮＭＯＳ及びＰＭＯＳトランジスタのソ−ス／ドレインと配線層とを連結するコンタクトホ−ルを形成するためのマスクパタ−ンを示している。
【０００４】
また、参照符号Ｌは素子間の分離領域の距離を、ｘ１はゲ−トとコンタクトとのマ−ジンの距離を、ｘ２及びｙは夫々コンタクトに対するｘ及びｙ方向の活性領域のオ−バ−ラップのマ−ジンを示す。
【０００５】
素子の高集積化によるデザインル−ルの進歩は活性領域とコンタクトホ−ルとのマ−ジンの減少をもたらし、例えば６４ＭのＤＲＡＭ級以上ではｘ１、ｘ２及びｙが０．１μｍ以下にまで小さくなる。このデザインル−ルの減少を克服するための方法として、コンタクトホ−ルの寸法を縮めて工程のマ−ジンを確保する方法、素子間の分離距離Ｌを縮小する方法、ゲ−トとコンタクトとのマ−ジン距離ｘ１または活性領域のオ−バ−ラップのマ−ジンｘ２，ｙを縮小する方法が用いられている。
【０００６】
しかしながら、これらの方法では、工程間において０．１μｍ以下にまでミスアラインを制御する必要があり、量産工程に適用しにくいという問題があった。さらに、特にコンタクトホ−ルの寸法を縮める方法は、コンタクト抵抗の増加をもたらして素子の動作速度を低下し、またコンタクトホ−ルのアスペクト比を増やしてコンタクトホ−ルの埋込みを困難にする問題があった。
【０００７】
図２Ａ乃至図２Ｄは、従来のＣＭＯＳトランジスタの製造方法を説明するための断面図であって、ＮＭＯＳのソ−ス／ドレインに対してＬＤＤ（Lightly Doped Drain)構造を適用した場合を示している。
【０００８】
図２Ａに示す工程では、先ず、半導体基板２の表面に活性領域と非活性領域とを分離するためのフィ−ルド酸化膜４を形成した後に、通常のウェル形成工程を用いてＮウェル６及びＰウェルを形成する。次いで、半導体基板２上にゲ−ト絶縁膜８を形成し、その上に不純物のド−プされたポリシリコンを蒸着し、これをパタニングしてゲ−ト電極１０を形成する。
【０００９】
図２Ｂに示す工程では、先ず、ゲ−ト電極１０をマスクとして用いて半導体基板２の全面にＮ型の不純物イオンを低濃度で注入してＮ-ソ−ス／ドレイン１２を形成する。このイオン注入工程は、ＮＭＯＳ領域のみならずＰＭＯＳ領域に対しても行われる。これにより、ＰＭＯＳ領域にも、ＰＭＯＳトランジスタのショ−トチャンネル効果を抑制するためのＮ-ソ−ス／ドレイン１４が形成される。
【００１０】
次に、半導体基板２の全面に絶縁物質を蒸着・パタニングしてスペ−サ形状の絶縁層１６を形成する。そして、絶縁層１６とＮＭＯＳ及びＰＭＯＳ領域を限定するフォトレジストパタ−ン（図示せず）をマスクとして用いて半導体基板２のＮＭＯＳ及びＰＭＯＳトランジスタ領域に不純物を高濃度で注入してＮ+ソ−ス／ドレイン１８及びＰ+ソ−ス／ドレイン１９を形成する。
【００１１】
図２Ｃに示す工程では、結果物上に高温酸化膜（ＨＴＯ）のような絶縁物質を所定の厚さで積層して層間絶縁層２０を形成した後に、ソ−ス／ドレインの上部の該層間絶縁層を取り除くことにより、トランジスタのソ−ス／ドレインと配線層とを連結するためのコンタクトホ−ル２２を形成する。
【００１２】
図２Ｄに示す工程では、コンタクトホ−ル２２の形成された結果物の全面に配線層を形成するための導電物質を蒸着してから、それをパタニングして基板の活性領域と接続された配線層２４を形成することにより、ＣＭＯＳトランジスタを完成させる。
【００１３】
従来は、ＮＭＯＳトランジスタにＬＤＤ構造を採用する工程が、その優れた信頼性のために広く適用されてきたが、最近では各種の利点のためにＰＭＯＳトランジスタにもＬＤＤ構造が採用されている。
【００１４】
ところで、半導体素子の高集積化の過程の初期においては、素子間の分離距離が十分に長かったためにＮ-またはＰ-ソ−ス／ドレインにＬＤＤ構造を適用することに問題がなかった。しかしながら、半導体素子の超高集積化に伴って、Ｎ-ソ−ス／ドレイン及びＰウェルまたはＰ-ソ−ス／ドレイン及びＮウェルとのマ−ジンが１μｍ以下にまで縮まるに至り、ＮウェルまたはＰウェルが０．１５μｍほどミスアラインされた場合においても、半導体素子の動作に好ましくない影響を及ぼすようになってきた。
【００１５】
素子間の分離距離の縮小による素子の誤動作を図３Ａ及び３Ｂ、図４Ａ及び４Ｂを参照しながら説明する。
【００１６】
図３Ａは、ＣＭＯＳトランジスタのＮ-ソ−ス／ドレインとＮウェルとの連結に起因する素子の誤動作を説明するための断面図であり、図３Ｂは、図３Ａの一部を拡大した図である。
【００１７】
ＮＭＯＳトランジスタのＮ-ソ−ス／ドレイン１２に注入されているＮ型の不純物またはＮウェル６に注入されているＮ型の不純物が、後続の熱工程により側面に拡散されてＮ-ソ−ス／ドレイン１２とＮウェル６とが接するようになる。これをさらに詳しく説明する。
【００１８】
Ｎ-ソ−ス／ドレイン１２の不純物の濃度が２．０×１０13イオン／ｃｍ2、注入エネルギ−が３０ｋｅＶであると仮定すると、Ｎ-ソ−ス／ドレインの形成後に８５０℃でアニーリングを施すと、Ｎ-ソ−ス／ドレイン内の不純物の拡散の長さは０．２５μｍ程度となる。したがって、素子間の分離距離Ｌ（図１参照）が１．０μｍの場合は、この拡散により工程マ−ジンの１／４が占められる。また、Ｎウェル６が２．０×１０13イオン／ｃｍ2の濃度で注入されている場合は、Ｎウェル６に注入されている不純物も後続の熱工程により０．２５μｍ程度拡散される。したがって、Ｎ-ソ−ス／ドレイン１２とＮウェル６の不純物との両方が拡散される場合は、その拡散の長さが０．５μｍとなり、Ｎ-ソ−ス／ドレイン１２とＮウェル６は相互に接する。
【００１９】
このとき、ＣＭＯＳトランジスタの動作を見ると、Ｎ-ドレインが出力端子ＶOUTであり、Ｎウェルにウェルバイアスを印加するＮ+領域の電圧がＶDDであると仮定すると、出力電圧ＶOUT はＶDDと同一電位になり、誤動作が発生する。
【００２０】
図４Ａは、ＣＭＯＳトランジスタのＰ+ソ−ス／ドレインのミスアラインによる素子の誤動作を説明するための断面図であり、図４Ｂは、図４Ａの一部を拡大した図である。
【００２１】
図４Ａ及び図４Ｂに示すように、Ｎ型のイオンが低濃度でＮＭＯＳ及びＰＭＯＳトランジスタの全面に注入された状態で、Ｐ+ソ−ス／ドレインを形成するためにＰ型のイオンを高濃度で注入する場合を考えると、ミスアラインによりＰ型のイオンがＮ型のイオンを完全に補償しない現象が発生する。この場合、配線層を形成した後に電圧を印加すると、残存するＮ-ソ−ス／ドレイン１２がＮウェル６と接することにより、ＮＭＯＳトランジスタの逆バイアス電圧ＶBBがＰＭＯＳトランジスタのＶDDと導通する。
【００２２】
半導体素子の高集積化の初期の過程では、このようなミスアラインは問題とならなかったが、半導体素子の寸法の縮小に伴って、Ｐ+領域のミスアラインが０．１μｍ程度発生した場合においても素子の誤動作が生じて素子の信頼性を低下させる。
【００２３】
【発明が解決しようとする課題】
本発明の１つの目的は、素子間の分離距離の縮小による素子の誤動作を防止すると共にコンタクトマ−ジンを確保した構造のＣＭＯＳトランジスタを提供することにある。また、本発明の他の目的は、該ＣＭＯＳトランジスタに好適な製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記目的を達成するために本発明によるＣＭＯＳトランジスタは、半導体基板に形成されたＮウェル及びＰウェルと、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側のウェル内に形成されたソース／ドレインとをそれぞれ備えるＮＭＯＳ及びＰＭＯＳトラジスタと、前記ＮＭＯＳ及びＰＭＯＳトランジスタのソース／ドレインの上部に形成され、前記ソース／ドレインと配線層とを連結するためのコンタクトホールと、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の下部に、その上部に形成されたコンタクトホールに自己整合して形成され、そのソース／ドレインと反対の導電型を有する第１不純物層と、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方に、その上部に形成されたコンタクトホ−ルに自己整合して形成され、そのソース／ドレインと同じ導電型を有する第２不純物層とを備え、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、前記第１不純物層は、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲んでいることを特徴とする。
【００２５】
前記Ｎ−の不純物層は１．０×１０ １３ 〜５．０×１０ １３ イオン／ｃｍ ２ の濃度で不純物がド−プされており、前記第１不純物層は前記Ｎ−の不純物層の１．５倍の濃度で不純物がド−プされていることが好ましい。
【００２６】
前記他の目的を達成するために本発明によるＣＭＯＳトランジスタの製造方法は、半導体基板に活性領域及び非活性領域を限定する素子分離膜を形成する段階と、前記半導体基板にＮウェル及びＰウェルを形成する段階と、前記Ｎウェル及びＰウェルの上にゲート絶縁膜を介してゲート電極を形成する段階と、前記ゲート電極の両側のＮウェル及びＰウェルの内にＮ型及びＰ型のソース／ドレインをそれぞれ形成する段階と、その結果物上に層間絶縁膜を形成する段階と、前記ソース／ドレインの上部に形成された前記層間絶縁膜を食刻してソース／ドレインと配線層とを連結するコンタクトホールを形成する段階と、前記コンタクトホールを通して不純物イオンを注入することにより、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の領域に、そのソース／ドレインと反対の導電型を有する第１不純物層を形成すると同時に前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方の領域にそのソース／ドレインと同じ導電型を有する第２不純物層を形成する段階とを含み、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、前記第１不純物層及び前記第２不純物層を形成する段階は、前記第１不純物層が、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲むように実施されることを特徴とする。
【００２７】
本発明の好適な実施の形態に拠れば、前記ゲ−ト電極を形成する段階の後に、前記ゲ−ト電極をマスクとして用いて前記半導体基板の全面にＮ型の不純物を１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度で注入する段階をさらに含むことが望ましい。
【００２８】
そして、前記第１不純物層を形成するための不純物イオンは１．０×１０13イオン／ｃｍ2〜１．０×１０15イオン／ｃｍ2の濃度で注入することが望ましい。
【００３０】
そして、前記不純物イオンを注入する段階の後に、４５０〜９００℃程度の温度で高速熱処理工程またはアニ−リングを施す段階をさらに含むことが望ましい。
【発明の実施の形態】
以下、添付図面に基づいて本発明の好適な実施の形態を詳しく説明する。
【００３１】
図５は、本発明の好適な実施の形態に係るＣＭＯＳトランジスタの構造を示す断面図である。同図において、１００は半導体基板、５２は素子間の分離のためのフィ−ルド酸化膜、５４はＮＭＯＳトランジスタを形成するためのＰウェル、５６はＰＭＯＳトランジスタを形成するためのＮウェル、５８はゲ−ト絶縁膜、６０はＮＭＯＳトランジスタのゲ−ト電極、６２はＰＭＯＳトランジスタのゲ−ト電極、６４はＮ-ソ−ス／ドレイン、６６，７６は層間絶縁膜、７０はＮ+ソ−ス／ドレイン、７４はＰ+ソ−ス／ドレイン、８０はＰ-プラグ、８２は配線層を夫々示す。
【００３２】
フィ−ルド酸化膜５２により活性領域と非活性領域とに分離された半導体基板１００にＰウェル５４及びＮウェル５６が夫々隣接して形成されており、半導体基板１００上にはゲ−ト絶縁膜５８を介してＮＭＯＳ及びＰＭＯＳトランジスタのゲ−ト電極６０，６２が夫々形成されている。
【００３３】
ＮＭＯＳトランジスタのゲ−ト電極６０の両側の半導体基板にはＮ-ソ−ス／ドレイン６４及びＮ+ソ−ス／ドレイン７０がＬＤＤの構造をなすように形成されており、ＰＭＯＳトランジスタのゲ−ト電極６２の両側の半導体基板にはＰ+ソ−ス／ドレイン７４が形成されている。ＮＭＯＳ及びＰＭＯＳトランジスタのソ−ス／ドレインの上部には、層間絶縁膜７６を部分的に食刻して形成されたコンタクトホ−ルと、該コンタクトホ−ルを埋め込む配線層８２とが形成されている。
【００３４】
図６は、図５に示すＮＭＯＳのソ−ス／ドレインの拡大図である。図６において、ゲ−ト電極６０の下部のチャンネルから見るとＮ-（６４），Ｎ+（７０），Ｐ-（８０）の順序に不純物層が形成されており、Ｎウェル５６側から見るとＮ-ソ−ス／ドレイン６４を完全に取り囲むようにＰ-プラグ８０が形成されている。そして、配線層８２はＮＭＯＳトランジスタのゲ−ト電極６０からは一定の距離だけ離間し、フィ−ルド酸化膜５２には近接するように形成されている。これは、層間絶縁層７６を部分的に食刻してコンタクトホ−ルを形成して、該コンタクトホールを通してＰ-型のイオンを注入する際に、ゲ−ト電極６０の下部のチャンネルから見てＮ-，Ｎ+，Ｐ-の順序に不純物領域を形成し、Ｎウェル５６側から見てＮ-ソ−ス／ドレイン６４を完全に取り囲むようにＰ-プラグ８０を形成するためである。
【００３５】
Ｎ-ソ−ス／ドレイン６４には、Ｎ型の不純物（例えば、リンイオン）が１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度で、Ｎ+ソ−ス／ドレイン７０には砒素イオンが１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度で、そしてＰ-プラグ８０にはＮ-ソ−ス／ドレイン６４の不純物の１．５倍程度の濃度でＰ型のイオンが注入されている。
【００３６】
この実施の形態に係るＣＭＯＳトラトランジスタによれば、Ｎウェルと隣接する部位のＮ-ソ−ス／ドレイン６４をＰ-プラグ８０が完全に取り囲んでいる。したがって、後続の工程によりソ−ス／ドレインまたはウェルの不純物が拡散した場合やＰ+ソ−ス／ドレインにミスアラインが発生した場合においても、Ｎ-ソ−ス／ドレインとＮウェルとが接触する現象が発生しない。したがって、素子の誤動作を防止すると共に素子の信頼性を向上させることができる。
【００３７】
上記の実施の形態においては、ＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する例について説明したが、その反対の場合、すなわち、Ｐ+ソ−ス／ドレインを遮るためにＮプラグを形成することも有効である。さらに、ＮＭＯＳとＰＭＯＳの両側にそれぞれソ−ス／ドレインと反対の導電型でド−プされたプラグを形成することも有効である。
【００３８】
図７Ａ乃至図７Ｆは、本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を工程順に説明するための断面図である。
【００３９】
図７Ａはフィ−ルド酸化膜５２及びゲ−ト電極６０，６２を形成する段階を示す。この段階は、半導体基板１００の表面に活性領域を限定するフィ−ルド酸化膜を形成する第１工程と、半導体基板１００にＰウェル及びＮウェルを形成する第２工程と、半導体基板１００の表面にゲ−ト絶縁膜を形成する第３工程と、該ゲ−ト絶縁膜上にゲ−ト導電層を形成する第４工程と、該ゲ−ト導電層と該ゲ−ト絶縁膜をパタニングしてゲ−ト電極を形成する第５工程とを含む。
【００４０】
具体的には、半導体基板１００の表面に選択的酸化（ＬＯＣＯＳ）のような通常の素子分離工程を適用して、活性領域と非活性領域を限定するためのフィ−ルド酸化膜５２を１０００〜５０００Å程度の厚さに形成する。次に、フィ−ルド酸化膜５２の形成された結果物の所定の領域に通常の写真食刻工程及びイオン注入技術を用いてＰ-不純物を注入した後に、高温熱処理して所望の深さまで該不純物を拡散させることによりＰウェル５４を形成し、またＰウェル５４の形成工程と同様にしてＮウェル５６を形成する。
【００４１】
次に、フィ−ルド酸化膜の形成された半導体基板上に６０〜２００Å程度の薄い熱酸化膜を成長させてゲ−ト絶縁膜５８を形成する。その後、その結果物の全面に、例えば不純物のド−プされたポリシリコン膜を形成して、該ポリシリコン膜とゲ−ト絶縁膜を異方性食刻することにより、ＮＭＯＳ及びＰＭＯＳトランジスタのゲ−ト電極６０，６２をそれぞれ形成する。
【００４２】
図７Ｂは、Ｎ-ソ−ス／ドレインを形成するためのイオン注入段階を示す。具体的には、半導体基板の全面にＮ型の不純物、例えばリンイオンを１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度、２０ＫｅＶ〜６０ＫｅＶのエネルギ−で注入することにより、Ｎ-ソ−ス／ドレイン６４を形成する。ここで、写真食刻工程を適用してＮＭＯＳ領域にのみＮ-ソ−ス／ドレインを形成することもできる。しかしながら、前記のようにＮＭＯＳ及びＰＭＯＳの全面にＮ-不純物を注入した後に、後続の工程でＰ+ソ−ス／ドレインを形成した場合にはショ−トチャンネル効果を低減することができるという長所がある。
【００４３】
図７Ｃは、層間絶縁膜及びＮ+ソ−ス／ドレインを形成する段階を示す。この段階は、ゲ−ト電極を取り囲むスペ−サ形状の層間絶縁膜を形成する第１工程と、ＮＭＯＳ領域を限定する第１フォトレジストパタ−ンを形成する第２工程と、該ＮＭＯＳ領域に不純物イオンを注入してＮ+ソ−ス／ドレインを形成する第３工程とを含む。
【００４４】
具体的には、図７Ｂに示すような結果物上に高温酸化膜（ＨＴＯ）のような絶縁物質を蒸着し、これを異方性食刻してゲ−ト電極６０，６２を取り囲むスペ−サ形状の層間絶縁膜６６を形成する。次いで、層間絶縁膜の形成された結果物上にフォトレジストを塗布した後に、マスク露光及び現像工程によりＮＭＯＳ領域を開放する第１フォトレジストパタ−ン６８を形成する。次に、第１フォトレジストパタ−ン６８をマスクとして用いて、開放された領域の半導体基板にＮ型の不純物、例えば砒素イオンを１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度と２０ｋｅＶ〜６０ｋｅＶのエネルギ−で注入することにより、Ｎ+ソ−ス／ドレイン７０を形成する。
【００４５】
図７Ｄは、Ｐ+ソ−ス／ドレインを形成する段階を示す。この段階は、第１フォトレジストパタ−ン６８を取り除く第１工程と、その結果物上に写真食刻工程によりＰＭＯＳ領域を限定する第２フォトレジストパタ−ン７２を形成する第２工程と、イオン注入によりＰ+ソ−ス／ドレイン７４を形成する第３工程とを含む。
【００４６】
具体的には、第１フォトレジストパタ−ン６８（図７Ｃ参照）を取り除いた後に、その結果物上にフォトレジストを塗布し、マスク露光及び現像工程によりＰＭＯＳ領域を開放する第２フォトレジストパタ−ン７２を形成する。次いで、第２フォトレジストパタ−ン７２をマスクとして用いて半導体基板にＰ-不純物、例えばＢＦ2を１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度、２０ＫｅＶ〜６０ＫｅＶのエネルギ−で注入する。これによりＰＭＯＳ領域に注入されているＮ-不純物は完全に補償されてＰ+ソ−ス／ドレイン７４が形成される。
【００４７】
次に、Ｎ+ソ−ス／ドレイン７０及びＰ+ソ−ス／ドレイン７４の不純物を活性化するために８００〜９００℃でアニ−リングを施す。
【００４８】
図７Ｅは、コンタクトホ−ルの形成及びプラグイオン注入の段階を示す。この段階は、第２フォトレジストパタ−ン７２を取り除く第１工程と、層間絶縁膜を形成する第２工程と、コンタクトホ−ルを形成する第３工程と、プラグイオンを注入する第４工程とを含む。
【００４９】
具体的には、第２フォトレジストパタ−ン７２を取り除いた後に、その結果物の全面に高温酸化膜（ＨＴＯ）のような絶縁物質を蒸着して層間絶縁膜７６を形成し、通常の写真食刻工程により層間絶縁膜７６を部分的に食刻することにより、半導体基板の活性領域と配線層とを連結するためのコンタクトホ−ル７８を形成する。
【００５０】
次いで、コンタクトホ−ル７８を通して半導体基板が露出した領域にＰ-不純物、例えばＢＦ2またはボロンイオンを注入することにより、コンタクトホ−ルの形成された部位の半導体基板の表面にＰ-プラグ８０を形成する。この際、Ｐ-プラグ８０の形成のためのイオンの注入を、写真食刻工程によりＰＭＯＳ領域を遮った後に行うことによりＮＭＯＳ領域にのみ局部的に施すことができる。
【００５１】
Ｐ-プラグ８０を形成するための不純物イオンの注入は、Ｎ-ソ−ス／ドレインにド−プされた不純物の濃度の約１．５倍程度で施すことが好ましい。
【００５２】
ＮＭＯＳトランジスタのソ−ス／ドレインにおいて、ＬＤＤ構造を形成しつつＰ-プラグ８０がＮ-ソ−ス／ドレイン６４を完全に取り囲んでＮ-ソ−ス／ドレイン６４をＮウェル５６と接触しないようにするために、コンタクトホ−ル７８をゲ−ト電極６０から一定の距離ほど隔てて形成し、フィ−ルド酸化膜５２には近接するように形成することが好ましい。
【００５３】
図７Ｆは配線層を形成する段階を示す。具体的には、半導体基板に対して４５０〜９００℃程度の温度で急速熱処理工程（ＲＴＰ）またはアニ−リングを施してＰ-プラグ８０に注入された不純物を活性化する。次いで、結果物の全面にアルミニウム（Ａｌ）のような配線金属を蒸着してからパタニングして配線層８２を形成することにより、ＣＭＯＳトランジスタを完成する。
【００５４】
以上、本発明の好適な実施の形態としてＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する例について説明したが、その反対の場合、すなわち、ＰＭＯＳトランジスタのソ−ス／ドレインにＮ-プラグを形成することも有効である。さらに、ＮＭＯＳ及びＰＭＯＳのソ−ス／ドレインにそれぞれ反対の導電型の不純物でド−プされたプラグを形成することも有効である。
【００５５】
上述の実施の形態に係るＣＭＯＳトランジスタ及びその製造方法によれば、ＮＭＯＳまたはＰＭＯＳトランジスタのソ−ス／ドレインのうち少なくともいずれか一つの領域内に、隣接するウェルとソ−ス／ドレインが接触しないように、その反対の導電型のプラグを形成することにより、従来の問題点を解決する。
【００５６】
すなわち、例えばＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する場合は、Ｎウェルと隣接する部位のＮ+ソ−ス／ドレインを完全に取り囲むように該Ｐ-プラグを形成することにより、ソ−ス／ドレインまたは隣接するウェルの不純物が拡散した場合又は活性領域のミスアラインが発生した場合においても、ソ−ス／ドレインとウェルとの接触現象が発生しないため、素子の誤動作を防止することができる。
【００５７】
したがって、この実施の形態に拠れば、素子の電気的特性の改善と共に収率を向上させることができる。
【００５８】
本発明は上記の特定の実施の形態に限定されず、本発明の技術的思想の範囲内において様々な変形をなし得る。
【００５９】
【発明の効果】
本発明に拠れば、素子間の分離距離の縮小による素子の誤動作を防止すると共にコンタクトマ−ジンを確保することができる。
【００６０】
【図面の簡単な説明】
【図１】通常のＣＭＯＳトランジスタの概略レイアウトである。
【図２Ａ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｂ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｃ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｄ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図３Ａ】ＣＭＯＳトランジスタのＮ-ソ−ス／ドレインとＮウェルとが連結されることによる素子の誤動作を説明するための図である。
【図３Ｂ】図３Ａの一部を拡大した図である。
【図４Ａ】ＣＭＯＳトランジスタのＰ+ソ−ス／ドレインのミスアラインによる素子の誤動作を説明するための図である。
【図４Ｂ】図４Ａの一部を拡大した図である。
【図５】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの構造を示す断面図である。
【図６】図５の一部を拡大した図である。
【図７Ａ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｂ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｃ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｄ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｅ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｆ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【符号の説明】
２ 半導体基板
４ フィールド酸化膜
５ Ｐウェル
６ Ｎウェル
１０ ゲート電極
１２ Ｎ-ソ−ス／ドレイン
１４ Ｎ-ソ−ス／ドレイン
１６ 絶縁層
１８ Ｎ+ソ−ス／ドレイン
１９ Ｐ+ソ−ス／ドレイン
２０ 層間絶縁層
２４ 配線層
５２ フィ−ルド酸化膜
５４ Ｐウェル
５６ Ｎウェル
５８ ゲート絶縁膜
６０ ゲート電極
６２ ゲート
６４ Ｎ-ソ−ス／ドレイン
６６ 層間絶縁層
６８ 第１フォトレジストパタ−ン
７０ Ｎ+ソ−ス／ドレイン
７２ 第２フォトレジストパタ−ン
７４ Ｐ+ソ−ス／ドレイン
７６ 層間絶縁層
７８ コンタクトホール
８０ Ｐ-プラグ
８２ 配線層
１００ 半導体基板
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタ及びその製造方法に係り、特に高集積化のためのコンタクトマ−ジンを確保し、素子の信頼性を向上させ得るＣＭＯＳトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
半導体メモリ素子等の高集積化に伴ってデザインル−ルが進化し、コンタクトホ−ルの寸法もサブミクロンのレベルに至っている。
【０００３】
図１は、通常のＣＭＯＳトランジスタの概略レイアウト図である。同図において、参照符号Ｐ１及びＰ２は夫々Ｎ型及びＰ型の活性領域を形成するためのマスクパタ−ンを示し、Ｐ３及びＰ４は夫々ＮＭＯＳ及びＰＭＯＳトランジスタのゲ−トを形成するためのマスクパタ−ンを示し、Ｐ５及びＰ６は夫々ＮＭＯＳ及びＰＭＯＳトランジスタのソ−ス／ドレインと配線層とを連結するコンタクトホ−ルを形成するためのマスクパタ−ンを示している。
【０００４】
また、参照符号Ｌは素子間の分離領域の距離を、ｘ１はゲ−トとコンタクトとのマ−ジンの距離を、ｘ２及びｙは夫々コンタクトに対するｘ及びｙ方向の活性領域のオ−バ−ラップのマ−ジンを示す。
【０００５】
素子の高集積化によるデザインル−ルの進歩は活性領域とコンタクトホ−ルとのマ−ジンの減少をもたらし、例えば６４ＭのＤＲＡＭ級以上ではｘ１、ｘ２及びｙが０．１μｍ以下にまで小さくなる。このデザインル−ルの減少を克服するための方法として、コンタクトホ−ルの寸法を縮めて工程のマ−ジンを確保する方法、素子間の分離距離Ｌを縮小する方法、ゲ−トとコンタクトとのマ−ジン距離ｘ１または活性領域のオ−バ−ラップのマ−ジンｘ２，ｙを縮小する方法が用いられている。
【０００６】
しかしながら、これらの方法では、工程間において０．１μｍ以下にまでミスアラインを制御する必要があり、量産工程に適用しにくいという問題があった。さらに、特にコンタクトホ−ルの寸法を縮める方法は、コンタクト抵抗の増加をもたらして素子の動作速度を低下し、またコンタクトホ−ルのアスペクト比を増やしてコンタクトホ−ルの埋込みを困難にする問題があった。
【０００７】
図２Ａ乃至図２Ｄは、従来のＣＭＯＳトランジスタの製造方法を説明するための断面図であって、ＮＭＯＳのソ−ス／ドレインに対してＬＤＤ（Lightly Doped Drain)構造を適用した場合を示している。
【０００８】
図２Ａに示す工程では、先ず、半導体基板２の表面に活性領域と非活性領域とを分離するためのフィ−ルド酸化膜４を形成した後に、通常のウェル形成工程を用いてＮウェル６及びＰウェルを形成する。次いで、半導体基板２上にゲ−ト絶縁膜８を形成し、その上に不純物のド−プされたポリシリコンを蒸着し、これをパタニングしてゲ−ト電極１０を形成する。
【０００９】
図２Ｂに示す工程では、先ず、ゲ−ト電極１０をマスクとして用いて半導体基板２の全面にＮ型の不純物イオンを低濃度で注入してＮ-ソ−ス／ドレイン１２を形成する。このイオン注入工程は、ＮＭＯＳ領域のみならずＰＭＯＳ領域に対しても行われる。これにより、ＰＭＯＳ領域にも、ＰＭＯＳトランジスタのショ−トチャンネル効果を抑制するためのＮ-ソ−ス／ドレイン１４が形成される。
【００１０】
次に、半導体基板２の全面に絶縁物質を蒸着・パタニングしてスペ−サ形状の絶縁層１６を形成する。そして、絶縁層１６とＮＭＯＳ及びＰＭＯＳ領域を限定するフォトレジストパタ−ン（図示せず）をマスクとして用いて半導体基板２のＮＭＯＳ及びＰＭＯＳトランジスタ領域に不純物を高濃度で注入してＮ+ソ−ス／ドレイン１８及びＰ+ソ−ス／ドレイン１９を形成する。
【００１１】
図２Ｃに示す工程では、結果物上に高温酸化膜（ＨＴＯ）のような絶縁物質を所定の厚さで積層して層間絶縁層２０を形成した後に、ソ−ス／ドレインの上部の該層間絶縁層を取り除くことにより、トランジスタのソ−ス／ドレインと配線層とを連結するためのコンタクトホ−ル２２を形成する。
【００１２】
図２Ｄに示す工程では、コンタクトホ−ル２２の形成された結果物の全面に配線層を形成するための導電物質を蒸着してから、それをパタニングして基板の活性領域と接続された配線層２４を形成することにより、ＣＭＯＳトランジスタを完成させる。
【００１３】
従来は、ＮＭＯＳトランジスタにＬＤＤ構造を採用する工程が、その優れた信頼性のために広く適用されてきたが、最近では各種の利点のためにＰＭＯＳトランジスタにもＬＤＤ構造が採用されている。
【００１４】
ところで、半導体素子の高集積化の過程の初期においては、素子間の分離距離が十分に長かったためにＮ-またはＰ-ソ−ス／ドレインにＬＤＤ構造を適用することに問題がなかった。しかしながら、半導体素子の超高集積化に伴って、Ｎ-ソ−ス／ドレイン及びＰウェルまたはＰ-ソ−ス／ドレイン及びＮウェルとのマ−ジンが１μｍ以下にまで縮まるに至り、ＮウェルまたはＰウェルが０．１５μｍほどミスアラインされた場合においても、半導体素子の動作に好ましくない影響を及ぼすようになってきた。
【００１５】
素子間の分離距離の縮小による素子の誤動作を図３Ａ及び３Ｂ、図４Ａ及び４Ｂを参照しながら説明する。
【００１６】
図３Ａは、ＣＭＯＳトランジスタのＮ-ソ−ス／ドレインとＮウェルとの連結に起因する素子の誤動作を説明するための断面図であり、図３Ｂは、図３Ａの一部を拡大した図である。
【００１７】
ＮＭＯＳトランジスタのＮ-ソ−ス／ドレイン１２に注入されているＮ型の不純物またはＮウェル６に注入されているＮ型の不純物が、後続の熱工程により側面に拡散されてＮ-ソ−ス／ドレイン１２とＮウェル６とが接するようになる。これをさらに詳しく説明する。
【００１８】
Ｎ-ソ−ス／ドレイン１２の不純物の濃度が２．０×１０13イオン／ｃｍ2、注入エネルギ−が３０ｋｅＶであると仮定すると、Ｎ-ソ−ス／ドレインの形成後に８５０℃でアニーリングを施すと、Ｎ-ソ−ス／ドレイン内の不純物の拡散の長さは０．２５μｍ程度となる。したがって、素子間の分離距離Ｌ（図１参照）が１．０μｍの場合は、この拡散により工程マ−ジンの１／４が占められる。また、Ｎウェル６が２．０×１０13イオン／ｃｍ2の濃度で注入されている場合は、Ｎウェル６に注入されている不純物も後続の熱工程により０．２５μｍ程度拡散される。したがって、Ｎ-ソ−ス／ドレイン１２とＮウェル６の不純物との両方が拡散される場合は、その拡散の長さが０．５μｍとなり、Ｎ-ソ−ス／ドレイン１２とＮウェル６は相互に接する。
【００１９】
このとき、ＣＭＯＳトランジスタの動作を見ると、Ｎ-ドレインが出力端子ＶOUTであり、Ｎウェルにウェルバイアスを印加するＮ+領域の電圧がＶDDであると仮定すると、出力電圧ＶOUT はＶDDと同一電位になり、誤動作が発生する。
【００２０】
図４Ａは、ＣＭＯＳトランジスタのＰ+ソ−ス／ドレインのミスアラインによる素子の誤動作を説明するための断面図であり、図４Ｂは、図４Ａの一部を拡大した図である。
【００２１】
図４Ａ及び図４Ｂに示すように、Ｎ型のイオンが低濃度でＮＭＯＳ及びＰＭＯＳトランジスタの全面に注入された状態で、Ｐ+ソ−ス／ドレインを形成するためにＰ型のイオンを高濃度で注入する場合を考えると、ミスアラインによりＰ型のイオンがＮ型のイオンを完全に補償しない現象が発生する。この場合、配線層を形成した後に電圧を印加すると、残存するＮ-ソ−ス／ドレイン１２がＮウェル６と接することにより、ＮＭＯＳトランジスタの逆バイアス電圧ＶBBがＰＭＯＳトランジスタのＶDDと導通する。
【００２２】
半導体素子の高集積化の初期の過程では、このようなミスアラインは問題とならなかったが、半導体素子の寸法の縮小に伴って、Ｐ+領域のミスアラインが０．１μｍ程度発生した場合においても素子の誤動作が生じて素子の信頼性を低下させる。
【００２３】
【発明が解決しようとする課題】
本発明の１つの目的は、素子間の分離距離の縮小による素子の誤動作を防止すると共にコンタクトマ−ジンを確保した構造のＣＭＯＳトランジスタを提供することにある。また、本発明の他の目的は、該ＣＭＯＳトランジスタに好適な製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
上記目的を達成するために本発明によるＣＭＯＳトランジスタは、半導体基板に形成されたＮウェル及びＰウェルと、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側のウェル内に形成されたソース／ドレインとをそれぞれ備えるＮＭＯＳ及びＰＭＯＳトラジスタと、前記ＮＭＯＳ及びＰＭＯＳトランジスタのソース／ドレインの上部に形成され、前記ソース／ドレインと配線層とを連結するためのコンタクトホールと、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の下部に、その上部に形成されたコンタクトホールに自己整合して形成され、そのソース／ドレインと反対の導電型を有する第１不純物層と、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方に、その上部に形成されたコンタクトホ−ルに自己整合して形成され、そのソース／ドレインと同じ導電型を有する第２不純物層とを備え、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、前記第１不純物層は、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲んでいることを特徴とする。
【００２５】
前記Ｎ−の不純物層は１．０×１０ １３ 〜５．０×１０ １３ イオン／ｃｍ ２ の濃度で不純物がド−プされており、前記第１不純物層は前記Ｎ−の不純物層の１．５倍の濃度で不純物がド−プされていることが好ましい。
【００２６】
前記他の目的を達成するために本発明によるＣＭＯＳトランジスタの製造方法は、半導体基板に活性領域及び非活性領域を限定する素子分離膜を形成する段階と、前記半導体基板にＮウェル及びＰウェルを形成する段階と、前記Ｎウェル及びＰウェルの上にゲート絶縁膜を介してゲート電極を形成する段階と、前記ゲート電極の両側のＮウェル及びＰウェルの内にＮ型及びＰ型のソース／ドレインをそれぞれ形成する段階と、その結果物上に層間絶縁膜を形成する段階と、前記ソース／ドレインの上部に形成された前記層間絶縁膜を食刻してソース／ドレインと配線層とを連結するコンタクトホールを形成する段階と、前記コンタクトホールを通して不純物イオンを注入することにより、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の領域に、そのソース／ドレインと反対の導電型を有する第１不純物層を形成すると同時に前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方の領域にそのソース／ドレインと同じ導電型を有する第２不純物層を形成する段階とを含み、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、前記第１不純物層及び前記第２不純物層を形成する段階は、前記第１不純物層が、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲むように実施されることを特徴とする。
【００２７】
本発明の好適な実施の形態に拠れば、前記ゲ−ト電極を形成する段階の後に、前記ゲ−ト電極をマスクとして用いて前記半導体基板の全面にＮ型の不純物を１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度で注入する段階をさらに含むことが望ましい。
【００２８】
そして、前記第１不純物層を形成するための不純物イオンは１．０×１０13イオン／ｃｍ2〜１．０×１０15イオン／ｃｍ2の濃度で注入することが望ましい。
【００３０】
そして、前記不純物イオンを注入する段階の後に、４５０〜９００℃程度の温度で高速熱処理工程またはアニ−リングを施す段階をさらに含むことが望ましい。
【発明の実施の形態】
以下、添付図面に基づいて本発明の好適な実施の形態を詳しく説明する。
【００３１】
図５は、本発明の好適な実施の形態に係るＣＭＯＳトランジスタの構造を示す断面図である。同図において、１００は半導体基板、５２は素子間の分離のためのフィ−ルド酸化膜、５４はＮＭＯＳトランジスタを形成するためのＰウェル、５６はＰＭＯＳトランジスタを形成するためのＮウェル、５８はゲ−ト絶縁膜、６０はＮＭＯＳトランジスタのゲ−ト電極、６２はＰＭＯＳトランジスタのゲ−ト電極、６４はＮ-ソ−ス／ドレイン、６６，７６は層間絶縁膜、７０はＮ+ソ−ス／ドレイン、７４はＰ+ソ−ス／ドレイン、８０はＰ-プラグ、８２は配線層を夫々示す。
【００３２】
フィ−ルド酸化膜５２により活性領域と非活性領域とに分離された半導体基板１００にＰウェル５４及びＮウェル５６が夫々隣接して形成されており、半導体基板１００上にはゲ−ト絶縁膜５８を介してＮＭＯＳ及びＰＭＯＳトランジスタのゲ−ト電極６０，６２が夫々形成されている。
【００３３】
ＮＭＯＳトランジスタのゲ−ト電極６０の両側の半導体基板にはＮ-ソ−ス／ドレイン６４及びＮ+ソ−ス／ドレイン７０がＬＤＤの構造をなすように形成されており、ＰＭＯＳトランジスタのゲ−ト電極６２の両側の半導体基板にはＰ+ソ−ス／ドレイン７４が形成されている。ＮＭＯＳ及びＰＭＯＳトランジスタのソ−ス／ドレインの上部には、層間絶縁膜７６を部分的に食刻して形成されたコンタクトホ−ルと、該コンタクトホ−ルを埋め込む配線層８２とが形成されている。
【００３４】
図６は、図５に示すＮＭＯＳのソ−ス／ドレインの拡大図である。図６において、ゲ−ト電極６０の下部のチャンネルから見るとＮ-（６４），Ｎ+（７０），Ｐ-（８０）の順序に不純物層が形成されており、Ｎウェル５６側から見るとＮ-ソ−ス／ドレイン６４を完全に取り囲むようにＰ-プラグ８０が形成されている。そして、配線層８２はＮＭＯＳトランジスタのゲ−ト電極６０からは一定の距離だけ離間し、フィ−ルド酸化膜５２には近接するように形成されている。これは、層間絶縁層７６を部分的に食刻してコンタクトホ−ルを形成して、該コンタクトホールを通してＰ-型のイオンを注入する際に、ゲ−ト電極６０の下部のチャンネルから見てＮ-，Ｎ+，Ｐ-の順序に不純物領域を形成し、Ｎウェル５６側から見てＮ-ソ−ス／ドレイン６４を完全に取り囲むようにＰ-プラグ８０を形成するためである。
【００３５】
Ｎ-ソ−ス／ドレイン６４には、Ｎ型の不純物（例えば、リンイオン）が１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度で、Ｎ+ソ−ス／ドレイン７０には砒素イオンが１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度で、そしてＰ-プラグ８０にはＮ-ソ−ス／ドレイン６４の不純物の１．５倍程度の濃度でＰ型のイオンが注入されている。
【００３６】
この実施の形態に係るＣＭＯＳトラトランジスタによれば、Ｎウェルと隣接する部位のＮ-ソ−ス／ドレイン６４をＰ-プラグ８０が完全に取り囲んでいる。したがって、後続の工程によりソ−ス／ドレインまたはウェルの不純物が拡散した場合やＰ+ソ−ス／ドレインにミスアラインが発生した場合においても、Ｎ-ソ−ス／ドレインとＮウェルとが接触する現象が発生しない。したがって、素子の誤動作を防止すると共に素子の信頼性を向上させることができる。
【００３７】
上記の実施の形態においては、ＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する例について説明したが、その反対の場合、すなわち、Ｐ+ソ−ス／ドレインを遮るためにＮプラグを形成することも有効である。さらに、ＮＭＯＳとＰＭＯＳの両側にそれぞれソ−ス／ドレインと反対の導電型でド−プされたプラグを形成することも有効である。
【００３８】
図７Ａ乃至図７Ｆは、本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を工程順に説明するための断面図である。
【００３９】
図７Ａはフィ−ルド酸化膜５２及びゲ−ト電極６０，６２を形成する段階を示す。この段階は、半導体基板１００の表面に活性領域を限定するフィ−ルド酸化膜を形成する第１工程と、半導体基板１００にＰウェル及びＮウェルを形成する第２工程と、半導体基板１００の表面にゲ−ト絶縁膜を形成する第３工程と、該ゲ−ト絶縁膜上にゲ−ト導電層を形成する第４工程と、該ゲ−ト導電層と該ゲ−ト絶縁膜をパタニングしてゲ−ト電極を形成する第５工程とを含む。
【００４０】
具体的には、半導体基板１００の表面に選択的酸化（ＬＯＣＯＳ）のような通常の素子分離工程を適用して、活性領域と非活性領域を限定するためのフィ−ルド酸化膜５２を１０００〜５０００Å程度の厚さに形成する。次に、フィ−ルド酸化膜５２の形成された結果物の所定の領域に通常の写真食刻工程及びイオン注入技術を用いてＰ-不純物を注入した後に、高温熱処理して所望の深さまで該不純物を拡散させることによりＰウェル５４を形成し、またＰウェル５４の形成工程と同様にしてＮウェル５６を形成する。
【００４１】
次に、フィ−ルド酸化膜の形成された半導体基板上に６０〜２００Å程度の薄い熱酸化膜を成長させてゲ−ト絶縁膜５８を形成する。その後、その結果物の全面に、例えば不純物のド−プされたポリシリコン膜を形成して、該ポリシリコン膜とゲ−ト絶縁膜を異方性食刻することにより、ＮＭＯＳ及びＰＭＯＳトランジスタのゲ−ト電極６０，６２をそれぞれ形成する。
【００４２】
図７Ｂは、Ｎ-ソ−ス／ドレインを形成するためのイオン注入段階を示す。具体的には、半導体基板の全面にＮ型の不純物、例えばリンイオンを１．０×１０13イオン／ｃｍ2〜５．０×１０13イオン／ｃｍ2の濃度、２０ＫｅＶ〜６０ＫｅＶのエネルギ−で注入することにより、Ｎ-ソ−ス／ドレイン６４を形成する。ここで、写真食刻工程を適用してＮＭＯＳ領域にのみＮ-ソ−ス／ドレインを形成することもできる。しかしながら、前記のようにＮＭＯＳ及びＰＭＯＳの全面にＮ-不純物を注入した後に、後続の工程でＰ+ソ−ス／ドレインを形成した場合にはショ−トチャンネル効果を低減することができるという長所がある。
【００４３】
図７Ｃは、層間絶縁膜及びＮ+ソ−ス／ドレインを形成する段階を示す。この段階は、ゲ−ト電極を取り囲むスペ−サ形状の層間絶縁膜を形成する第１工程と、ＮＭＯＳ領域を限定する第１フォトレジストパタ−ンを形成する第２工程と、該ＮＭＯＳ領域に不純物イオンを注入してＮ+ソ−ス／ドレインを形成する第３工程とを含む。
【００４４】
具体的には、図７Ｂに示すような結果物上に高温酸化膜（ＨＴＯ）のような絶縁物質を蒸着し、これを異方性食刻してゲ−ト電極６０，６２を取り囲むスペ−サ形状の層間絶縁膜６６を形成する。次いで、層間絶縁膜の形成された結果物上にフォトレジストを塗布した後に、マスク露光及び現像工程によりＮＭＯＳ領域を開放する第１フォトレジストパタ−ン６８を形成する。次に、第１フォトレジストパタ−ン６８をマスクとして用いて、開放された領域の半導体基板にＮ型の不純物、例えば砒素イオンを１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度と２０ｋｅＶ〜６０ｋｅＶのエネルギ−で注入することにより、Ｎ+ソ−ス／ドレイン７０を形成する。
【００４５】
図７Ｄは、Ｐ+ソ−ス／ドレインを形成する段階を示す。この段階は、第１フォトレジストパタ−ン６８を取り除く第１工程と、その結果物上に写真食刻工程によりＰＭＯＳ領域を限定する第２フォトレジストパタ−ン７２を形成する第２工程と、イオン注入によりＰ+ソ−ス／ドレイン７４を形成する第３工程とを含む。
【００４６】
具体的には、第１フォトレジストパタ−ン６８（図７Ｃ参照）を取り除いた後に、その結果物上にフォトレジストを塗布し、マスク露光及び現像工程によりＰＭＯＳ領域を開放する第２フォトレジストパタ−ン７２を形成する。次いで、第２フォトレジストパタ−ン７２をマスクとして用いて半導体基板にＰ-不純物、例えばＢＦ2を１．０×１０15イオン／ｃｍ2〜５．０×１０15イオン／ｃｍ2の濃度、２０ＫｅＶ〜６０ＫｅＶのエネルギ−で注入する。これによりＰＭＯＳ領域に注入されているＮ-不純物は完全に補償されてＰ+ソ−ス／ドレイン７４が形成される。
【００４７】
次に、Ｎ+ソ−ス／ドレイン７０及びＰ+ソ−ス／ドレイン７４の不純物を活性化するために８００〜９００℃でアニ−リングを施す。
【００４８】
図７Ｅは、コンタクトホ−ルの形成及びプラグイオン注入の段階を示す。この段階は、第２フォトレジストパタ−ン７２を取り除く第１工程と、層間絶縁膜を形成する第２工程と、コンタクトホ−ルを形成する第３工程と、プラグイオンを注入する第４工程とを含む。
【００４９】
具体的には、第２フォトレジストパタ−ン７２を取り除いた後に、その結果物の全面に高温酸化膜（ＨＴＯ）のような絶縁物質を蒸着して層間絶縁膜７６を形成し、通常の写真食刻工程により層間絶縁膜７６を部分的に食刻することにより、半導体基板の活性領域と配線層とを連結するためのコンタクトホ−ル７８を形成する。
【００５０】
次いで、コンタクトホ−ル７８を通して半導体基板が露出した領域にＰ-不純物、例えばＢＦ2またはボロンイオンを注入することにより、コンタクトホ−ルの形成された部位の半導体基板の表面にＰ-プラグ８０を形成する。この際、Ｐ-プラグ８０の形成のためのイオンの注入を、写真食刻工程によりＰＭＯＳ領域を遮った後に行うことによりＮＭＯＳ領域にのみ局部的に施すことができる。
【００５１】
Ｐ-プラグ８０を形成するための不純物イオンの注入は、Ｎ-ソ−ス／ドレインにド−プされた不純物の濃度の約１．５倍程度で施すことが好ましい。
【００５２】
ＮＭＯＳトランジスタのソ−ス／ドレインにおいて、ＬＤＤ構造を形成しつつＰ-プラグ８０がＮ-ソ−ス／ドレイン６４を完全に取り囲んでＮ-ソ−ス／ドレイン６４をＮウェル５６と接触しないようにするために、コンタクトホ−ル７８をゲ−ト電極６０から一定の距離ほど隔てて形成し、フィ−ルド酸化膜５２には近接するように形成することが好ましい。
【００５３】
図７Ｆは配線層を形成する段階を示す。具体的には、半導体基板に対して４５０〜９００℃程度の温度で急速熱処理工程（ＲＴＰ）またはアニ−リングを施してＰ-プラグ８０に注入された不純物を活性化する。次いで、結果物の全面にアルミニウム（Ａｌ）のような配線金属を蒸着してからパタニングして配線層８２を形成することにより、ＣＭＯＳトランジスタを完成する。
【００５４】
以上、本発明の好適な実施の形態としてＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する例について説明したが、その反対の場合、すなわち、ＰＭＯＳトランジスタのソ−ス／ドレインにＮ-プラグを形成することも有効である。さらに、ＮＭＯＳ及びＰＭＯＳのソ−ス／ドレインにそれぞれ反対の導電型の不純物でド−プされたプラグを形成することも有効である。
【００５５】
上述の実施の形態に係るＣＭＯＳトランジスタ及びその製造方法によれば、ＮＭＯＳまたはＰＭＯＳトランジスタのソ−ス／ドレインのうち少なくともいずれか一つの領域内に、隣接するウェルとソ−ス／ドレインが接触しないように、その反対の導電型のプラグを形成することにより、従来の問題点を解決する。
【００５６】
すなわち、例えばＮＭＯＳトランジスタのソ−ス／ドレインにＰ-プラグを形成する場合は、Ｎウェルと隣接する部位のＮ+ソ−ス／ドレインを完全に取り囲むように該Ｐ-プラグを形成することにより、ソ−ス／ドレインまたは隣接するウェルの不純物が拡散した場合又は活性領域のミスアラインが発生した場合においても、ソ−ス／ドレインとウェルとの接触現象が発生しないため、素子の誤動作を防止することができる。
【００５７】
したがって、この実施の形態に拠れば、素子の電気的特性の改善と共に収率を向上させることができる。
【００５８】
本発明は上記の特定の実施の形態に限定されず、本発明の技術的思想の範囲内において様々な変形をなし得る。
【００５９】
【発明の効果】
本発明に拠れば、素子間の分離距離の縮小による素子の誤動作を防止すると共にコンタクトマ−ジンを確保することができる。
【００６０】
【図面の簡単な説明】
【図１】通常のＣＭＯＳトランジスタの概略レイアウトである。
【図２Ａ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｂ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｃ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２Ｄ】従来のＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図３Ａ】ＣＭＯＳトランジスタのＮ-ソ−ス／ドレインとＮウェルとが連結されることによる素子の誤動作を説明するための図である。
【図３Ｂ】図３Ａの一部を拡大した図である。
【図４Ａ】ＣＭＯＳトランジスタのＰ+ソ−ス／ドレインのミスアラインによる素子の誤動作を説明するための図である。
【図４Ｂ】図４Ａの一部を拡大した図である。
【図５】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの構造を示す断面図である。
【図６】図５の一部を拡大した図である。
【図７Ａ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｂ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｃ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｄ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｅ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【図７Ｆ】本発明の好適な実施の形態に係るＣＭＯＳトランジスタの製造方法を説明するための断面図である。
【符号の説明】
２ 半導体基板
４ フィールド酸化膜
５ Ｐウェル
６ Ｎウェル
１０ ゲート電極
１２ Ｎ-ソ−ス／ドレイン
１４ Ｎ-ソ−ス／ドレイン
１６ 絶縁層
１８ Ｎ+ソ−ス／ドレイン
１９ Ｐ+ソ−ス／ドレイン
２０ 層間絶縁層
２４ 配線層
５２ フィ−ルド酸化膜
５４ Ｐウェル
５６ Ｎウェル
５８ ゲート絶縁膜
６０ ゲート電極
６２ ゲート
６４ Ｎ-ソ−ス／ドレイン
６６ 層間絶縁層
６８ 第１フォトレジストパタ−ン
７０ Ｎ+ソ−ス／ドレイン
７２ 第２フォトレジストパタ−ン
７４ Ｐ+ソ−ス／ドレイン
７６ 層間絶縁層
７８ コンタクトホール
８０ Ｐ-プラグ
８２ 配線層
１００ 半導体基板
Claims (7)
- 半導体基板に形成されたＮウェル及びＰウェルと、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側のウェル内に形成されたソース／ドレインとをそれぞれ備えるＮＭＯＳ及びＰＭＯＳトラジスタと、
前記ＮＭＯＳ及びＰＭＯＳトランジスタのソース／ドレインの上部に形成され、前記ソース／ドレインと配線層とを連結するためのコンタクトホ−ルと、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の下部に、その上部に形成されたコンタクトホ−ルに自己整合して形成され、そのソース／ドレインと反対の導電型を有する第１不純物層と、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方に、その上部に形成されたコンタクトホ−ルに自己整合して形成され、そのソース／ドレインと同じ導電型を有する第２不純物層とを備え、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、前記第１不純物層は、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲んでいることを特徴とするＣＭＯＳトランジスタ。 - 前記Ｎ−の不純物層は１．０×１０１３〜５．０×１０１３イオン／ｃｍ２の濃度で不純物がド−プされており、前記第１不純物層は前記Ｎ−の不純物層の１．５倍の濃度で不純物がド−プされていることを特徴とする請求項１に記載のＣＭＯＳトランジスタ。
- 半導体基板に活性領域及び非活性領域を限定する素子分離膜を形成する段階と、
前記半導体基板にＮウェル及びＰウェルを形成する段階と、
前記Ｎウェル及びＰウェルの上にゲート絶縁膜を介してゲート電極を形成する段階と、
前記ゲート電極の両側のＮウェル及びＰウェルの内にＮ型及びＰ型のソース／ドレインをそれぞれ形成する段階と、
その結果物上に層間絶縁膜を形成する段階と、
前記ソース／ドレインの上部に形成された前記層間絶縁膜を食刻してソース／ドレインと配線層とを連結するコンタクトホールを形成する段階と、
前記コンタクトホールを通して不純物イオンを注入することにより、前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち一方の領域に、そのソース／ドレインと反対の導電型を有する第１不純物層を形成すると同時に前記ＮＭＯＳトランジスタのソース／ドレイン及び前記ＰＭＯＳトランジスタのソース／ドレインのうち他方の領域にそのソース／ドレインと同じ導電型を有する第２不純物層を形成する段階とを含み、
前記ＮＭＯＳトランジスタのソース／ドレイン及び前記第１不純物層は、前記ゲート電極の下部のチャネルから見てＮ−、Ｎ＋、Ｐ−の順序に不純物層が形成され、前記Ｎ−、Ｎ＋の不純物層が前記ソース／ドレインであり、
前記Ｎウェルと隣接する部分の前記Ｐ−の不純物層が前記第１不純物層であり、
前記第１不純物層及び前記第２不純物層を形成する段階は、前記第１不純物層が、前記ＮＭＯＳトランジスタのソース／ドレインが前記Ｎウェルと接触しないように、前記Ｎウェル側から見て前記Ｎ−の不純物層を完全に取り囲むように実施されることを特徴とするＣＭＯＳトランジスタの製造方法。 - 前記ゲート電極を形成する段階の後に、前記ゲート電極をマスクとして用いて前記半導体基板の全面にＮ型の不純物を低濃度で注入する段階をさらに含むことを特徴とする請求項３に記載のＣＭＯＳトランジスタの製造方法。
- 前記Ｎ型の不純物イオンを１．０×１０１３イオン／ｃｍ２〜５．０×１０１３イオン／ｃｍ２の濃度で注入することを特徴とする請求項４に記載のＣＭＯＳ
トランジスタの製造方法。 - 前記第１及び第２不純物層を形成するための不純物イオンを、１．０×１０１３イオン／ｃｍ２〜１．０×１０１５イオン／ｃｍ２の濃度で注入することを特徴とする請求項３に記載のＣＭＯＳトランジスタの製造方法。
- 前記不純物イオンを注入する段階の後に、４５０〜９００℃程度の温度で高速熱処理工程またはアニーリングを施す段階をさらに含むことを特徴とする請求項３に記載のＣＭＯＳトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-16261 | 1996-05-15 | ||
| KR1019960016261A KR100213201B1 (ko) | 1996-05-15 | 1996-05-15 | 씨모스 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050858A JPH1050858A (ja) | 1998-02-20 |
| JP4458442B2 true JP4458442B2 (ja) | 2010-04-28 |
Family
ID=19458806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11799397A Expired - Fee Related JP4458442B2 (ja) | 1996-05-15 | 1997-05-08 | Ｃｍｏｓトランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6274914B1 (ja) |
| JP (1) | JP4458442B2 (ja) |
| KR (1) | KR100213201B1 (ja) |
| GB (1) | GB2313233B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10832943B2 (en) | 2019-04-02 | 2020-11-10 | International Business Machines Corporation | Gate contact over active region with self-aligned source/drain contact |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3621303B2 (ja) | 1999-08-30 | 2005-02-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US6777753B1 (en) * | 2000-07-12 | 2004-08-17 | The United States Of America As Represented By The Secretary Of The Navy | CMOS devices hardened against total dose radiation effects |
| US20050104132A1 (en) * | 2001-01-23 | 2005-05-19 | Tsutomu Imoto | Semiconductor device and manufacturing method thereof |
| US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| JP4094376B2 (ja) * | 2002-08-21 | 2008-06-04 | 富士通株式会社 | 半導体装置及びその製造方法 |
| EP2343688A1 (en) | 2003-10-21 | 2011-07-13 | Asahi Seiko Co. Ltd. | Automatic coin aligning apparatus and method |
| KR100615085B1 (ko) * | 2004-01-12 | 2006-08-22 | 삼성전자주식회사 | 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들 |
| KR100582374B1 (ko) * | 2004-09-08 | 2006-05-22 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조 방법 |
| KR100620223B1 (ko) * | 2004-12-31 | 2006-09-08 | 동부일렉트로닉스 주식회사 | 스플릿 게이트 플래쉬 이이피롬의 제조방법 |
| JP5001522B2 (ja) * | 2005-04-20 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| AU2006308453B9 (en) * | 2005-10-25 | 2011-12-01 | Pharmascience Inc. | IAP BIR domain binding compounds |
| US8178930B2 (en) * | 2007-03-06 | 2012-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure to improve MOS transistor on-breakdown voltage |
| US7807555B2 (en) * | 2007-07-31 | 2010-10-05 | Intersil Americas, Inc. | Method of forming the NDMOS device body with the reduced number of masks |
| CN104425568B (zh) * | 2013-09-06 | 2017-11-07 | 立锜科技股份有限公司 | 半导体结构与具有该半导体结构的半导体组件 |
| US9105491B2 (en) * | 2013-09-30 | 2015-08-11 | Richtek Technology Corporation | Semiconductor structure and semiconductor device having the same |
| DE112016000170T5 (de) * | 2015-06-17 | 2017-08-03 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Hestellung einer Halbleitervorrichtung |
| CN109713028B (zh) * | 2017-10-25 | 2022-12-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS604591B2 (ja) | 1973-11-02 | 1985-02-05 | 株式会社日立製作所 | 半導体集積回路装置 |
| US3920481A (en) | 1974-06-03 | 1975-11-18 | Fairchild Camera Instr Co | Process for fabricating insulated gate field effect transistor structure |
| US4395723A (en) * | 1980-05-27 | 1983-07-26 | Eliyahou Harari | Floating substrate dynamic RAM cell with lower punch-through means |
| JPS5791553A (en) | 1980-11-29 | 1982-06-07 | Toshiba Corp | Semiconductor device |
| US4649629A (en) * | 1985-07-29 | 1987-03-17 | Thomson Components - Mostek Corp. | Method of late programming a read only memory |
| US4905073A (en) * | 1987-06-22 | 1990-02-27 | At&T Bell Laboratories | Integrated circuit with improved tub tie |
| US4908327A (en) * | 1988-05-02 | 1990-03-13 | Texas Instruments, Incorporated | Counter-doped transistor |
| JP3474589B2 (ja) | 1992-04-17 | 2003-12-08 | 株式会社デンソー | 相補型ｍｉｓトランジスタ装置 |
| US5413945A (en) | 1994-08-12 | 1995-05-09 | United Micro Electronics Corporation | Blanket N-LDD implantation for sub-micron MOS device manufacturing |
| US5684319A (en) | 1995-08-24 | 1997-11-04 | National Semiconductor Corporation | Self-aligned source and body contact structure for high performance DMOS transistors and method of fabricating same |
| US5700717A (en) * | 1995-11-13 | 1997-12-23 | Vlsi Technology, Inc. | Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs |
| US5554565A (en) * | 1996-02-26 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Modified BP-TEOS tungsten-plug contact process |
| US5882962A (en) * | 1996-07-29 | 1999-03-16 | Vanguard International Semiconductor Corporation | Method of fabricating MOS transistor having a P+ -polysilicon gate |
-
1996
- 1996-05-15 KR KR1019960016261A patent/KR100213201B1/ko not_active IP Right Cessation
-
1997
- 1997-05-08 JP JP11799397A patent/JP4458442B2/ja not_active Expired - Fee Related
- 1997-05-13 US US08/855,024 patent/US6274914B1/en not_active Expired - Lifetime
- 1997-05-14 GB GB9709785A patent/GB2313233B/en not_active Expired - Fee Related
-
2001
- 2001-06-20 US US09/885,432 patent/US6423589B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10832943B2 (en) | 2019-04-02 | 2020-11-10 | International Business Machines Corporation | Gate contact over active region with self-aligned source/drain contact |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010035557A1 (en) | 2001-11-01 |
| GB9709785D0 (en) | 1997-07-09 |
| JPH1050858A (ja) | 1998-02-20 |
| US6423589B2 (en) | 2002-07-23 |
| KR970077733A (ko) | 1997-12-12 |
| KR100213201B1 (ko) | 1999-08-02 |
| GB2313233A (en) | 1997-11-19 |
| GB2313233B (en) | 2001-04-04 |
| US6274914B1 (en) | 2001-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458442B2 (ja) | Ｃｍｏｓトランジスタ及びその製造方法 | |
| GB2315159A (en) | Semiconductor device | |
| JP2004072073A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
| JP3630497B2 (ja) | 素子分離方法 | |
| JP3355083B2 (ja) | 半導体装置の製造方法 | |
| KR100420119B1 (ko) | 엘디디형 소오스/드레인 영역을 갖는 반도체소자 및 그제조방법 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| KR100311498B1 (ko) | 반도체 소자의 이중 게이트 형성방법 | |
| JP3123453B2 (ja) | 半導体装置の製造方法 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000357792A (ja) | 半導体装置の製造方法 | |
| JP3380069B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JP2596341B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0974143A (ja) | 半導体装置及びその製造方法 | |
| JPH02189965A (ja) | 半導体装置の製造方法 | |
| JPS6251248A (ja) | 半導体装置の製造方法 | |
| JP3918696B2 (ja) | 半導体装置の製造方法 | |
| KR100618807B1 (ko) | 셀프 얼라인 컨택이 가능한 이중 게이트 폴리 구조의반도체 소자 제조방법과 그 게이트 구조체 | |
| KR100214077B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| KR0131722B1 (ko) | 반도체소자 및 그 제조방법 | |
| JPH10189952A (ja) | 半導体装置およびその製造方法 | |
| JPH11214687A (ja) | 半導体装置の製造方法 | |
| JP2004039681A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050407 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070115 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |