JP4839685B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4839685B2
JP4839685B2 JP2005172680A JP2005172680A JP4839685B2 JP 4839685 B2 JP4839685 B2 JP 4839685B2 JP 2005172680 A JP2005172680 A JP 2005172680A JP 2005172680 A JP2005172680 A JP 2005172680A JP 4839685 B2 JP4839685 B2 JP 4839685B2
Authority
JP
Japan
Prior art keywords
isolation region
semiconductor device
semiconductor
insulating film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005172680A
Other languages
English (en)
Other versions
JP2006351628A (ja
Inventor
明 田井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005172680A priority Critical patent/JP4839685B2/ja
Priority to US11/447,021 priority patent/US7906829B2/en
Publication of JP2006351628A publication Critical patent/JP2006351628A/ja
Application granted granted Critical
Publication of JP4839685B2 publication Critical patent/JP4839685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345Arrangements for heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、局部加熱によって、高温加速試験の実施や一定温度での使用が可能な半導体装置に関する。
局部加熱によって、一定温度での使用可能な半導体装置が、例えば、Microelectronics Reliability 44 (2004) 1251-1262(非特許文献1)に開示されている。
図4(a),(b)は、非特許文献1に開示された半導体装置で、図4(a)は、半導体装置90の模式的な上面図であり、図4(b)は、図4(a)におけるA−A’での模式的な断面図である。
図4(a),(b)に示す半導体装置90では、シリコン基板1上に、厚い酸化膜2を介して、多結晶シリコン膜からなるヒータ3が配置されている。この多結晶シリコン膜3に電流を流して発熱させることで、シリコン基板1の表層部に形成されたMOSトランジスタ9を局部加熱し、MOSトランジスタ9の一定温度での使用が可能となっている。尚、図4(a),(b)の半導体装置90においては、誘電体膜4を介して形成された金属抵抗5を温度センサとして機能させ、ヒータ3の発熱(MOSトランジスタ9の温度)を制御している。
Microelectronics Reliability 44 (2004) 1251-1262
半導体装置90におけるMOSトランジスタ9は、ヒータ3で加熱されて温度制御されるため、一定温度での使用が可能である。しかしながら、多結晶シリコン膜からなるヒータ3は、厚い酸化膜2上に形成されており、外部への放熱ロスも大きい。このため、図4(a),(b)の半導体装置90においては、ヒータ3を最大540℃まで発熱させても、シリコン基板1の表層部に形成されたMOSトランジスタ9を最大250℃までしか加熱することができない。一方、信頼性を評価するために、高温加速試験でシリコン基板1に形成されたMOSトランジスタ9の特性を数時間程度で変動させるには、400℃程度の高温が必要である。従って、図4(a),(b)の半導体装置90に設けられた加熱構造では、高温加速試験に必要な十分な温度が得られず、MOSトランジスタ9の信頼性評価には利用できない。
さらに、図4(a),(b)の半導体装置90では、ヒータ3上に形成された誘電体膜4を介して、温度センサである金属抵抗5が形成されている。このため、シリコン基板1の表層部に形成されたMOSトランジスタ9と温度センサ5が離れてしまい、MOSトランジスタ9の温度を正確にモニターすることができない。
そこで本発明は、半導体基板の表層部に形成された半導体素子を、400℃以上に局部加熱することができると共に、当該半導体素子の温度を正確にモニターすることができ、高温加速試験の実施や一定温度での使用が可能な半導体装置を提供することを目的としている。
請求項1に記載の半導体装置は、半導体基板の主面側の表層部に形成された第1絶縁分離領域と、前記第1絶縁分離領域に取り囲まれ、前記第1絶縁分離領域と絶縁分離された第2絶縁分離領域とを有してなり、前記第2絶縁分離領域内に半導体素子が形成され、前記第1絶縁分離領域に、当該第1絶縁分離領域を通電発熱させるための一対の電極が、前記第2絶縁分離領域を間に挟むようにして接続されてなる半導体装置であって、前記半導体基板が、埋め込み絶縁膜を有するSOI構造の半導体基板で、支持基板、前記埋め込み絶縁膜およびSOI層からなり、前記第1絶縁分離領域と第2絶縁分離領域が、前記埋め込み絶縁膜に達する絶縁分離トレンチで前記SOI層が区切られて絶縁分離されることにより形成され、前記第1絶縁分離領域のSOI層を通電発熱させてヒータとして機能させ、前記第2絶縁分離領域のSOI層に形成された前記半導体素子を周囲から加熱することを特徴としている。
上記半導体装置では、埋め込み絶縁膜を有するSOI(Silicon On Insulator)構造の半導体基板で、支持基板、前記埋め込み絶縁膜およびSOI層からなる半導体基板が用いられている。また、上記埋め込み絶縁膜に達する絶縁分離トレンチにより、埋め込み絶縁膜上にあるSOI層を区切って第1絶縁分離領域と第2絶縁分離領域とし、これらを確実に絶縁分離するようにしている。そして、第1絶縁分離領域のSOI層を、第2絶縁分離領域を間に挟むようにして該SOI層に接続されている一対の電極により通電発熱させてヒータとして機能させ、第2絶縁分離領域のSOI層に形成された半導体素子を、周囲から効率的に加熱するようにしている。
このように、上記半導体装置においては、第1絶縁分離領域を通電発熱させてヒータとして機能させ、第1絶縁分離領域内にある第2絶縁分離領域に形成された半導体素子を、局部加熱することができる。上記半導体装置の構造は、ヒータとして機能する第1絶縁分離領域が、加熱対象である半導体素子と同じ半導体基板の表層部に、半導体素子を取り囲むようにして形成されている。このため、外部への放熱ロスが小さく、加熱対象の半導体素子を、周囲から効率よく400℃以上の高温に加熱することができる。従って、例えば、当該半導体素子の高温加速試験を400℃以上で実施することができ、数時間程度で当該半導体素子の信頼性を評価することができる。尚、上記高温加速試験は、製造途中のチップ切り出し前のウエハ段階で行ってもよいし、当該半導体装置のチップ切り出し後に行ってもよい。また、言うまでもなく、上記半導体装置においては、半導体素子を一定温度に設定して動作させるようにして使用することも可能である。
以上のようにして、上記半導体装置は、半導体基板の表層部に形成された半導体素子を、400℃以上に局部加熱することができると共に、高温加速試験の実施や高温での使用が可能な半導体装置となっている。
請求項2に記載のように、前記第1絶縁分離領域は、周囲に多重に形成された前記絶縁分離トレンチで絶縁分離されてなることが好ましい。これにより、第1絶縁分離領域のSOI層の発熱に伴う横方向への放熱ロスを、より抑制することができる。
また、請求項3に記載のように、前記第1絶縁分離領域に接続される電極は、半導体装置の配線材料と同じアルミニウム(Al)であってもよいし、高温で高い耐熱性を有するタングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであってもよい。
上記半導体装置においては、請求項に記載のように、前記埋め込み絶縁膜上のSOI層の不純物濃度を、深さ方向で一定とすることにより、第1絶縁分離領域のSOI層を均一に発熱させることができる。
また、請求項に記載のように、前記埋め込み絶縁膜下の支持基板上に、当該支持基板を通電発熱させるための電極が接続されてなるように構成し、支持基板もヒータとして機能させることができる。これにより、第2絶縁分離領域のSOI層に形成された半導体素子を、周囲からだけでなく、下方からも加熱することができる。
請求項に記載のように、前記支持基板に接続される電極は、半導体装置の配線材料と同じアルミニウム(Al)であってもよいし、高温で高い耐熱性を有するタングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであってもよい。
請求項に記載の発明は、前記半導体基板の主面側の表層部上に、層間絶縁膜が形成されている場合において、前記層間絶縁膜中に電界を形成するための電極が、前記半導体素子を覆って、層間絶縁膜上に配置されてなるように、上記半導体装置を構成することを特徴としている。
上記半導体装置においては、層間絶縁膜上に配置した電極に電圧を印加して層間絶縁膜中に電界を形成し、層間絶縁膜中に存在する可動電荷の移動を電圧(電界)で加速することができる。従って、上記した高温加速試験において、半導体素子の信頼性評価だけでなく、層間絶縁膜の絶縁耐久性についても、同時に評価することができる。
さらに、上記した半導体基板の主面側の表層部上に層間絶縁膜が形成されている場合においては、請求項に記載のように、多結晶シリコン膜もしくはアルミニウム(Al)膜からなるヒータが、前記層間絶縁膜上に配置されてなるように、上記半導体装置を構成することもできる。
これによれば、第2絶縁分離領域に形成された半導体素子を、周囲からだけでなく、上方からも加熱することができる。
請求項に記載したように、第1絶縁分離領域内にある前記第2絶縁分離領域は、1個に限らず、複数個であってもよい。また、請求項1に記載のように、前記複数個の第2絶縁分離領域内にある半導体素子は、全て同じ半導体素子であってよい。
請求項1に記載の発明は、上記した第1絶縁分離領域内に第2絶縁分離領域が複数個ある場合において、少なくとも一個の前記第2絶縁分離領域内に形成された半導体素子が、温度センサ素子として用いられ、前記第1絶縁分離領域の発熱温度が、前記温度センサ素子からの信号により制御されることを特徴としている。
これにより、前記第2絶縁分離領域内に形成された温度センサ素子からの信号を用いて、ヒータとして機能する第1絶縁分離領域の発熱温度をフィードバック制御し、別の第2絶縁分離領域内に形成された半導体素子の温度を、高温で一定になるように制御することができる。当該半導体装置においては、温度計測のための温度センサ素子と評価対象である半導体素子が、ヒータとして機能する同じ第1絶縁分離領域内に配設されている。このため、半導体素子の温度を正確にモニターできると共に、ヒータの発熱温度(従って半導体素子の温度)を精度良く制御することができる。
以上のようにして、上記半導体装置は、半導体基板の表層部に形成された半導体素子の温度を正確にモニターし、ヒータとして機能する第1絶縁分離領域により半導体素子を加熱して、所定の温度に精度良く制御することができる。これによって、上記半導体装置は、高い温度設定精度で、高温加速試験の実施や一定温度での使用が可能な半導体装置となっている。
請求項1に記載のように、前記温度センサ素子が、複数個ある場合には、前記温度センサ素子が形成された各第2絶縁分離領域が、前記温度センサ素子以外の半導体素子が形成された第2絶縁分離領域を取り囲んで配置されてなるように構成することが好ましい。
例えば、温度センサ素子が形成された第2絶縁分離領域を、温度センサ素子以外の評価対象である半導体素子が形成された第2絶縁分離領域を取り囲んで、4方向全てに配置することで、評価対象である半導体素子の温度を、精度良く設定することができる。
請求項1に記載のように、前記温度センサ素子として用いる半導体素子は、例えば、拡散抵抗、ダイオード、バイポーラトランジスタもしくはMOSトランジスタのいずれかとすることができる。また、これ以外の半導体素子であってもよい。但し、温度センサ素子として用いる半導体素子は、評価対象の半導体素子と同じであることが好ましい。これにより、評価対象である半導体素子の温度を、より正確にモニターすることができる。
請求項1に記載のように、上記半導体装置は、前記半導体素子が、一定温度での使用されることが望ましいガスセンサもしくは振動子型素子である場合に好適である。
さらに、請求項1に記載のように、前記半導体装置は、ヒータとして機能する第1絶縁分離領域を備えており、半導体素子を加熱して、一定温度で安定して動作させることができる。このため、宇宙空間などの極低温環境等、室温以下の低温環境で用いられる場合にも好適である。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a)〜(c)は、本発明の半導体装置の一例で、図1(a)は半導体装置100の模式的な上面図である。また、図1(b)は、図1(a)の一点鎖線B−B’における模式的な断面図であり、図1(c)は、図1(a)の一点鎖線C−C’における模式的な断面図である。
図1(a)〜(c)に示す半導体装置100は、半導体基板10の主面側の表層部に形成された第1絶縁分離領域Z1と、第1絶縁分離領域Z1に取り囲まれ、第1絶縁分離領域Z1と絶縁分離された第2絶縁分離領域Z2a,Z2bとを有している。
第2絶縁分離領域Z2a,Z2b内には、半導体素子Da,Dbが形成されている。図1(a)〜(c)の半導体装置100における半導体素子Da,Dbは、NPN型バイポーラトランジスタである。また、第1絶縁分離領域Z1を通電発熱させるための電極Ha,Hbが、半導体基板10上に形成された絶縁膜20を介して、第1絶縁分離領域Z1に接続されている。
半導体基板10は、図1(a),(b)に示すように、埋め込み絶縁膜1bを有するSOI(Silicon On Insulator)構造の半導体基板で、支持基板1a、埋め込み絶縁膜1bおよびSOI層1c(N−)からなる。尚、半導体素子Da,Dbの特性向上のため、SOI層1c中の埋め込み絶縁膜1b上には、高濃度層1d(N+)が形成されている。
第1絶縁分離領域Z1と第2絶縁分離領域Z2a,Z2bは、それぞれ、埋め込み絶縁膜1bに達する絶縁分離トレンチT1,T2a,T2bによって形成されている。この埋め込み絶縁膜1bに達する絶縁分離トレンチT1,T2a,T2bにより、埋め込み絶縁膜1b上にあるSOI層1cを区切って第1絶縁分離領域Z1と第2絶縁分離領域Z2a,Z2bとし、これらを確実に絶縁分離することができる。また、第1絶縁分離領域Z1のSOI層1cを通電発熱させてヒータとして機能させ、第2絶縁分離領域Z2a,Z2bのSOI層1cに形成された半導体素子Da,Dbを、周囲から効率的に加熱することができる。
以上のように、図1(a)〜(c)に示す半導体装置100においては、第1絶縁分離領域Z1を通電発熱させてヒータとして機能させ、第1絶縁分離領域Z1内にある第2絶縁分離領域Z2a,Z2bに形成された半導体素子Da,Dbを、局部加熱することができる。図1(a)〜(c)に示す半導体装置100の構造は、図4(a),(b)に示す従来の半導体装置90の構造と異なり、ヒータとして機能する第1絶縁分離領域Z1が、加熱対象である半導体素Da,Dbと同じ半導体基板10の表層部に、半導体素子Da,Dbを取り囲むようにして形成されている。このため、外部への放熱ロスが小さく、加熱対象の半導体素子Da,Dbを、周囲から効率よく400℃以上の高温に加熱することができる。従って、例えば、半導体素子Da,Dbの高温加速試験を400℃以上で実施することができ、数時間程度で半導体素子Da,Dbの信頼性を評価することができる。尚、高温加速試験は、製造途中のチップ切り出し前のウエハ段階で行ってもよいし、半導体装置100のチップ切り出し後に行ってもよい。また、言うまでもなく、図1(a)〜(c)の半導体装置100においては、半導体素子Da,Dbを一定温度に設定して動作させるようにして使用することも可能である。
以上のようにして、図1(a)〜(c)の半導体装置100は、半導体基板10の表層部に形成された半導体素子Da,Dbを、400℃以上に局部加熱することができると共に、高温加速試験の実施や高温での使用が可能な半導体装置となっている。
尚、1絶縁分離領域Z1に接続される電極Ha,Hbは、半導体装置100の配線材料と同じアルミニウム(Al)であってもよいし、高温で高い耐熱性を有するタングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであってもよい。
図1(a)〜(c)に示す半導体装置100のように、SOI構造半導体基板と絶縁分離トレンチを用いた半導体装置においては、図1(a)〜(c)に示す第1絶縁分離領域Z1を形成する絶縁分離トレンチT1を、2以上の多重の絶縁分離トレンチとすることができる。これにより、絶縁分離トレンチT1が1重である図1(a)〜(c)の半導体装置100に較べて、第1絶縁分離領域Z1のSOI層1bの発熱に伴う横方向への放熱ロスを、より抑制することができる。
また、図1(a)〜(c)に示す半導体装置100においては、埋め込み絶縁膜1b上に高濃度層1dが形成されているが、高濃度層1dを形成せず、埋め込み絶縁膜1b上のSOI層1cの不純物濃度を、深さ方向で一定としてもよい。これにより、第1絶縁分離領域Z1のSOI層1bを均一に発熱させることができる。
さらに、図1(a)〜(c)に示す半導体装置100において、半導体基板10の裏面側、すなわち埋め込み絶縁膜1b下の支持基板1a上に、主面側の電極Ha,Hbと同様にして、支持基板1aを通電発熱させるための電極を接続してもよい。これにより、支持基板1aもヒータとして機能させることができ、第2絶縁分離領域Z2a,Z2bのSOI層1cに形成された半導体素子Da,Dbを、周囲からだけでなく、下方からも加熱することができる。尚、上記支持基板1aに接続される電極についても、主面側の電極Ha,Hbと同様に、半導体装置100の配線材料と同じアルミニウム(Al)であってもよいし、高温で高い耐熱性を有するタングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであってもよい。
図1(a)〜(c)の半導体装置100では、第1絶縁分離領Z1内に、2個の第2絶縁分離領域Z2a,Z2b(従って、2個の半導体素子Da,Db)がある。しかしながら、本発明の半導体装置はこれに限らず、第1絶縁分離領域内にある第2絶縁分離領域(従って、半導体素子)は、1個であってもよいし、3個以上の任意の複数個であってもよい。また、図1(a)〜(c)の半導体装置100では、2個の第2絶縁分離領域Z2a,Z2bには、半導体素子Da,Dbとして、同じNPN型バイポーラトランジスタが形成されている。このように、複数個の第2絶縁分離領域内の半導体素子が、全て同じ半導体素子であってよいし、これに限らず、複数個の第2絶縁分離領域内にそれぞれ異なる半導体素子が形成されていてもよい。
図1(a)〜(c)に示す半導体装置100のように、第1絶縁分離領域Z1内に第2絶縁分離領域Z2a,Z2b(従って、半導体素子Da,Db)が複数個ある場合には、少なくとも一個の第2絶縁分離領域内に形成された半導体素子(例えば、第2絶縁分離領域Z2b内に形成された半導体素子Db)を、温度センサ素子として用いることができる。従って、この温度センサ素子Dbからの信号により、第1絶縁分離領域Z1の発熱温度を制御することができる。
このように、図1(a)〜(c)の半導体装置100では、一つの第2絶縁分離領域Z2b内に形成された温度センサ素子Dbからの信号を用いて、ヒータとして機能する第1絶縁分離領域Z1に流す電流に随時フィードバックし、第1絶縁分離領域Z1の発熱温度をフィードバック制御する。これによって、第1絶縁分離領域Z1の発熱温度、ひいては別の第2絶縁分離領域Z2a内に形成された半導体素子Daの温度を、高温で一定になるように制御することができる。図1(a)〜(c)の半導体装置100では、図4(a),(b)の半導体装置90と異なり、温度計測のための温度センサ素子Dbと評価対象である半導体素子Daが、ヒータとして機能する同じ第1絶縁分離領域Z1内に配設されている。このため、半導体素子Daの温度を正確にモニターできると共に、ヒータの発熱温度(従って半導体素子の温度)を精度良く制御することができる。
以上のようにして、第2絶縁分離領域Z2b内に形成された半導体素子Dbを温度センサ素子として用いる図1(a)〜(c)の半導体装置100は、半導体基板10の表層部に形成された半導体素子Daの温度を正確にモニターし、ヒータとして機能する第1絶縁分離領域Z1により半導体素子Daを加熱して、所定の温度に精度良く制御することができる。これによって、半導体装置100は、高い温度設定精度で、高温加速試験の実施や一定温度での使用が可能な半導体装置となっている。
尚、上記した図1(a)〜(c)の半導体装置100においては温度センサ素子Dbが1個であるが、温度センサ素子が複数個ある場合には、温度センサ素子が形成された各第2絶縁分離領域が、温度センサ素子以外の評価対象である半導体素子が形成された第2絶縁分離領域を取り囲んで配置されてなるように構成することが好ましい。例えば、温度センサ素子が形成された第2絶縁分離領域を、温度センサ素子以外の評価対象である半導体素子が形成された第2絶縁分離領域を取り囲んで、4方向全てに配置することで、評価対象である半導体素子の温度を、精度良く設定することができる。
以上のように、温度センサ素子として用いる半導体素子は、例えば、拡散抵抗、ダイオード、バイポーラトランジスタもしくはMOSトランジスタのいずれかとすることができる。拡散抵抗は、抵抗−温度特性で、温度をモニターすることができる。ダイオード、バイポーラトランジスタもしくはMOSトランジスタのようなPN接合が形成された半導体素子は、PN接合の順方向電圧(Vf)で、温度をモニターすることができる。また、上記以外の半導体素子であってもよい。但し、温度センサ素子として用いる半導体素子は、評価対象の半導体素子と同じであることが好ましい。これにより、評価対象である半導体素子の温度を、より正確にモニターすることができる。
尚、第2絶縁分離領域に形成された半導体素子温度センサ素子として利用しない場合には、図4(a),(b)に示す従来の半導体装置90と同様にして、半導体基板10上に、絶縁膜を介して金属抵抗からなる温度センサを配置してもよい。
図2(a),(b)は、本発明における別の半導体装置の例で、図2(a)は半導体装置101の模式的な上面図であり、図2(b)は、図2(a)の一点鎖線D−D’における模式的な断面図である。尚、図2(a),(b)の半導体装置101において、図1(a)〜(c)の半導体装置100と同様の部分については、同じ符号を付した。
図2(a),(b)に示す半導体装置101では、図1(a)〜(c)の半導体装置100に加えて、半導体基板10の主面側の表層部上に、層間絶縁膜21が形成されている。また、層間絶縁膜21中に電界を形成するための電極Eaが、半導体素子Daを覆って、層間絶縁膜21上に配置されている。
図2(a),(b)の半導体装置101においては、層間絶縁膜21上に配置した電極Eaに電圧を印加して層間絶縁膜21中に電界を形成し、層間絶縁膜21中に存在する可動電荷の移動を電圧(電界)で加速することができる。従って、上記した高温加速試験において、半導体素子Daの信頼性評価だけでなく、層間絶縁膜21の絶縁耐久性についても、同時に評価することができる。
また、図2(a),(b)に示す半導体装置101のように、半導体基板10の主面側の表層部上に層間絶縁膜21が形成されている場合においては、多結晶シリコン膜もしくはアルミニウム(Al)膜からなるヒータを、層間絶縁膜21上に配置することもできる。これによれば、第2絶縁分離領域に形成された半導体素子を、周囲からだけでなく、図4(a),(b)に示す従来の半導体装置90と同様にして、上方からも加熱することができる。
図3(a),(b)は、本発明ではないが参考とする半導体装置の例で、図3(a)は半導体装置110の模式的な上面図であり、図3(b)は、図3(a)の一点鎖線E−E’における模式的な断面図である。
図3(a),(b)に示す半導体装置110は、半導体基板11の主面側の表層部に形成された第1絶縁分離領域Z3と、第1絶縁分離領域Z3に取り囲まれ、第1絶縁分離領域Z3と絶縁分離された第2絶縁分離領域Z4とを有している。
第2絶縁分離領域Z4内には、半導体素子Dcが形成されている。また、第1絶縁分離領域Z3を通電発熱させるための電極Hc,Hdが、半導体基板11上に形成された絶縁膜20を介して、第1絶縁分離領域Z3に接続されている。
図3(a),(b)に示す半導体装置110では、通常のシリコン(Si)や、それ以外の任意の半導体基板11にトレンチを形成して、ヒータとして機能させる第1絶縁分離領域Z3が、側壁絶縁膜6を介してトレンチ内に埋め込まれた多結晶シリコンからなるようにしている。
図3(a),(b)の半導体装置110においても、多結晶シリコンからなる第1絶縁分離領域Z3に側壁絶縁膜6を介して取り囲まれた第2絶縁分離領域Z4内の半導体素子Dcを、周囲から効率よく局部加熱することができる。半導体装置110においては、ヒータとして機能させる第1絶縁分離領域Z3が、トレンチ内に埋め込まれた多結晶シリコンであり、占有面積が小さくて済む。このため、図3(a),(b)の半導体装置110は、図1(a)〜(c)の第1絶縁分離領域Z1がSOI層1cである半導体装置100に較べて、小型化が可能である。
尚、埋め込み絶縁膜を有するSOI構造の半導体基板を用いて、埋め込み絶縁膜に達するトレンチを形成し、トレンチ内に埋め込まれた多結晶シリコンを第1絶縁分離領域とする半導体装置を形成してもよい。この場合には、トレンチ内に埋め込まれた多結晶シリコンからなる第1絶縁分離領域に取り囲まれたSOI層に、図1(a)〜(c)と同様にして、絶縁分離された複数個の第2絶縁分離領域(従って、複数個の半導体素子)を形成することができる。
図3(a),(b)の半導体装置110のように、任意の半導体基板11を用いる場合には、半導体基板11の裏面側に、絶縁膜を介して、多結晶シリコン膜もしくはアルミニウム(Al)膜からなるヒータを配置してもよい。これによっても、第2絶縁分離領域Z4に形成された半導体素子Dcを、周囲からだけでなく、下方からも加熱することができる。
図1〜図3に示した導体装置100,101,110は、半導体素子Da〜Dcが、一定温度での使用されることが望ましいガスセンサもしくは振動子型素子である場合に好適である。
また、上記した半導体装置100,101,110は、同じウエハ上の別位置に形成される半導体素子Da〜Dcのモニター用として、高温加速試験に、好適に用いることができる。
さらに、上記した半導体装置100,101,110は、ヒータとして機能する第1絶縁分離領域Z1,Z3を備えており、半導体素子Da〜Dcを加熱して、一定温度で安定して動作させることができる。このため、宇宙空間などの極低温環境等、室温以下の低温環境で用いられる場合にも好適である。
以上のようにして、本発明の半導体装置は、半導体基板の表層部に形成された半導体素子を、400℃以上に局部加熱することができると共に、当該半導体素子の温度を正確にモニターすることができ、高温加速試験の実施や一定温度での使用が可能な半導体装置となっている。
本発明の半導体装置の一例で、(a)は半導体装置100の模式的な上面図である。また、(b)は、(a)の一点鎖線B−B’における模式的な断面図であり、(c)は、(a)の一点鎖線C−C’における模式的な断面図である。 本発明における別の半導体装置の例で、(a)は半導体装置101の模式的な上面図であり、(b)は、(a)の一点鎖線D−D’における模式的な断面図である。 本発明ではないが参考とする半導体装置の例で、(a)は半導体装置110の模式的な上面図であり、(b)は、(a)の一点鎖線E−E’における模式的な断面図である。 従来の半導体装置で、(a)は、半導体装置90の模式的な上面図であり、(b)は、(a)におけるA−A’での模式的な断面図である。
符号の説明
90,100,101,110 半導体装置
1,10 半導体基板
Z1,Z3 第1絶縁分離領域
Z2a,Z2b,Z4 第2絶縁分離領域
Da〜Dc 半導体素子
Ha〜Hd 電極
1a 支持基板
1b 埋め込み絶縁膜
1c SOI層
T1,T2a,T2b 絶縁分離トレンチ
21 層間絶縁膜
Ea 電極
6 側壁絶縁膜

Claims (15)

  1. 半導体基板の主面側の表層部に形成された第1絶縁分離領域と、前記第1絶縁分離領域に取り囲まれ、前記第1絶縁分離領域と絶縁分離された第2絶縁分離領域とを有してなり、
    前記第2絶縁分離領域内に半導体素子が形成され、
    前記第1絶縁分離領域に、当該第1絶縁分離領域を通電発熱させるための一対の電極が、前記第2絶縁分離領域を間に挟むようにして接続されてなる半導体装置であって、
    前記半導体基板が、埋め込み絶縁膜を有するSOI構造の半導体基板で、支持基板、前記埋め込み絶縁膜およびSOI層からなり、
    前記第1絶縁分離領域と第2絶縁分離領域が、前記埋め込み絶縁膜に達する絶縁分離トレンチで前記SOI層が区切られて絶縁分離されることにより形成され、
    前記第1絶縁分離領域のSOI層を通電発熱させてヒータとして機能させ、前記第2絶縁分離領域のSOI層に形成された前記半導体素子を周囲から加熱することを特徴とする半導体装置。
  2. 前記第1絶縁分離領域が、周囲に多重に形成された前記絶縁分離トレンチで絶縁分離されてなることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1絶縁分離領域に接続される電極が、アルミニウム(Al)、タングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記埋め込み絶縁膜上のSOI層の不純物濃度が、深さ方向で、一定であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
  5. 前記埋め込み絶縁膜下の支持基板上に、当該支持基板を通電発熱させるための電極が接続されてなることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 前記支持基板に接続される電極が、アルミニウム(Al)、タングステン(W)、チタン(Ti)、高融点金属珪化物および多結晶シリコンのいずれかであることを特徴とする請求項5に記載の半導体装置。
  7. 前記半導体基板の主面側の表層部上に、層間絶縁膜が形成されてなり、
    前記層間絶縁膜中に電界を形成するための電極が、前記半導体素子を覆って、層間絶縁膜上に配置されてなることを特徴とする請求項1乃至6のいずれか一項に記載の半導体装置。
  8. 前記半導体基板の主面側の表層部上に、層間絶縁膜が形成されてなり、
    多結晶シリコン膜もしくはアルミニウム(Al)膜からなるヒータが、前記層間絶縁膜上に配置されてなることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
  9. 前記第2絶縁分離領域が、複数個あることを特徴とする請求項1乃至8のいずれか一項に記載の半導体装置。
  10. 前記複数個の第2絶縁分離領域内にある半導体素子が、全て同じ半導体素子であることを特徴とする請求項9に記載の半導体装置。
  11. 少なくとも一個の前記第2絶縁分離領域内に形成された半導体素子が、温度センサ素子として用いられ、
    前記第1絶縁分離領域の発熱温度が、前記温度センサ素子からの信号により制御されることを特徴とする請求項9または10に記載の半導体装置。
  12. 前記温度センサ素子が、複数個あり、
    前記温度センサ素子が形成された各第2絶縁分離領域が、前記温度センサ素子以外の半導体素子が形成された第2絶縁分離領域を取り囲んで配置されてなることを特徴とする請求項11に記載の半導体装置。
  13. 前記温度センサ素子が、拡散抵抗、ダイオード、バイポーラトランジスタもしくはMOSトランジスタのいずれかであることを特徴とする請求項11または12に記載の半導体装置。
  14. 前記半導体素子が、ガスセンサもしくは振動子型素子であることを特徴とする請求項1乃至13のいずれか一項に記載の半導体装置。
  15. 前記半導体装置が、室温以下の低温環境で用いられることを特徴とする請求項1乃至14のいずれか一項に記載の半導体装置。
JP2005172680A 2005-06-13 2005-06-13 半導体装置 Expired - Fee Related JP4839685B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005172680A JP4839685B2 (ja) 2005-06-13 2005-06-13 半導体装置
US11/447,021 US7906829B2 (en) 2005-06-13 2006-06-06 Semiconductor device having first and second insulation separation regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005172680A JP4839685B2 (ja) 2005-06-13 2005-06-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2006351628A JP2006351628A (ja) 2006-12-28
JP4839685B2 true JP4839685B2 (ja) 2011-12-21

Family

ID=37523402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005172680A Expired - Fee Related JP4839685B2 (ja) 2005-06-13 2005-06-13 半導体装置

Country Status (2)

Country Link
US (1) US7906829B2 (ja)
JP (1) JP4839685B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333893B2 (ja) * 2007-12-17 2013-11-06 サンケン電気株式会社 複合半導体装置
EP2680302A1 (en) * 2011-02-21 2014-01-01 Panasonic Corporation Integrated circuit
JP2014183136A (ja) * 2013-03-19 2014-09-29 Mitsubishi Electric Corp 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
FR3024920A1 (fr) * 2014-08-13 2016-02-19 St Microelectronics Grenoble 2 Puce de circuit integre a derive en temperature corrigee
US10295416B2 (en) 2016-10-10 2019-05-21 Stmicroelectronics International N.V. Temperature sensing circuit with temperature coefficient estimation and compensation using time variable substrate heating

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822656B2 (ja) * 1990-10-17 1998-11-11 株式会社デンソー 半導体装置およびその製造方法
DE4202733C2 (de) * 1992-01-31 1995-06-08 Bosch Gmbh Robert Temperatursensor
JPH07297273A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd 半導体集積回路装置
JPH09139422A (ja) * 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JP4206543B2 (ja) * 1999-02-02 2009-01-14 株式会社デンソー 半導体装置
EP1043775B1 (en) * 1999-04-06 2006-06-14 STMicroelectronics S.r.l. Power integrated circuit with vertical current flow and related manufacturing process
JP2001012985A (ja) 1999-06-28 2001-01-19 Hitachi Ltd 熱式空気流量センサ及び内燃機関制御装置
CN1638146A (zh) * 1999-08-31 2005-07-13 松下电器产业株式会社 耐高压的绝缘体上的硅型半导体器件
JP3468731B2 (ja) * 2000-01-14 2003-11-17 株式会社日立製作所 熱式空気流量センサ、素子および内燃機関制御装置
JP2001345420A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 半導体装置
JP3482948B2 (ja) * 2000-07-25 2004-01-06 株式会社デンソー 半導体装置
EP1302984A1 (en) * 2001-10-09 2003-04-16 STMicroelectronics S.r.l. Protection structure against electrostatic discharges (ESD) for an electronic device integrated on a SOI substrate and corresponding integration process

Also Published As

Publication number Publication date
US7906829B2 (en) 2011-03-15
JP2006351628A (ja) 2006-12-28
US20060278950A1 (en) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4936677B2 (ja) スマートセンサーおよびスマートセンサーの製造方法
JP4839685B2 (ja) 半導体装置
CN100502004C (zh) 绝缘栅型半导体装置
JP2010272766A (ja) 半導体装置およびその製造方法
CN109119405B (zh) 具有校正温度漂移的集成电路芯片
JP2006302977A (ja) パワー半導体デバイスの温度計測装置
US11927619B2 (en) Power semi-conductor module, mask, measurement method, computer software, and recording medium
CN107078061B (zh) 半导体装置的制造方法
JP2007234850A (ja) 半導体装置
JP2010287786A (ja) 半導体装置
JP2007165577A (ja) 半導体ウエハならびに半導体装置およびその製造方法
JP2010258233A (ja) 半導体装置
US8018018B2 (en) Temperature sensing device
US8692244B2 (en) Semiconductor device
US20190376919A1 (en) Contact combustion type gas sensor and method for manufacturing the same
US20180211898A1 (en) Semiconductor Device, Vehicle-Mounted Semiconductor Device, and Vehicle-Mounted Control Device
CN111081579A (zh) 硅穿孔裂纹检测单元及检测方法、半导体装置制作方法
US11049784B2 (en) Semiconductor device for use in harsh media
JP2008182108A (ja) 半導体装置およびその製造方法
JP4008389B2 (ja) 半導体装置の製造方法
JP2016021454A (ja) 半導体装置
US20120086098A1 (en) Ionic isolation ring
JPH11354829A (ja) 光半導体素子
TW201728911A (zh) 半導體結構及其操作方法
JP2019102487A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees