DE69530216T2 - Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung - Google Patents

Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung Download PDF

Info

Publication number
DE69530216T2
DE69530216T2 DE69530216T DE69530216T DE69530216T2 DE 69530216 T2 DE69530216 T2 DE 69530216T2 DE 69530216 T DE69530216 T DE 69530216T DE 69530216 T DE69530216 T DE 69530216T DE 69530216 T2 DE69530216 T2 DE 69530216T2
Authority
DE
Germany
Prior art keywords
zone
region
edge
type
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69530216T
Other languages
English (en)
Other versions
DE69530216D1 (de
Inventor
Natale Aiello
Atanasio La Berbera
Salvatore Leonardi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69530216D1 publication Critical patent/DE69530216D1/de
Application granted granted Critical
Publication of DE69530216T2 publication Critical patent/DE69530216T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung betrifft eine monolithische Halbleiteranordnung mit einer Randstruktur und ein Verfahren zum Herstellen dieser Struktur.
  • In integrierten Schaltungen, bei denen ein Leistungsglied und eine Logiksteuerung auf demselben Chip integriert sind, besteht das Bedürfnis innerhalb der Steuerregion (linearen Region) eine Teilung der Substratspannung vorzusehen, zum Beispiel um eine Energieversorgung von dieser Spannung zu erhalten.
  • Der für diesen Zweck verwendete Spannungsteiler wird mittels eines Widerstands bereitgestellt, der zwischen dem Substrat und dem Steuerabschnitt bereitgestellt ist. Falls das Gerät bei mittleren oder niedrigen Substratspannungen arbeitet, lässt sich der Teiler leicht bereitstellen, da entweder Randstrukturen nicht benötigt werden oder glatte Abschlussstrukturen benötigt werden.
  • Das Problem tritt vielmehr auf, wenn das Gerät bei hohen Substratspannungen (>600V) arbeitet, und es ist daher unabdingbar, als Rand einen Ring mit einem hohen Widerstand zu verwenden, der die gesamte Anordnung umgibt.
  • 1 zeigt die zugehörigen Probleme. Diese Figur zeigt eine P-Typ Region, welche einen Widerstand, die Steuerregion mit ihrer Randstruktur und den Äquipotenzialring bereitstellt, der auf dem Potenzial des Substrats liegt.
  • Die Randstruktur der Steuerregion wird mittels eines P-Typ Rings bereitgestellt, der im Kontakt mit der Isolationsregion zwischen der linearen Region und der Leistungsregion steht.
  • Da der Hochspannungswiderstand vom selben Typ ist wie der Rand (P-Typ), tritt das Problem des Durchtritts durch diesen Rand ohne Veränderung der Eigenschaften dieses Teilers auf. Dies liegt daran, dass im elektrischen Sinne das Kreuzen des Randes äquivalent ist zum Anordnen eines Widerstandes zwischen dem Ende des Hochspannungswiderstandes und Masse (da der Rand üblicherweise auf Masse vorgespannt ist).
  • 2 zeigt diese Problem in dem Fall, indem man versucht, eine Energieversorgung von der Substratspannung zu erhalten. Diese Figur zeigt, dass die Spannung am Knoten A nicht von der Spannung über der Zenerdiode erzeugt wird, sondern durch eine Teilung der Spannung zwischen dem Hochspannungswiderstand und dem Randwiderstand, und dies ist nicht wünschenswert.
  • Um eine Beeinflussung des Wertes der Spannung am Knoten A zu vermeiden, sollte der Randring einen extrem hohen Widerstand haben, was durch Einwirken auf die Dotierung des Rings erreicht wird, um Stromverluste zu vermeiden, jedoch ist dies nicht möglich, da sein Wert den Betrag der Verarmung der ringförmigen Region und daher seines Betriebs bestimmt. Es gibt daher zwei deutlich entgegengesetzte Anforderungen: einen sehr hohen Widerstand des Rings bereitzustellen, ohne dabei das Dotierungsniveau des Rings zu verändern.
  • In Planartechnologie hergestellte Anschlüsse bzw. Übergänge bzw. Sperrschichten haben unter rückwärts vorgespannten Bedingungen eine unterschiedliche Verteilung des elektrischen Feldes zwischen der Hauptregion und der Randregion. In dieser letzten Region kann das elektrische Feld bei einer Vorspannung erreicht werden, welche niedriger ist als die Durchschlagsspannung im Hauptteil.
  • Verschiedene technologische Lösungen wurden verwendet, um den hohen Wert des elektrischen Feldes in der Randregion zu reduzieren, wobei alle den Zweck verfolgen, die Verarmung in der dotierten Region auf geeignete Weise zu steuern, welche benachbart zu dem Anschluss bzw. Übergang bzw. der Sperrschicht liegt, der bzw. die zu schützen ist, um auf diese Weise zu verhindern, dass lokales Anwachsen des elektrischen Feldes frühzeitige Durchschläge im Hinblick auf den Durchschlag in dem flachen Anschluss bzw. Übergang bzw. der flachen Sperrschicht verursacht.
  • Die verschiedenen Lösungen schließen sog. Feldplatten ein, die, falls sie in geeigneter Weise über der Randregion in ihrer Größe festgelegt sind, es erlauben, die Verarbeitungsregion graduell von dem Hauptteil der Anordnung in Richtung der Oberflächenregionen zu leiten. Biplanare und triplanare Strukturen können die Erweiterung der Verarmungsregion verbessern.
  • Andere Verfahren zum Führen der Verarmungsregion verwenden Ringe mit hohen Widerständen, die in Kontakt mit dem Hauptanschluss bzw. Hauptübergang bzw. der Hauptsperrschicht, der bzw. die zu schützen ist, anzuordnen sind, um die Verarmungsregion zu zwingen, sich über weitere Regionen zu erstrecken und damit eine räumliche Ladungsverteilung auszuweiten. Diese Strukturen wurden für Anordnungen notwendig, welche hohen Spannungen widerstehen müssen, wo eine Mehrzahl von Ringen, die mit ansteigendem Widerstand angeordnet sind, für diesen Zweck verwendet werden können.
  • In monolithischen Halbleiteranordnungen kann die Isolation der Komponenten, welche die Treiberschaltungen bilden, und der Leistungskomponenten mit dem Verfahren der Isolation von Anschlüssen, Übergängen bzw. Sperrschichten bereitgestellt werden. Die Isolationsregion begrenzt und isoliert die Vertiefungen (Wells) zum Aufnehmen der Nieder- und Hochspannungskomponenten.
  • Für integrierte Strukturen, welche hohe Substratspannungen aushalten müssen, ist die Randstruktur in einer Position vorgesehen, welche benachbart zu der äußeren Isolationsregion liegt. Die Abschlussregion umgibt die Isolationsregion und begrenzt die gesamte Struktur, innerhalb derer die Nieder- und Hochspannungskomponenten integriert sind.
  • Die Erzeugung eines Hochspannungswiderstandes verursacht die Belegung eines großen Siliziumbereichs, da, um die oben genannten Nachteile zu vermeiden, es notwendig ist, den für die Terminierung verwendeten Widerstand außerhalb der P-Region abzuschließen. Dies erfordert die Bereitstellung eines Randes, der demjenigen entspricht, der verwendet wird, um die Anordnung abzuschließen, und die zwei Terminierungen müssen derart beabstandet sein, um eine elektrische Isolation bei der Betriebesspannung sicherzustellen, Ferner muss die Verbindung zwischen dem Widerstand und der Steuerregion mittels einer Feldplatte durchgeführt werden, die durch eine Hochspannungsepitaxialregion hindurchführt. Eine spannungswiderstehende Fähigkeit wird daher durch die Dicke des zugrunde liegenden Oxids bestimmt.
  • Ein weiterer durch die Verwendung des P-Typ Randringes verursachter Nachteil ist, dass ein Widerstand zwischen die P-Typ Region, welche die Steuerregion bereitstellt, und die P-Typ Region, welche die Basis des Leistungsgliedes bereitstellt, angeordnet wird. Mit anderen Worten wird, da die Isolationsregion normalerweise mit Masse verbunden ist, ein Widerstand zwischen der Basis des Leistungsgliedes und Masse angeordnet mit einem daraus folgenden Stromverlust. Dieser Nachteil ist in 5 gezeigt.
  • US-A-4 567 502 offenbart eine Halbleiteranordnung des Planartyps mit einer hohen Durchschlagsspanung, bei der die Randregion aus fließenden Ringen hergestellt ist, um die Anordnung bei hohen Spannungen zu schützen.
  • EP-A-307032 offenbart einen Herstellungsprozess für eine monolithische Halbleiteranordnung mit mehrfachem Epitaxialschichten mit einer niedrigen Konzentration an Störstellen, wobei jedoch die Randregion nicht von Kanälen beeinflusst wird und ein Spannungsteiler nicht integriert ist, während die elektrischen Eigenschaften in der Randregion erhalten bleiben.
  • EP-A-632503 offenbart eine integrierte Randstruktur für Hochspannungshalbleiteranordnungen, bei denen kein Spannungsteiler integriert ist, während die elektrischen Eigenschaften in der Randregion der Anordnung erhalten bleiben.
  • Die Hauptaufgabe der vorliegenden Erfindung ist es daher, eine monolithische Halbleiteranordnung mit einer Randstruktur bereitzustellen, welche es erlaubt, die Substratspannung auch in Fällen von hohen Betriebsspannungen zu teilen.
  • Innerhalb dieser Aufgabe ist es ein Ziel der vorliegenden Erfindung, eine monolithische Halbleiteranordnung mit einer Randstruktur bereitzustellen, welche es ermög licht, dem Randring einen unendlichen Widerstand zu geben, ohne die Dotierung des Ringes zu beeinflussen.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, eine monolithische Halbleiteranordnung mit einer Randstruktur bereitzustellen, welche es erlaubt, den Siliziumbelegungsbereich zu reduzieren.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, eine monolithische Halbleiteranordnung mit einer Randstruktur bereitzustellen, welche es ermöglicht, Stromverluste zu eliminieren.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Randstruktur gemäß der Erfindung zum Integrieren von Niederspannung- und Hochspannungskomponenten in monolithischen Halbleiteranordnungen bereitzustellen.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, eine monolithische Halbleiteranordnung mit einer Randstruktur und ein Verfahren zum Herstellen dieser Struktur bereitzustellen, welche im hohen Maße zuverlässig, relativ leicht bereitzustellen und von wettbewerbsfähigen Kosten ist.
  • Diese und weitere Aufgaben und Ziele, welche sich nachfolgend ergeben, werden durch eine monolithische Halbleiteranordnung mit einer Randstruktur gemäß Anspruch 1 gelöst bzw. erreicht.
  • 1 ist eine Ansicht eines Spannungsteilers für eine monolithische Halbleiteranordnung im Fall einer hohen Betriebsspannung, welche gemäß einem herkömmlichen Verfahren ausgeführt ist, welches im Fall einer mittleren bis niedrigen Betriebsspannung verwendet wird;
  • 2 ist ein elektrisches Diagramm der in 1 gezeigten Ausführung, welches auch für die Lösung gemäß der Erfindung Anwendung findet;
  • 3 ist eine Schnittansicht einer herkömmlichen Lösung für integrierte Strukturen, welche hohen Substratspannungen widerstehen müssen;
  • 4 ist eine Ansicht einer herkömmlichen Lösung für ein Leistungsglied, welche einen ersten Nachteil derselben veranschaulicht;
  • 5 ist eine Ansicht von oben der integrierten Anordnung gemäß der herkömmlichen Lösung, welche einen zweiten Nachteil veranschaulicht;
  • 6 ist eine Ansicht eines ersten Ausführungsbeispiels der monolithischen Halbleiteranordnung mit einer Randstruktur gemäß der Erfindung, wobei deren schaltungsmäßige Ausführung der in 2 gezeigten entspricht; und
  • 7 ist eine Ansicht eines zweiten Ausführungsbeispiels der monolithischen Halbleiteranordnung mit einer Randstruktur, welche keinen Teil der beanspruchten Erfindung bildet.
  • 1 bis 5 zeigen herkömmliche Anordnungen. Insbesondere zeigt 1 einen Spannungsteiler, der durch Verbinden eines Hochspannungswiderstandes 4 zwischen einer Steuerregion, die mit einer Kante 2 versehen ist, und einem Äquipotenzialring 5 ausgeführt ist, welcher auf demselben Potenzial wie das Substrat liegt.
  • 2 ist eine Ansicht des in 1 gezeigten Schaltungsausführungsbeispiels, falls eine Versorgungsspannung von dem Substrat der Anordnung mittels einer Spannungsteilung gezogen wird. In dieser Figur bezeichnet Bezugsziffer 4 den Hochspannungswiderstand, Bezugsziffer 102 bezeichnet den Randwiderstand, 103 bezeichnet die Zenerdiode, 104 bezeichnet den Substratspannungsteiler und 105 bezeichnet die Verbindung mit dem Substrat. Um eine Beeinflussung des Wertes der Spannung am Knoten A zu vermeiden, sollte der Kantenwiderstand 102 einen extrem hohen Widerstand haben, jedoch steht dies im Gegensatz zu der Förderung, eine Änderung des Dotierungsniveaus zu vermeiden, welches die Betriebsweise der Anordnung bestimmt.
  • 3 ist eine Ansicht einer integrierten Struktur, die ausgelegt ist, um hohen Substratspannungen zu widerstehen. In diesem Fall wird die Randregion 2 mit der P-Typ Steuerregion 1 verbunden. Die Bezugsziffer 3 bezeichnet wiederum eine N-Typ Region, die den Kollektor eines Leistungsgliedes bereitstellt.
  • 4 ist eine Ansicht der notwendigen Verbindung gemäß einer herkömmlichen Lösung zwischen dem Hochspannungswiderstand 4 und der linearen Region 1, welche mittels einer Feldplatte 106 bereitgestellt ist, um die oben genannten Nachteile zu vermeiden; jedoch verursacht dieses das Problem einer erheblichen Belegung der Siliziumfläche.
  • 5 zeigt einen zuvor erläuterten Nachteil, der bei der Verwendung des P-Typ Rings als Rand auftritt. Dieser Nachteil besteht im Anordnen eines Widerstandes 101 zwischen der P-Typ Linearregion 1 und der P-Typ Basisregion 7 des Leistungsgliedes mit daraus resultierendem Stromverlust. Die Kantenregion wird in dieser Figur durch die Bezugsziffer 2 bezeichnet.
  • 6 zeigt ein bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung. In dieser Figur und in 7 werden Elemente, welche mit den in den vorherigen Figuren gezeigten identisch sind, mit gleichen Bezugsziffern versehen. In dieser Figur bezeichnet Bezugsziffer 1 eine lineare Region, welche den Steuerabschnitt der Anordnung bereitstellt, Bezugsziffer 3 bezeichnet eine Region, welche den Kollektor des Leistungsgliedes bereitstellt, welcher mit dem Substrat der Siliziumplatte übereinstimmt und bei dem das Potenzial hohe Spannungswerte erreichen kann, und Bezugsziffer 2 bezeichnet die Randregion.
  • Der Hochspannungswiderstand 4 ist in der Anordnung integriert, indem er in eine Uförmige Vertiefung 12 eindringt, welche in der Steuerregion 1 gebildet ist. Diese Vertiefung weist eine N-Typ Dotierung auf, da sie in derselben Substratregion 3 liegt. Auf diese Weise ist es notwendig, auch einen Rand für den Anschlussteil des Widerstandes zu erzeugen, wie anders in 4 dargestellt ist.
  • Das entgegengesetzte Ende des Hochspannungswiderstandes 4 ist mit dem Äquipotenzialring 5 verbunden, welcher auf demselben Potenzial wie das Substrat liegt.
  • Die Kantenregion wird in zwei Punkte unterteilt, welche zwei Kanäle 8 und 9 bilden, um drei benachbarte Randregion 2, 2a und 2b zu bilden. Die Randregion 2 und 2b (des P-Typs) liegen auf demselben Potenzial wie die Steuerregion 1, da sie weiterhin damit verbunden sind, während die Region 2a, welche ebenfalls vom P-Typ ist, auf demselben Potenzial wie der Hochspannungswiderstand 4 liegt, jedoch nicht mehr mit Masse verbunden ist.
  • Eine auf Masse vorgespannte Feldplatte 6 bedeckt die N-Typ Region 3, welche zwischen den Region 1, 2a und 4 gebildet ist, um deren spannungswiderstehende Fähigkeit sicherzustellen.
  • Die Feldplatte 6 wird auch an den Kanälen (Einschnitten) 8 und 9 angeordnet, welche in der Kantenregion 2 (2, 2a und 2b) gebildet sind, um ein Entrinnen von Feldlinien bei einem hohen Potenzial durch die auf diese Weise gebildeten Schlitze zu vermeiden mit einem daraus resultierenden Anwachsen des elektrischen Feldes an der Oberfläche und der Möglichkeit des Erreichens des kritischen Wertes.
  • Die Einschnitte 8 und 9, die in der Randregion gebildet sind, und auf diese Weise die Region 2, 2a und 2b bilden, ermöglichen es, einen elektrischen Durchgang zwischen den verschiedenen Regionen zu vermeiden, wobei auf diese Weise die Regionen voneinander isoliert werden, jedoch die Strukturfunktionalität erhalten bleibt.
  • N-Typ Regionen, das heißt Regionen mit der gleichen Dotierung wie die Region 3, sind innerhalb der Einschnitte 8 und 9 vorgesehen.
  • Schaltungsmäßig sind die zwei Einschnitte 8 und 9, die in der Randregion gebildet sind, äquivalent dazu, dass der in 2 gezeigte Randwiderstand einen unendlichen Wert erhält, jedoch ohne Modifizierung der Dotierung dieses Randes.
  • 7 ist eine Ansicht eines zweiten Ausführungsbeispiels, das nicht Teil der beanspruchten Erfindung bildet, welches derart ausgelegt ist, um den oben genannten Nachteil zu überwinden, welcher sich auf die Verwendung des P-Typ Randringes bezieht. Die Verwendung verursacht in der Tat den Nachteil des Anordnens eines Widerstandes zwischen der P-Typ Region, welche die Steuerregion bereitstellt, und der P-Typ Region, welche die Basis des Leistungsgliedes bereitstellt, mit daraus folgendem Stromverlust.
  • Mit dem zweiten in 7 gezeigten Ausführungsbeispiel wird die Isolation zwischen der Steuerregion (Linearregion) 1 und der Basisregion 7 des Leistungsgliedes durch Bereitstellen von Einschnitten in der Region erreicht, welche den Rand am Separationskanal zwischen den Regionen 1 und 7 bildet, um den Rand in zwei Regionen 2c und 2d zu unterteilen, welche benachbart, jedoch elektrisch isoliert sind. In diesem zweiten Ausführungsbeispiel wurde auch eine Feldplatte an den Einschnitten 9, 10 und 11 verwendet.
  • Durch Verwendung derselben Prozessabfolge, welche verwendet wird, um Hochund Niederspannungskomponenten in Leistungsstrukturen mit vertikaler Integration zu integrieren, ist es möglich, eine offene Randstruktur bereitzustellen, wie zuvor erläutert, ohne Einführung jedweder zusätzlichen Betriebsstufe.
  • Die Stufen des Prozesses sind im Detail wie folgt:
  • Zunächst wird die Isolationsregion gebildet; dann wird die Randregion durch Implantieren und Diffundieren von P-Typ Dotiersubstanzen zusammen mit der Isolation hergestellt. Die Konfiguration der Randregion wird durch Herstellen von Einschnitten mit in geeigneter Weise ausgewählten Größen erzielt. Im einzelnen muss die Breite von jedem der Einschnitte vernachlässigbar im Hinblick auf die Abmessungen der Randregion sein.
  • Die Region, die für die P-Typ Implantierung undurchlässig ist, muss derartige Abmessungen aufweisen, um das Auftreten eines elektrischen Durchganges des Randringes durch laterale Diffusion zu vermeiden, jedoch muss gleichzeitig verhindert werden, dass Feldlinien die Oberflächenregionen beeinflussen. Daher muss der Einschnitt mehr als zwei mal so groß wie die laterale Diffusion der Randschicht sein.
  • Eine N-Typ Implantierungsstufe, die in der Region, die für die P-Typ Randimplantierung undurchlässig ist, und vor dem Bilden der Region 1 ausgeführt wird, verbessert die Isolation zwischen den Kantenregionen 2, 2a und 2b. Diese N-Typ Implantierung vermindert auch die Verarmung in der Einschnittsregion entlang des Anschluss, des Übergangs bzw. der Sperrschicht zwischen den Regionen 2 und der Region 3, wodurch verhindert wird, dass eine laterale Durchschlagserscheinung die Betriebsweise der Struktur verändert.
  • In der Praxis wurde beobachtet, dass die Kantenstruktur gemäß der Erfindung und das Verfahren zum Herstellen dieser Struktur das gewünschte Ziel voll erreicht, da diese Struktur, die mit dem oben beschriebenen Verfahren ausgeführt worden ist, es ermöglicht, dem Randwiderstand einen unendlichen Wert zu geben, ohne dabei das Dotierungsniveau dieser Kante zu verändern, wobei auf diese Weise ermöglicht wird, eine Teilung der Substratspannung bereitzustellen, selbst wenn die Betriebsspannungen sehr hoch sind.
  • Wie gezeigt, kann das Verfahren zum Bereitstellen dieser Randstruktur auch leicht ausgeführt werden, da es möglich ist, die oben genannten Einschnitte in der Randstruktur durchzuführen ohne für zusätzliche Stufen, im Hinblick auf die normalerweise verwendeten, umzusortieren.
  • In der Praxis können die verwendeten Materialien, solange sie kompatibel mit der spezifischen Verwendung sind, sowie die Abmessungen gemäß den Anforderungen und dem Stand der Technik beliebig gewählt werden.
  • Wo in den Ansprüchen genannte technische Merkmale mit Bezugszeichen versehen sind, wurden derartige Bezugszeichen zum alleinigen Zweck der Erhöhung der Lesbarkeit der Ansprüche eingefügt und demgemäß haben derartige Bezugszeichen keinerlei beschränkende Wirkung auf die Interpretation derartiger Merkmale, die beispielhaft durch derartige Bezugzeichen identifiziert werden.

Claims (4)

  1. Monolithische Halbleiteranordnung mit einer Randstruktur, wobei die Anordnung auf einem Substrat (3) eines ersten Dotiertyps eine Steuerzone (1) eines zweiten Dotiertyps, welche mit einer Randzone (2) mit dem zweiten Dotiertyp versehen ist, und eine Leistungszone aufweist, die außerhalb der Steuerzone angeordnet ist, dadurch gekennzeichnet, dass in der Randzone wenigstens zwei Kanäle (8, 9; 10, 11) vorgesehen sind, wobei die Randzone derart angepasst ist, um eine zentrale Randzone und zwei seitliche Zonen zu bilden, um die Randzone in Zonen zu unterteilen, welche voneinander (2, 2a, 2b; 2c, 2d) elektrisch isoliert sind, wobei wenigstens zwei Kanalzonen mit einer Feldplatte (6) bedeckt sind, und dass ein Spannungsteilerwiderstand (4) durch die zentrale Randzone hindurchtritt, wobei der Widerstand mit der Leistungszone mittels eines ersten Endes und mit der Steuerzone (1) mittels eines zweiten Endes verbunden ist, wobei das zweite Ende in eine Vertiefung (12) eingeführt ist, welche in der Steuerzone (1) gebildet ist, wobei die Vertiefung einen ersten Dotiertyp aufweist und der Widerstand (4) einen zweiten Dotiertyp aufweist.
  2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die ersten und zweiten Dotiertypen von einer N-Typ Dotierung bzw. einer P-Typ Dotierung sind.
  3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Feldplatte (6) auf Masse vorgespannt ist, wenn die Anordnung in Benutzung ist.
  4. Verfahren zur Herstellung einer monolithischen Halbleiteranordnung, die Niederspannungs- und Hochspannungskomponenten integriert, wie in Anspruch 2 beansprucht, dadurch gekennzeichnet, dass es folgende Schritte aufweist: Bilden einer Isolationszone, die derart ausgebildet ist, um eine Zone, die Hochspannungskomponenten enthält, und eine Zone, die Niederspannungskomponenten enthält, zu begrenzen; Bereitstellen einer Randzone durch Implantieren und Diffundieren einer P-Typdotiersubstanz, wobei wenigstens zwei Kanäle (8, 9; 10, 11) gebildet werden, wobei die P-Typdotiersubstanz nicht implantiert und diffundiert wird; Implantieren einer N-Typdotiersubstanz in der Zone der wenigstens zwei Kanäle; und Bilden einer Steuerzone (1), wobei die Zone der wenigstens zwei Kanäle durch eine Feldplatte bedeckt wird.
DE69530216T 1995-12-19 1995-12-19 Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung Expired - Fee Related DE69530216T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95830524A EP0780900B1 (de) 1995-12-19 1995-12-19 Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE69530216D1 DE69530216D1 (de) 2003-05-08
DE69530216T2 true DE69530216T2 (de) 2004-02-12

Family

ID=8222079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69530216T Expired - Fee Related DE69530216T2 (de) 1995-12-19 1995-12-19 Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US5830783A (de)
EP (1) EP0780900B1 (de)
DE (1) DE69530216T2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794202B2 (en) 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160159A (en) * 1981-03-28 1982-10-02 Toshiba Corp High breakdown voltage planar type semiconductor device
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'
US5168340A (en) * 1988-08-17 1992-12-01 Texas Instruments Incorporated Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode
JP2835116B2 (ja) * 1989-09-29 1998-12-14 株式会社東芝 電力用icおよびその製造方法
US5446300A (en) * 1992-11-04 1995-08-29 North American Philips Corporation Semiconductor device configuration with multiple HV-LDMOS transistors and a floating well circuit
EP0632503B1 (de) * 1993-07-01 2001-10-31 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
JPH07312424A (ja) * 1994-05-18 1995-11-28 Nippondenso Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0780900B1 (de) 2003-04-02
US5830783A (en) 1998-11-03
DE69530216D1 (de) 2003-05-08
EP0780900A1 (de) 1997-06-25

Similar Documents

Publication Publication Date Title
DE69327483T2 (de) Diode und Verfahren zur Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102005014714A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE19701189A1 (de) Halbleiterbauteil
EP0405200A1 (de) MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE19644504B4 (de) Halbleitervorrichtung mit hoher Durchbruchspannung und Verfahren zu deren Herstellung
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE69231484T2 (de) Verfahren zur Herstellung von Isolationszonen des LOCOS-Typs für integrierte Schaltungen vom MOS-Typ
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE69320033T2 (de) Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
EP0853819B1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
EP0810673B1 (de) Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren
DE3785483T2 (de) Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren.
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE3011778A1 (de) Feldeffekttransistor
DE69531783T2 (de) Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69431782T2 (de) Programmierbares Halbleiterbauelement
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE3832750A1 (de) Leistungshalbleiterbauelement
DE69530216T2 (de) Monolithische Halbleiteranordnung mit Randstruktur und Verfahren zur Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee