DE69113987T2 - Monolithic semiconductor arrangement consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and production method. - Google Patents

Monolithic semiconductor arrangement consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and production method.

Info

Publication number
DE69113987T2
DE69113987T2 DE69113987T DE69113987T DE69113987T2 DE 69113987 T2 DE69113987 T2 DE 69113987T2 DE 69113987 T DE69113987 T DE 69113987T DE 69113987 T DE69113987 T DE 69113987T DE 69113987 T2 DE69113987 T2 DE 69113987T2
Authority
DE
Germany
Prior art keywords
epitaxial layer
conductivity type
control circuit
power transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69113987T
Other languages
German (de)
Other versions
DE69113987D1 (en
Inventor
Raffaele Zambrano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Publication of DE69113987D1 publication Critical patent/DE69113987D1/en
Application granted granted Critical
Publication of DE69113987T2 publication Critical patent/DE69113987T2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

Gegenstand der vorliegenden Erfindung ist eine monolithische Halbleiteranordnung, bestehend aus einer integrierten Steuerschaitung und mindestens einem Leistungstransistor, die auf demselben Chip integriert sind, und ein zugehöriges Herstellungsverfahren.The subject of the present invention is a monolithic semiconductor device consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and an associated manufacturing method.

Bei bekannten monolithischen Anordnungen des oben erwähnten Typs weist die Steuerschaltung gewöhnlich mehrere Niederspannungstransistoren und eine diffundierte horizontale Trennzone (DHI) vom p-Typ auf, erhalten durch selektive Dotierstofflmplantation und nachfolgende Diffusion. Da die DHI-Zone gemeinsam mit den Kollektorzonen des Leistungstransistors und der überdeckten Schicht vom n-Typ (BL in Fig. 1) die Entstehung eines parasitären npn-Transistors hervorrufen kann, dessen Zündung vermieden werden sollte, erfordert sie eine sehr tiefgehende Lage des Halbleiterübergangs und sehr kritische Auslegung des Dotierungsprofils. Andere Anordnungen sind in der JP-A-5687360 und in der JP-A-5674940 beschrieben. Dies wirkt sich negativ auf das Leistungsvermögen der Anordnung, auf die Kosten und auf die Produktivität aus.In known monolithic devices of the above-mentioned type, the control circuit usually comprises several low-voltage transistors and a diffused p-type horizontal separation region (DHI) obtained by selective dopant implantation and subsequent diffusion. Since the DHI region, together with the collector regions of the power transistor and the n-type buried layer (BL in Fig. 1), can cause the formation of a parasitic npn transistor, the ignition of which should be avoided, it requires a very deep location of the semiconductor junction and very critical design of the doping profile. Other devices are described in JP-A-5687360 and JP-A-5674940. This has a negative impact on the performance of the device, on costs and on productivity.

Die monolithische Halbleiteranordnung gemäß der vorliegenden Erfindung, wie sie in den Patentansprüchen 1 und 2 beschrieben ist, und das Verfahren nach Anspruch 6 überwinden die oben genannten Nachteile und bringen andere Vorteile.The monolithic semiconductor device according to the present invention as described in claims 1 and 2 and the method according to claim 6 overcome the above-mentioned disadvantages and provide other advantages.

Gemäß einer erfindungsgemäßen Lösung enthält sie mindestens einen Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone für diese Schaltung und mindestens einen im selben Chip integrierten bipolaren Leistungstransistor, wobei der Leistungstransistor und der Transistor der Steuerschaltung beide vom npn- oder vom pnp-Typ sind, dadurch gekennzeichnet, daß:According to a solution according to the invention, it contains at least one transistor of an integrated control circuit, a horizontal separation zone for this circuit and at least one bipolar power transistor integrated in the same chip, the power transistor and the transistor of the control circuit both are of the npn or pnp type, characterized in that:

- der Chip ein Substrat eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten aufweist, deren erste und dritte vom ersten Leitfähigkeitstyp sind und deren zweite von einem zweiten, dem obigen entgegengesetzten Leitfähigkeitstyp ist;- the chip has a substrate of a first conductivity type and three epitaxial layers lying thereover, the first and third of which are of the first conductivity type and the second of which is of a second conductivity type opposite to the above;

- die Epitaxieschicht des zweiten Leitfähigkeitstyps eine gleichmäßige oder variable Dotierstoffkonzentration mit höherer Dotierung an ihrer Grenzfläche zur darunterliegenden Epitaxialschicht und mit niedrigerer Dotierung an ihrer Grenzfläche zur oberen Epitaxieschicht hat; - die horizontale Trennzone der Steuerschaltung und die Basis des Leistungstransistors beide aus Teilen der zweiten Epitaxieschicht bestehen. Weitere innovative Lösungen sind in den weiter unten stehenden Patentansprüchen angegeben.- the epitaxial layer of the second conductivity type has a uniform or variable dopant concentration with higher doping at its interface with the underlying epitaxial layer and with lower doping at its interface with the upper epitaxial layer; - the horizontal separation zone of the control circuit and the base of the power transistor both consist of parts of the second epitaxial layer. Further innovative solutions are specified in the patent claims below.

Die Erfindung wird näher erläutert durch die nachstehende Beschreibung und die beigefügten Zeichnungen eines Beispiels des Standes der Technik und nicht-einschränkend auf zufassender Beispiele der Erfindung, wobei:The invention is explained in more detail by the following description and the accompanying drawings of an example of the prior art and non-limiting examples of the invention, in which:

Fig. 1 eine monolithische Halbleiteranordnung nach dem Stand der Technik zeigt, die eine integrierte Steuerschaltung und eine in demselben Chip integrierte Leistungsstufe aufweist;Fig. 1 shows a prior art monolithic semiconductor device having an integrated control circuit and a power stage integrated in the same chip;

Figuren 2-7 die Schritte eines Herstellungsverfahrens für eine erfindungsgemäße Anordnung zeigen;Figures 2-7 show the steps of a manufacturing process for an arrangement according to the invention;

Figuren 8a und 8b eine erste Variante des Herstellungsverfahrens nach den Figuren 2-7 zeigen;Figures 8a and 8b show a first variant of the manufacturing process according to Figures 2-7;

Figuren 9a und 9b eine zweite Variante des Herstellungsverfahrens nach den besagten Figuren zeigen;Figures 9a and 9b show a second variant of the manufacturing process according to said figures;

Fig. 10 ein Beispiel einer Struktur mit einer einen npn- Transistor aufweisende Leistungsstufe und einer einen pnp-Transistor aufweisenden integrierten Steuerschaltung zeigt;Fig. 10 shows an example of a structure with a power stage comprising an npn transistor and a control integrated circuit comprising a pnp transistor;

Fig. 11 ein Beispiel der Struktur mit einer einen npn-Transistor aufweisende Leistungsstufe und einer integrierten Steuerschaltung zeigt, die sowohl einen npn-Transistor als auch einen pnp-Transistor enthält.Fig. 11 shows an example of the structure with a power stage comprising an npn transistor and an integrated control circuit containing both an npn transistor and a pnp transistor.

Die Fig. 1 zeigt schematisch die Struktur einer monolithischen Halbleiteranordnung gemäß dem Stand der Technik, mit einer integrierten Steuerschaltung und einer Leistungsstufe, die in demselben Chip integriert sind.Figure 1 shows schematically the structure of a monolithic semiconductor device according to the prior art, with an integrated control circuit and a power stage integrated in the same chip.

Zur Vereinfachung ist eine einzige Komponente der integrierten Steuerschaltung (der npn-Niederspannungstransistor mit Emitter-, Basis- und Kollektoranschlüssen EL, BL und CL) und ein einziger Leistungstransistor (der npn-Transistor mit Emitter-, Basis- und Kollektoranschlüssen EP, BP und CP) dargestellt.For simplicity, a single component of the integrated control circuit (the low-voltage npn transistor with emitter, base and collector terminals EL, BL and CL) and a single power transistor (the npn transistor with emitter, base and collector terminals EP, BP and CP) are shown.

Die horizontale Trennzone der integrierten Steuerschaltung, mit DHI bezeichnet (diffundierte horizontale Isolierung), und die Basis des Leistungstransistors werden durch Zonen vom p- Typ gebildet, die durch ein Verfahren selektiver Implantation und einer nachfolgenden Diffusionsperiode erhalten werden.The horizontal isolation zone of the control integrated circuit, denoted DHI (diffused horizontal isolation), and the base of the power transistor are formed by p-type zones obtained by a process of selective implantation followed by a diffusion period.

Die Dotierstoffkonzentration dieser DHI-Zone wird auf der Basis zweier gegensätzlicher Forderungen festgelegt, nämlich:The dopant concentration of this DHI zone is determined on the basis of two opposing requirements, namely:

- die Notwenigkeit geringer Dotierstoffkonzentrationen, um die Betriebsspannung der Komponenten der integrierten Steuerschaltung zu erhöhen (z.B. darf eine Spitzenkonzentration von 10¹&sup6; Atomen/m³ nicht überschritten werden, um für die Isolierung eine Durchbruchsspannung von 60 V zu erhalten);- the need for low dopant concentrations to increase the operating voltage of the components of the integrated control circuit (e.g. a peak concentration of 10¹⁶ atoms/m³ must not be exceeded in order to obtain a breakdown voltage of 60 V for the insulation);

- die Notwendigkeit hoher Konzentrationen zur Reduzierung des Verstärkungsfaktors des in Fig. 1 gestrichelt dargestellten parasitären npn-Transistors und seiner Umkehrung, die man durch Vertauschung von Emitter und Kollektor enthält.- the need for high concentrations to reduce the gain factor of the parasitic npn transistor shown in dashed lines in Fig. 1 and its inverse, which is obtained by interchanging the emitter and collector.

Die Bildung der überdeckten Schicht vom n-Typ (BL-Zone) hat die Tendenz, den zur Bildung der DHI-Zone eingeführten Dotierstoff teilweise zu kompensieren und dadurch sowohl den spezifischen Widerstand der DHI-Zone als auch den Verstärkungsfaktor des oben erwähnten parasitären npn-Transistors zu erhöhen.The formation of the n-type buried layer (BL region) has a tendency to partially compensate for the dopant introduced to form the DHI region, thereby increasing both the resistivity of the DHI region and the gain of the parasitic npn transistor mentioned above.

Was die Leistungsstufe angeht, so sind die Parameter, die durch die oben erwähnte Kompromißlösung benachteiligt werden, der gegen Durchbruch in Sperrichtung sichere Betriebsbereich (RBSOA) und die Schaltcharakteristiken, und zwar wegen des hohen Basis-Eigenleitungswiderstandes rbb'.As for the power stage, the parameters that are penalized by the above-mentioned compromise solution are the reverse breakdown safe operating area (RBSOA) and the switching characteristics, due to the high base intrinsic resistance rbb'.

Starke Diffusionen sind daher obligatorisch für die DHI-Zone (mit einer Tiefe des Halbleiterübergangs nach der Diffusion von sogar größer als 10 Mikron), um eine übermäßige Kompensierung dieser Zone durch die BL-Zone zu vermeiden.Strong diffusions are therefore mandatory for the DHI zone (with a post-diffusion semiconductor junction depth of even greater than 10 microns) to avoid excessive compensation of this zone by the BL zone.

Das Ergebnis ist unter anderem eine beträchtliche Anhebung des Substrates 21 (dotiert mit Sb) und daher eine Vergrößerung der Dicke der ersten Epitaxieschicht 20, was sich ungünstig auf die Kosten und die Produktivität auswirkt.The result is, among other things, a considerable elevation of the substrate 21 (doped with Sb) and therefore an increase in the thickness of the first epitaxial layer 20, which has an adverse effect on costs and productivity.

Die den Gegenstand der vorliegenden Erfindung bildende Prozeßfolge zur Herstellung der Anordnung ist schematisch in den Figuren 2-7 dargestellt, worin zur Vereinfachung nur eine Komponente der integrierten Steuerschaltung (ein npn-Niederspannungstransistor) und ein einziger Leistungstransistor, ebenfalls vom npn-Typ, gezeigt ist.The process sequence for manufacturing the device forming the subject of the present invention is shown schematically in Figures 2-7, in which, for the sake of simplicity, only one component of the integrated control circuit (an npn low-voltage transistor) and a single power transistor, also of the npn type, are shown.

Die Folge sieht vor:The result is:

1) Züchtung einer Epitaxieschicht 2 vom n-Typ auf einem Substrat 1 vom n&spplus;-Typ (Fig. 2);1) Growing an n-type epitaxial layer 2 on an n+-type substrate 1 (Fig. 2);

2) Züchtung einer Epitaxieschicht 3 vom p-Typ auf der vorhergehenden n-leitenden Epitaxieschicht 2 (Fig. 2); diese zweite Züchtung findet unmittelbar nach der vorhergehenden statt, ohne Zwischenoperationen;2) Growing a p-type epitaxial layer 3 on the preceding n-type epitaxial layer 2 (Fig. 2); this second breeding takes place immediately after the previous one, without intermediate operations;

3) Definierung der Diffusionszone 4, welche die integrierte Steuerschaltung von der Leistungsstufe trennt (Fig. 3);3) Definition of the diffusion zone 4, which separates the integrated control circuit from the power stage (Fig. 3);

4) Definierung der Zonen 5 zur Bildung der n-leitenden überdeckten Schicht der integrierten Steuerschaltung, und der Zone 6 zur Bildung des Emitters des Leistungstransistors (Fig. 4);4) Defining the zones 5 for forming the n-type covered layer of the integrated control circuit, and the zone 6 for forming the emitter of the power transistor (Fig. 4);

5) Züchtung einer neuen Epitaxieschicht 7 vom n-Typ (Fig. 5);5) Growth of a new n-type epitaxial layer 7 (Fig. 5);

6) Bildung der Zonen 8 zur Trennung der Komponenten der integrierten Steuerschaltung voneinander und von dem Leistungstransistor (Fig. 6);6) Formation of the zones 8 for separating the components of the integrated control circuit from each other and from the power transistor (Fig. 6);

7) Bildung der Senkenzonen 9 zur Verbindung der überdeckten Schicht 5 und des Emitters 6 mit der Oberfläche (Fig. 6).7) Formation of the sink zones 9 for connecting the covered layer 5 and the emitter 6 to the surface (Fig. 6).

Die mit dem vorstehend beschriebenen Prozeß erhaltene Struktur ist in Fig. 7 dargestellt, worin die Bezugszahl 30 die Basiszone des Leistungstransistors und 31 die horizontale Trennzone der integrierten Steuerschaltung bezeichnet.The structure obtained with the process described above is shown in Fig. 7, where the reference numeral 30 indicates the base region of the power transistor and 31 the horizontal separation region of the integrated control circuit.

Sie unterscheidet sich von bekannten Strukturen darin, daß die DHL-Zonen durch epitaxiale horizontale Trennzonen (EHI) der p- leitenden Epitaxieschicht 3 ersetzt sind, die nach der n- leitenden Epitaxieschicht 2 in einem einzigen Schritt oder in zwei einzelnen Schritten ohne andere Zwischenoperationen gezüchtet werden, wie bereits erwähnt.It differs from known structures in that the DHL zones are replaced by epitaxial horizontal separation zones (EHI) of the p-type epitaxial layer 3, which are grown after the n-type epitaxial layer 2 in a single step or in two individual steps without other intermediate operations, as already mentioned.

Die Konzentration dieser Schicht ist über die ganze Fläche gleichmäßig und gleich der Spitzenkonzentration der äquivalenten Diffusionszone. Daher sind gleichzeitig der spezifische Widerstand der EHI-Zonen und der Verstärkungsfaktor des parasitären Transistors minimiert.The concentration of this layer is uniform over the entire area and equal to the peak concentration of the equivalent diffusion zone. Therefore, the specific resistance of the EHI zones and the gain factor of the parasitic transistor are simultaneously minimized.

Es ist auch möglich, eine Epitaxieschicht 3 mit variabler Dotierung zu züchten, z.B. mit einer Dotierung, die an der Grenzfläche zur Epitaxieschicht 2 höher ist als an der Grenzfläche zur Epitaxieschicht 7, und dies wird erreicht durch Variieren des Flusses des Dotierstoffes in dem für die Züchtung verwendeten Reaktor während des Schrittes der epitaxialen Züchtung. Diese Epitaxieschicht mit variabler Dotierung im oben beschriebenen Sinne führt zur einer weiteren Reduzierung des spezifischen Widerstandes der horizontalen Trennzone und des Verstärkungsfaktors des parasitären Transistors, ohne daß dies auf Kosten der maximalen Betriebsspannung der Komponenten der integrierten Steuerschaltung geht.It is also possible to grow an epitaxial layer 3 with variable doping, e.g. with a doping that is higher at the interface to the epitaxial layer 2 than at the interface with the epitaxial layer 7, and this is achieved by varying the flow of the dopant in the reactor used for growth during the epitaxial growth step. This epitaxial layer with variable doping in the sense described above leads to a further reduction in the specific resistance of the horizontal separation zone and the gain factor of the parasitic transistor, without this being at the expense of the maximum operating voltage of the components of the integrated control circuit.

Die Struktur nach Fig. 7 ist auch für die Leistungsstufe vorteilhaft.The structure according to Fig. 7 is also advantageous for the power level.

In der Tat hat der bipolare Leistungstransistor eine epitaxiale Basis, wodurch bekanntlich ermöglicht wird, rbb' zu reduzieren und dadurch Schalt- und Robustheitselgenschaften zu erzielen, die besser sind als bei einem Transitor mit diffundierter Basiszone und einer der Epitaxieschicht gleichen Spitzenkonzentration, und zwar als Folge des verminderten Basisbahnwiderstandes. Außerdem kann die Basiszone nötigenfalls durch selektive Implantierung weiter mit Dotierstoff angereichert werden.Indeed, the bipolar power transistor has an epitaxial base, which is known to make it possible to reduce rbb' and thus to obtain switching and robustness properties that are better than those of a transistor with a diffused base region and a peak concentration equal to the epitaxial layer, as a result of the reduced base resistance. In addition, the base region can be further enriched with dopant by selective implantation if necessary.

Die Charakteristiken des Leistungstransistors sind verbessert, weil die Dotierung der Emitterzone ein derartiges Profil hat, daß sie den Wirkungsgrad dieser Zone maximiert.The characteristics of the power transistor are improved because the doping of the emitter region has a profile that maximizes the efficiency of this region.

Natürlich kann das oben beschriebene Verfahren auch variiert werden. Zwei mögliche Varianten verlangen nach der Weglassung des Schrittes 3).Of course, the procedure described above can also be varied. Two possible variants require the omission of step 3).

In der Tat kann gemäß einer ersten Variante die Zone 4, welche die Leistungsstufe von der integrierten Steuerschaltung trennt, statt durch eine Diffusionszone dadurch vorgesehen werden, daß vor dem Schritt 5) ihr gegenüber eine Nut oder ein Graben 24 in die Epitaxieschicht 3 gegraben wird, durch selektive anisotrope Ätzung dieser Schicht (Fig. 8a). Dieser Graben wird dann durch die Epitaxieschicht 7 während deren Wachstums aufgefüllt, so daß man am Ende des oben beschriebenen Schrittes 5) zur Zone 24' der Struktur nach Fig. 8b kommt.Indeed, according to a first variant, the zone 4 separating the power stage from the integrated control circuit can be provided, instead of by a diffusion zone, by digging a groove or trench 24 in the epitaxial layer 3 opposite it, before step 5), by selective anisotropic etching of this layer (Fig. 8a). This trench is then filled by the epitaxial layer 7 during its growth, so that at the end of step 5) described above, the zone 24' of the structure according to Fig. 8b is obtained.

Gemäß einer anderen Variante werden die Zone 4 und die darüberliegende Zone 7 der Fig. 6 ersetzt durch einen Graben 14, der durch die gesamte Tiefe der Schichten 7 und 3 und teilweise in die Schicht 2 reicht und durch selektive anisotrope Ätzung wie im vorstehend beschriebenen Fall nach dem Schritt 5 geschaffen wird, um so zu der Struktur nach Fig. 9a zu gelangen.According to another variant, the zone 4 and the overlying zone 7 of Fig. 6 are replaced by a trench 14 which extends through the entire depth of the layers 7 and 3 and partially into the layer 2 and is created by selective anisotropic etching as in the case described above after step 5, in order to arrive at the structure according to Fig. 9a.

Anschließend, vor dem Beginn des Schrittes 6, wird der Graben mit dielektrischem Material wie z.B. SiO&sub2; aufgefüllt, wie in Fig. 9b dargestellt.Subsequently, before starting step 6, the trench is filled with dielectric material such as SiO2, as shown in Fig. 9b.

Es sei bemerkt, daß die Struktur bei allen diesen Varianten in einer für Fachleute einsichtigen Weise auch für den Aufbau von Anordnungen verwendet werden kann, bei denen die integrierte Steuerschaltung pnp-Transistoren mit vertikalem Stromfluß aufweist, z.B. desjenigen Typs, wie er im US-Patent 4 898 836 des Anmelders SGS-THOMSON Microelectronics beschrieben ist. In diesem Fall dient die EHI-Zone als der Kollektor für die pnp- Transistoren.It should be noted that in all these variants the structure can also be used, in a manner that will be apparent to those skilled in the art, to construct devices in which the integrated control circuit comprises pnp transistors with vertical current flow, for example of the type described in US Patent 4,898,836 of the applicant SGS-THOMSON Microelectronics. In this case the EHI region serves as the collector for the pnp transistors.

Die Fig. 10 zeigt ein Beispiel einer Struktur, bei welcher die Leistungsstufe einen npn-Transistor enthält und eine integrierte Steuerschaltung einen pnp-Transistor aufweist, dessen mit der Bezugszahl 32 bezeichnete Kollektorzone zur Elektrode C' führt und dessen Basis- und Emitterzone zu den Elektroden B' und E' führten.Fig. 10 shows an example of a structure in which the power stage contains an npn transistor and an integrated control circuit has a pnp transistor whose collector region, designated by the reference number 32, leads to the electrode C' and whose base and emitter regions lead to the electrodes B' and E'.

Die Fig. 11 zeigt ein Beispiel einer Struktur, bei welcher die Leistungsstufe einen npn-Transistor enthält und die integrierte Steuerschaltung sowohl einen npn-Transistor als auch einen pnp-Transistor aufweist.Fig. 11 shows an example of a structure in which the power stage contains an npn transistor and the integrated Control circuit has both an npn transistor and a pnp transistor.

Wenn gewünscht wird, einen Leistungstransistor vom pnp-Typ vorzusehen, genügt es, die anhand der Figuren 2-11 beschriebenen Strukturen und Prozesse mit dem jeweils umgekehrten Leitfähigkeitstyp der verschiedenen Schichten und Zonen durchzuführen, also die Struktur mit einem Substrat vom p-Typ zu beginnen, usw..If it is desired to provide a power transistor of the pnp type, it is sufficient to carry out the structures and processes described in Figures 2-11 with the opposite conductivity type of the various layers and zones, i.e. to start the structure with a p-type substrate, etc.

Die vorstehende Beschreibung verdeutlicht die Vorteile der Struktur, die durch das den Gegenstand der vorliegenden Erfindung bildende Verfahren erhalten wird, gegenüber den Strukturen, die durch das Verfahren nach dem Stand der Technik erhalten werden, und diese Vorteile lassen sich wie folgt zusammenfassen:The above description illustrates the advantages of the structure obtained by the process forming the subject of the present invention over the structures obtained by the process according to the prior art, and these advantages can be summarized as follows:

1) gleichzeitige Minimierung des spezifischen Widerstandes der horizontalen Trennzone und des Verstärkungsfaktors der parasitären Transistoren;1) simultaneous minimization of the specific resistance of the horizontal separation zone and the gain factor of the parasitic transistors;

2) Optimierung der Qualität der Leistungsstufe als Folge der Reduzierung des Basisbahnwiderstandes;2) Optimization of the quality of the power stage as a result of the reduction of the base track resistance;

3) Reduzierung der Dicke der ersten Epitaxieschicht, weil starke Diffusionen für die DHI-Zonen nicht mehr notwendig sind.3) Reduction of the thickness of the first epitaxial layer because strong diffusions for the DHI zones are no longer necessary.

Die nachfolgenden Vorteile gelten insbesondere für das in den Figuren 9a und 9b dargestellte Verfahren:The following advantages apply in particular to the process shown in Figures 9a and 9b:

4) Die Bereiche, die hohen Spannungen gewachsen sein müssen, d.h. die Bereiche zwischen den Schichten 2 und 3, sind flach, und somit ist es nicht nötig, Abschlußtechniken anzuwenden, so daß Platz und Verfahrenskosten gespart werden;4) The areas that have to withstand high stresses, i.e. the areas between layers 2 and 3, are flat and therefore it is not necessary to use termination techniques, saving space and processing costs;

5) die Dotierung der Epitaxieschicht 7 ist unabhängig von der Betriebsspannung der Leistungsstufe, weil keine Bereiche vorhanden sind, in denen sie Kontakt mit der Epitaxieschicht 2 bildet.5) the doping of the epitaxial layer 7 is independent of the operating voltage of the power stage, because no areas are present in which it forms contact with the epitaxial layer 2.

Die vorstehende Beschreibung bezieht sich auf eine Leistungsstufe, die mit einem einzigen Transistor versehen ist. Die Erfindung ist jedoch auch auf eine Leistungsstufe mit mehreren Transistoren anwendbar, z.B. mit Darlington- oder Trilington- Transistoren.The above description refers to a power stage provided with a single transistor. However, the invention is also applicable to a power stage with several transistors, e.g. with Darlington or Trilington transistors.

Claims (11)

1. Monolithische Halbleiteranordnung, die, in demselben Chip integriert, mindestens einen bipolaren Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, wobei der Leistungstransistor und der Transistor der Steuerschaltung beide vom npn- oder vom pnp-Typ sind, dadurch gekennzeichnet, daß1. Monolithic semiconductor device comprising, integrated in the same chip, at least one bipolar transistor of an integrated control circuit, a horizontal separation zone of this circuit and at least one bipolar power transistor, the power transistor and the transistor of the control circuit both being of the npn or pnp type, characterized in that - der Chip ein Substrat (1) eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten (2, 3, 7) aufweist, deren erste und dritte von einem ersten Leitfähigkeitstyp sind und deren zweite von einem zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp ist;- the chip has a substrate (1) of a first conductivity type and three overlying epitaxial layers (2, 3, 7), the first and third of which are of a first conductivity type and the second of which is of a second conductivity type opposite to the first conductivity type; - die Epitaxieschicht (3) des zweiten Leitfähigkeitstyps eine gleichmäßige oder eine variable Dotierstoffkonzentration mit mehr Dotierstoff an der Grenzfläche zur darunterliegenden Epitaxieschicht (2) und weniger Dotierstoff an der Grenzfläche zur oberen Epitaxieschicht (7) hat;- the epitaxial layer (3) of the second conductivity type has a uniform or a variable dopant concentration with more dopant at the interface to the underlying epitaxial layer (2) and less dopant at the interface to the upper epitaxial layer (7); - sowohl die horizontale Trennzone (31) der Steuerschaltung als auch die Basiszone (30) des Leistungstransistors aus Teilen der zweiten Epitaxieschicht (3) bestehen.- both the horizontal separation zone (31) of the control circuit and the base zone (30) of the power transistor consist of parts of the second epitaxial layer (3). 2. Monolithische Halbleiteranordnung, die, in demselben Chip integriert, mindestens einen bipolaren Transistor einer integrierten Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, wobei der Leistungstransistor vom npn-Typ und der Transistor der Steuerschaltung vom pnp-Typ sind, oder umgekehrt, dadurch gekennzeichnet, daß:2. Monolithic semiconductor device comprising, integrated in the same chip, at least one bipolar transistor of an integrated control circuit, a horizontal separation zone of this circuit and at least one bipolar power transistor, the power transistor being of the npn type and the transistor of the control circuit being of the pnp type, or vice versa, characterized in that: - der Chip ein Substrat (1) eines ersten Leitfähigkeitstyps und drei darüberliegende Epitaxieschichten (2, 3, 7) aufweist, deren erste von einem ersten Leitfähigkeitstyp, deren zweite von einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp und deren dritte vom ersten Leitfähigkeitstyp ist;- the chip comprises a substrate (1) of a first conductivity type and three overlying epitaxial layers (2, 3, 7) the first of which is of a first conductivity type, the second of which is of a second conductivity type opposite to the first conductivity type, and the third of which is of the first conductivity type; - die Epitaxieschicht (3) des zweiten Leitfähigkeitstyps eine gleichmäßige oder variable Dotierstoffkonzentration mit mehr Dotierstoff an der Grenzfläche zur darunterliegenden Epitaxieschicht (2) und weniger Dotierstoff an der Grenzfläche zur oberen Epitaxieschicht (7) hat;- the epitaxial layer (3) of the second conductivity type has a uniform or variable dopant concentration with more dopant at the interface to the underlying epitaxial layer (2) and less dopant at the interface to the upper epitaxial layer (7); - sowohl die Kollektorzone (32) des Transistors der Steuerschaltung als auch die Basiszone (30) des Leistungstransistors aus Teilen der zweiten Epitaxieschicht (3) bestehen.- both the collector zone (32) of the transistor of the control circuit and the base zone (30) of the power transistor consist of parts of the second epitaxial layer (3). 3. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch zwei Zonen (4, 7) des ersten Leitfähigkeitstyps getrennt sind, von denen eine (4) der diffundierte Typ ist.3. Monolithic semiconductor device according to claim 1 or 2, characterized in that the power transistor and the control circuit are separated from one another by two zones (4, 7) of the first conductivity type, one of which (4) is the diffused type. 4. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch zwei Zonen (24', 7) des ersten Leitfähigkeitstyps voneinander getrennt sind, deren eine (24') aus einem Graben (24) besteht, der mit einem Teil der dritten Epitaxieschicht aufgefüllt ist.4. Monolithic semiconductor device according to claim 1 or 2, characterized in that the power transistor and the control circuit are separated from one another by two zones (24', 7) of the first conductivity type, one of which (24') consists of a trench (24) which is filled with a part of the third epitaxial layer. 5. Monolithische Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leistungstransistor und die Steuerschaltung voneinander durch einen Graben (14) getrennt sind, der über die ganze Tiefe der zweiten und der dritten Epitaxieschicht und in einen Teil der ersten Epitaxieschicht reicht und mit dielektrischem Material (14') gefüllt ist.5. Monolithic semiconductor device according to claim 1 or 2, characterized in that the power transistor and the control circuit are separated from one another by a trench (14) which extends over the entire depth of the second and third epitaxial layers and into a part of the first epitaxial layer and is filled with dielectric material (14'). 6. Verfahren zur Herstellung einer monolithischen Halbleiteranordnung, die, in demselben Chip integriert, einen bipolaren Transistor, eine integrierte Steuerschaltung, eine horizontale Trennzone dieser Schaltung und mindestens einen bipolaren Leistungstransistor enthält, gekennzeichnet durch die folgenden Schritte:6. A method for producing a monolithic semiconductor device comprising, integrated in the same chip, a bipolar transistor, an integrated control circuit, a horizontal separation zone of said circuit and at least one bipolar power transistor, characterized by the following steps: a) Züchtung einer ersten Epitaxieschicht (2) eines ersten Leitfähigkeitstyps auf einem Substrat (1) desselben Leitfähigkeitstyps;a) growing a first epitaxial layer (2) of a first conductivity type on a substrate (1) of the same conductivity type; b) Züchtung einer zweiten Epitaxieschicht (3) eines zweiten Leitfähigkeitstyps, der demjenigen der genannten ersten Epitaxieschicht (2) entgegengesetzt ist;b) growing a second epitaxial layer (3) of a second conductivity type opposite to that of said first epitaxial layer (2); c) in der zweiten Epitaxieschicht (3) Definierung einer Zone (5) des ersten Leitfähigkeitstyps, die zur Bildung einer überdeckten Schicht der integrierten Steuerschaltung angelegt ist, und einer ebenfalls den ersten Leitfähigkeitstyp aufweisenden Zone (6), die zur Bildung des Emitters des Leistungstransistors angelegt ist;c) defining in the second epitaxial layer (3) a zone (5) of the first conductivity type, which is designed to form a covered layer of the integrated control circuit, and a zone (6) also having the first conductivity type, which is designed to form the emitter of the power transistor; d) Züchtung einer dritten Epitaxieschicht (7) des ersten Leitfähigkeitstyps;d) growing a third epitaxial layer (7) of the first conductivity type; e) in der dritten Epitaxieschicht (7) Bildung von Zonen (8) des zweiten Leitfähigkeitstyps, die angelegt sind, um die Komponenten der integrierten Steuerschaltung voneinander und vom Leistungstransistor zu trennen;e) forming zones (8) of the second conductivity type in the third epitaxial layer (7) which are designed to separate the components of the integrated control circuit from each other and from the power transistor; f) in der dritten Epitaxieschicht Bildung von Senkenzonen (9), die angelegt sind, um die Oberfläche der überdeckten Schicht der integrierten Steuerschaltung und den Emitter des Lelstungstransistors zu verbinden.f) in the third epitaxial layer, formation of sink zones (9) which are designed to connect the surface of the covered layer of the integrated control circuit and the emitter of the power transistor. 7. Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Züchtung der zweiten Epitaxieschicht (3) unmittelbar nach der Züchtung der ersten Epitaxieschicht (2) ohne andere Zwischenoperationen stattfindet.7. Manufacturing method according to claim 6, characterized in that the growth of the second epitaxial layer (3) takes place immediately after the growth of the first epitaxial layer (2) without any other intermediate operations. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen den Schritten b) und c) ein Schritt stattfindet, durch den in der zweiten Epitaxieschicht (3) eine Diffusionszone (4) des ersten Leitfähigkeitstyps gebildet wird, die angelegt ist zur Trennung der integrierten Steuerschaltung vom Leistungstransistor.8. Method according to claim 7, characterized in that between steps b) and c) a step takes place by which a diffusion zone (4) of the first conductivity type is formed in the second epitaxial layer (3), which is designed to separate the integrated control circuit from the power transistor. 9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem Schritt c) und dem Schritt d) durch selektive anisotrope Ätzung in der zweiten Epitaxieschicht ein Graben (24) geschaffen wird, der angelegt ist, um durch die Züchtung der dritten Epitaxieschicht während des nachfolgenden Schritte d) gefüllt zu werden und eine Zone (24') zum Trennen des Leistungstransistors von der Steuerschaltung zu bilden.9. Method according to claim 7, characterized in that between step c) and step d) a trench (24) is created in the second epitaxial layer by selective anisotropic etching, which trench is designed to be filled by the growth of the third epitaxial layer during the subsequent step d) and to form a zone (24') for isolating the power transistor from the control circuit. 10. Herstellungsverfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem Schritt d) und dem Schritt e) durch selektive anisotrope Ätzung ein Graben (14) über die gesamte Tiefe der dritten und der zweiten Epitaxieschicht und einen Teil der Tiefe der ersten Epitaxieschicht geschaffen wird, der anschließend mit dielektrischem Material gefüllt wird und angelegt ist, um eine Trennzone für die Leistungsstufe zu bilden und alle einer hohen Spannung ausgesetzten Halbleiterübergänge zu nivellieren.10. Manufacturing method according to claim 7, characterized in that between step d) and step e) a trench (14) is created by selective anisotropic etching over the entire depth of the third and second epitaxial layers and a part of the depth of the first epitaxial layer, which trench is then filled with dielectric material and is designed to form a separation zone for the power stage and to level all semiconductor junctions subjected to high voltage. 11. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Emitterzone des Leistungstransistors ein Dotierungsprofil hat, das zur Maximierung des Wirkungsgrades des genannten Emitters ausgelegt ist.11. Arrangement according to claim 1 or 2, characterized in that the emitter region of the power transistor has a doping profile designed to maximize the efficiency of said emitter.
DE69113987T 1986-10-01 1991-04-17 Monolithic semiconductor arrangement consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and production method. Expired - Fee Related DE69113987T2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8606613A IT1215024B (en) 1986-10-01 1986-10-01 PROCESS FOR THE FORMATION OF A HIGH VOLTAGE SEMICONDUCTOR MONOLITHIC DEVICE
EP91830151A EP0509183B1 (en) 1986-10-01 1991-04-17 Monolithic semiconductor device comprising an integrated control circuit and at least one power transistor integrated in the same chip and the associated manufacturing process

Publications (2)

Publication Number Publication Date
DE69113987D1 DE69113987D1 (en) 1995-11-23
DE69113987T2 true DE69113987T2 (en) 1996-04-25

Family

ID=40227708

Family Applications (2)

Application Number Title Priority Date Filing Date
DE87201791T Expired - Fee Related DE3788486T2 (en) 1986-10-01 1987-09-19 Method for producing a monolithic high-voltage semiconductor circuit.
DE69113987T Expired - Fee Related DE69113987T2 (en) 1986-10-01 1991-04-17 Monolithic semiconductor arrangement consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and production method.

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE87201791T Expired - Fee Related DE3788486T2 (en) 1986-10-01 1987-09-19 Method for producing a monolithic high-voltage semiconductor circuit.

Country Status (5)

Country Link
US (2) US4780430A (en)
EP (2) EP0262723B1 (en)
JP (2) JP2501602B2 (en)
DE (2) DE3788486T2 (en)
IT (1) IT1215024B (en)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1221587B (en) * 1987-09-07 1990-07-12 S G S Microelettronics Spa MANUFACTURING PROCEDURE OF AN INTEGRATED MONOLITHIC SEMICONDUCTOR DEVICE WITH LOW IMPURITY CONCENTRATION EPITAS LAYERS
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217322B (en) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa MANUFACTURING PROCEDURE OF A NON-LITHIC SEMICONDUCTIVE DEVICE INCLUDING AT LEAST A TRANSISTOR OF AN INTEGRATED CONTROL CIRCUIT AND A POWER TRANSISTOR IN TEGRATE IN THE SAME PLATE
IT1217323B (en) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa INTEGRATED STRUCTURE OF HIGH VOLTAGE BIPOLAR POWER TRANSISTOR AND LOW VOLTAGE POWER MOS TRANSISTOR IN THE "EMITTER SWITCHING" CONFIGURATION AND RELATED MANUFACTURING PROCESS
US4902633A (en) * 1988-05-09 1990-02-20 Motorola, Inc. Process for making a bipolar integrated circuit
IT1228900B (en) * 1989-02-27 1991-07-09 Sgs Thomson Microelectronics INTEGRATED MONOLITHIC STRUCTURE FOR TWO-STAGE PILOTING SYSTEM WITH CIRCUIT COMPONENT LEVEL TRANSLATOR OF THE PILOT SIGNAL FOR POWER TRANSISTORS.
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US5597742A (en) * 1991-04-17 1997-01-28 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Semiconductor device and method
KR100243961B1 (en) * 1991-07-02 2000-02-01 요트.게.아. 롤페즈 Semiconductor device
EP0632502B1 (en) * 1993-06-28 1999-03-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Bipolar power transistor with high collector breakdown voltage and related manufacturing process
US5591655A (en) * 1995-02-28 1997-01-07 Sgs-Thomson Microelectronics, Inc. Process for manufacturing a vertical switched-emitter structure with improved lateral isolation
EP0735580B1 (en) 1995-03-31 2004-11-17 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for realizing trench isolation structures
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
DE69534488D1 (en) * 1995-07-31 2006-02-09 St Microelectronics Srl Monolitic high voltage semiconductor device with integrated edge structure and method of manufacture
DE69530216T2 (en) * 1995-12-19 2004-02-12 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Monolithic semiconductor device with edge structure and method of manufacture
EP0788151A1 (en) * 1996-01-31 1997-08-06 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method of fabricating junction-isolated semiconductor devices
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
EP0981163A1 (en) 1998-08-14 2000-02-23 STMicroelectronics S.r.l. Semiconductor power device with insulated circuit and process for its manufacture
EP1032031B1 (en) * 1998-10-23 2007-10-10 STMicroelectronics S.r.l. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension and its manufacturing method
EP1037274A3 (en) * 1998-10-23 2001-03-14 STMicroelectronics S.r.l. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure having a limited planar dimension
DE69936175T2 (en) * 1998-11-04 2008-01-24 Lucent Technologies Inc. Inductance or low-loss trace in an integrated circuit
DE69931890T2 (en) * 1999-04-06 2007-01-11 Stmicroelectronics S.R.L., Agrate Brianza Integrated power circuit with vertical current flow and its manufacturing process
US6451655B1 (en) 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
US6495423B1 (en) 1999-08-26 2002-12-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension
US6642538B2 (en) 2001-10-24 2003-11-04 The United States Of America As Represented By The Secretary Of The Navy Voltage controlled nonlinear spin filter based on paramagnetic ion doped nanocrystal
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7714381B2 (en) * 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP5048242B2 (en) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド Semiconductor device and manufacturing method thereof
CN107887486B (en) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 Photoelectric transistor and method for manufacturing the same
CN113474878A (en) * 2018-10-12 2021-10-01 瑟其福耐斯特有限公司 Method of fabricating transistor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982974A (en) * 1971-11-22 1976-09-28 International Business Machines Corporation Compensation of autodoping in the manufacture of integrated circuits
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
US4458158A (en) * 1979-03-12 1984-07-03 Sprague Electric Company IC Including small signal and power devices
JPS5674940A (en) * 1979-11-22 1981-06-20 Mitsubishi Electric Corp Integrated semiconductor device
JPS5687360A (en) * 1979-12-19 1981-07-15 Pioneer Electronic Corp Transistor device
JPS5726462A (en) * 1980-07-24 1982-02-12 Mitsubishi Electric Corp Semiconductor device
JPS6058633A (en) * 1983-09-12 1985-04-04 Hitachi Ltd Semiconductor integrated circuit device
JPH0614515B2 (en) * 1984-03-21 1994-02-23 セイコ−エプソン株式会社 Method for manufacturing semiconductor device
IT1214805B (en) * 1984-08-21 1990-01-18 Ates Componenti Elettron SEMICONDUCTOR WITH JUNPROCESS DEVICES FOR THE MANUFACTURE OF VARIABLE CHARGE CONCENTRATION PLANAR DIRECTIONS AND VERY HIGH BREAKDOWN VOLTAGE
IT1214806B (en) * 1984-09-21 1990-01-18 Ates Componenti Elettron INTEGRATED MONOLITHIC POWER AND SEMICONDUCTOR DEVICE
IT1214808B (en) * 1984-12-20 1990-01-18 Ates Componenti Elettron TICO AND SEMICONDUCTOR PROCESS FOR THE FORMATION OF A BURIED LAYER AND OF A COLLECTOR REGION IN A MONOLI DEVICE
IT1218230B (en) * 1988-04-28 1990-04-12 Sgs Thomson Microelectronics PROCEDURE FOR THE FORMATION OF AN INTEGRATED CIRCUIT ON A TYPE N SUBSTRATE, INCLUDING VERTICAL PNP AND NPN TRANSISTORS AND ISOLATED BETWEEN THEM
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices

Also Published As

Publication number Publication date
JP2501602B2 (en) 1996-05-29
DE3788486D1 (en) 1994-01-27
DE69113987D1 (en) 1995-11-23
EP0262723A2 (en) 1988-04-06
EP0509183B1 (en) 1995-10-18
US4780430A (en) 1988-10-25
DE3788486T2 (en) 1994-04-28
JP3202785B2 (en) 2001-08-27
IT1215024B (en) 1990-01-31
EP0262723B1 (en) 1993-12-15
EP0262723A3 (en) 1990-05-23
EP0509183A1 (en) 1992-10-21
US5432376A (en) 1995-07-11
IT8606613A0 (en) 1986-10-01
JPS6392058A (en) 1988-04-22
JPH05121678A (en) 1993-05-18

Similar Documents

Publication Publication Date Title
DE69113987T2 (en) Monolithic semiconductor arrangement consisting of an integrated control circuit and at least one power transistor, which are integrated on the same chip, and production method.
DE69328758T2 (en) Process for the production of SOI bipolar and MOS transistors
DE69125390T2 (en) Lateral bipolar transistor structure with integrated control circuit and integrated power transistor and their manufacturing process
DE2203183A1 (en) Integrated semiconductor circuit arrangement
DE4444776C2 (en) Method of manufacturing a bipolar transistor with a self-adjusting vertical structure
EP0001574B1 (en) Semiconductor device for resistance structures in high-density integrated circuits and method for making it
DE69505348T2 (en) High voltage MOSFET with field plate electrode and method of manufacture
DE3545040A1 (en) METHOD FOR PRODUCING A BURIED LAYER AND A COLLECTOR ZONE IN A MONOLITHIC SEMICONDUCTOR DEVICE
DE4445345A1 (en) Method of manufacturing a bipolar transistor
EP0007923A1 (en) Process for manufacturing a twice diffused lateral transistor and a complemtary vertical transistor integrated therewith
DE68917434T2 (en) Semiconductor device with reduced parasitic capacitance and method for its production.
DE2238450A1 (en) SEMICONDUCTOR ASSEMBLY AND METHOD OF MANUFACTURING THE SAME
DE68918967T2 (en) Bipolar transistor structure and method of making it.
DE2510593C3 (en) Integrated semiconductor circuit arrangement
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE69122598T2 (en) Integrated structure of a bipolar power transistor and a re-voltage bipolar transistor in an emitter circuit or half-bridge arrangement and the related manufacturing method
DE2133976B2 (en) Monolithically integrated semiconductor device
DE69722833T2 (en) Bipolar transistor with an improved epitaxial base zone and its manufacturing process
DE1764570B2 (en) A method of manufacturing a semiconductor device having complementary NPN and PNP transistors
DE60028816T2 (en) Production of unipolar components
DE69131390T2 (en) Process for producing a buried drain or collector zone for monolithic semiconductor devices
DE2256447A1 (en) INTEGRATED SEMI-CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING
DE3851991T2 (en) Bipolar transistors.
DE3851815T2 (en) Field effect transistor and its manufacturing method.
DE3852362T2 (en) Method for producing a monolithic semiconductor component with an epitaxial multilayer structure and a low concentration of impurities.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee