JPH0779102B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0779102B2 JPH0779102B2 JP2224030A JP22403090A JPH0779102B2 JP H0779102 B2 JPH0779102 B2 JP H0779102B2 JP 2224030 A JP2224030 A JP 2224030A JP 22403090 A JP22403090 A JP 22403090A JP H0779102 B2 JPH0779102 B2 JP H0779102B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- substrate
- temperature
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Description
【発明の詳細な説明】 〔概要〕 金属シリコン化合物と非単結晶シリコンの積層膜のドラ
イエッチング方法に関し、 フロン規制にかかるガスや堆積性ガスを用いることな
く、該金属シリコン化合物と多結晶シリコンの積層膜を
略垂直形状に加工し、かつ、下地の酸化シリコンに対
し、高い選択比を有し、かつ、基板内や粗密のパターン
間で形状差のないドライエッチング技術の提供を目的と
し、 酸化膜を有する基板上に形成された金属シリコン化合物
と非単結晶シリコンの積層膜のドライエッチングにおい
て、該積層膜上に有機物膜を有するマスクを形成し、し
かる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより該積層膜を略垂直な断面形状に加工する工程を
含み構成する。
イエッチング方法に関し、 フロン規制にかかるガスや堆積性ガスを用いることな
く、該金属シリコン化合物と多結晶シリコンの積層膜を
略垂直形状に加工し、かつ、下地の酸化シリコンに対
し、高い選択比を有し、かつ、基板内や粗密のパターン
間で形状差のないドライエッチング技術の提供を目的と
し、 酸化膜を有する基板上に形成された金属シリコン化合物
と非単結晶シリコンの積層膜のドライエッチングにおい
て、該積層膜上に有機物膜を有するマスクを形成し、し
かる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより該積層膜を略垂直な断面形状に加工する工程を
含み構成する。
本発明は、金属シリコン化合物と非単結晶シリコンの積
層膜のドライエッチング方法に関する。
層膜のドライエッチング方法に関する。
半導体デバイスの微細化に伴い、低い抵抗を有する金属
シリコン化合物と多結晶シリコンの積層膜がゲート電極
の材料として多く用いられている。これらをエッチング
するガスとしてSF6やCCl4を用いたドライエッチング方
法が提供されているが、従来の方法では、サイドエッチ
ングが生じ易く、寸法精度も悪い。さらには酸化シリコ
ンに対する多結晶シリコンの選択比が低い。そこで、こ
れらの要求を満たす微細パターン形成技術が必要であ
る。
シリコン化合物と多結晶シリコンの積層膜がゲート電極
の材料として多く用いられている。これらをエッチング
するガスとしてSF6やCCl4を用いたドライエッチング方
法が提供されているが、従来の方法では、サイドエッチ
ングが生じ易く、寸法精度も悪い。さらには酸化シリコ
ンに対する多結晶シリコンの選択比が低い。そこで、こ
れらの要求を満たす微細パターン形成技術が必要であ
る。
これまで金属シリコン化合物と多結晶シリコンの積層膜
をドライエッチングする技術としては次に示すものがあ
る。
をドライエッチングする技術としては次に示すものがあ
る。
SF6とO2の混合ガスによるドライエッチング方法。
〔文献名：“低周波励起平行平板型リアクタを用いたSF
6グロー放電によるポリサイド構造のエッチング":M.E.C
oe.S.H.Rogers:solid state technology（日本版）、Oc
tober 1982〕 金属シリサイドに対してフッ素を含むガスを用いた
反応性イオンエッチングを行い、多結晶シリコンに対し
て塩素系ガスを用いた反応性イオンエッチングを行うと
いう２段階エッチング。
〔文献名：“低周波励起平行平板型リアクタを用いたSF
6グロー放電によるポリサイド構造のエッチング":M.E.C
oe.S.H.Rogers:solid state technology（日本版）、Oc
tober 1982〕 金属シリサイドに対してフッ素を含むガスを用いた
反応性イオンエッチングを行い、多結晶シリコンに対し
て塩素系ガスを用いた反応性イオンエッチングを行うと
いう２段階エッチング。
〔特公昭61−168228 シャープ 川端〕 Cl2とBCl3の混合ガスによる金属シリコン化合物と
多結晶シリコンの二層膜のドライエッチング方法。〔特
願昭59−85051 シーメンス ハスラー〕 また、高融点金属や高融点金属シリサイドの単層のドラ
イエッチングする技術としては次に示すものがある。
多結晶シリコンの二層膜のドライエッチング方法。〔特
願昭59−85051 シーメンス ハスラー〕 また、高融点金属や高融点金属シリサイドの単層のドラ
イエッチングする技術としては次に示すものがある。
Cl2とO2の混合ガスによる金属シリサイド単層の反
応性イオンエッチング 〔特公昭60−064476 富士通 深野〕 〔特公平01−243430 日本電気 杉戸〕 〔特公平02−094520 東芝 村口〕 〔発明が解決しようとする課題〕 従来技術の方法では、サイドエッチングが大きく入
り、垂直形状は得られない。
応性イオンエッチング 〔特公昭60−064476 富士通 深野〕 〔特公平01−243430 日本電気 杉戸〕 〔特公平02−094520 東芝 村口〕 〔発明が解決しようとする課題〕 従来技術の方法では、サイドエッチングが大きく入
り、垂直形状は得られない。
従来技術の方法では、１段階目のエッチングでSF6とC
Cl4、２段階目のエッチングでCCl4とO2を用いている
が、サイドエッチングの量を低減できても垂直形状は得
られない。そして、酸化シリコンに対する選択比は１段
階目のエッチングで１〜２、２段階目のエッチングでも
２〜３と低い。また、パターンが粗の部分と密の部分と
で形状差があるため、粗密を共有する半導体装置の製造
には適していない。さらには、CCl4はフロン規制により
今後使用できなくなったガスである。
Cl4、２段階目のエッチングでCCl4とO2を用いている
が、サイドエッチングの量を低減できても垂直形状は得
られない。そして、酸化シリコンに対する選択比は１段
階目のエッチングで１〜２、２段階目のエッチングでも
２〜３と低い。また、パターンが粗の部分と密の部分と
で形状差があるため、粗密を共有する半導体装置の製造
には適していない。さらには、CCl4はフロン規制により
今後使用できなくなったガスである。
従来技術の方法では、堆積性ガスであるBCl3を用いた
ことで該積層膜の側壁を保護して垂直加工が可能となる
が、BCl3のわずかな量がエッチレートや形状の変化を招
くためにエッチング反応室内に堆積したBCl3の量の影響
を受けて再現性が悪い。また、BCl3が堆積性ガスである
ため、マスフローを詰まらせたり、エッチング反応室内
に堆積してパーティクルの原因になったりする。BCl3の
代わりにSiCl4を用いても同様な問題を引き起こす。
ことで該積層膜の側壁を保護して垂直加工が可能となる
が、BCl3のわずかな量がエッチレートや形状の変化を招
くためにエッチング反応室内に堆積したBCl3の量の影響
を受けて再現性が悪い。また、BCl3が堆積性ガスである
ため、マスフローを詰まらせたり、エッチング反応室内
に堆積してパーティクルの原因になったりする。BCl3の
代わりにSiCl4を用いても同様な問題を引き起こす。
従来技術の方法を用いて、金属シリコン化合物と多結
晶シリコンの積層膜をエッチングした結果、垂直形状は
得られなかった。なぜなら、上層の金属シリコン化合物
よりも下層の多結晶シリコンのエッチレートの方が速い
ためである。また、金属シリコン化合物のエッチレート
の均一性が悪いため、形状も基板内で均一にならない。
晶シリコンの積層膜をエッチングした結果、垂直形状は
得られなかった。なぜなら、上層の金属シリコン化合物
よりも下層の多結晶シリコンのエッチレートの方が速い
ためである。また、金属シリコン化合物のエッチレート
の均一性が悪いため、形状も基板内で均一にならない。
そこで、フロン規制にかかるガスや堆積性ガスを用いる
ことなく、該金属シリコン化合物と多結晶シリコンの積
層膜を略垂直形状に加工し、かつ、下地の酸化シリコン
に対し、高い選択比を有し、かつ、基板内や粗密のパタ
ーン間で形状差のないドライエッチング技術が必要であ
る。
ことなく、該金属シリコン化合物と多結晶シリコンの積
層膜を略垂直形状に加工し、かつ、下地の酸化シリコン
に対し、高い選択比を有し、かつ、基板内や粗密のパタ
ーン間で形状差のないドライエッチング技術が必要であ
る。
上記の課題は、酸化膜を有する基板上に形成された金属
シリコン化合物と非単結晶シリコンの積層膜上に有機物
膜を有するマスクを形成し、しかる後塩素と酸素を含む
混合ガスのプラズマ雰囲気中で、該基板を60℃以上の温
度に加熱させてなすエッチングにより該積層膜を略垂直
な断面形状に加工する工程を含むことを特徴とする本発
明の第１の半導体装置の製造方法、又は、酸化膜を有す
る基板上に形成された金属シリコン化合物と非単結晶シ
リコンの積層膜上に有機物膜を有するマスクを形成し、
しかる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより、少くとも前記金属シリコン化合物膜を除去し
て非単結晶シリコンを露出させた後HBrを含むガスのプ
ラズマ雰囲気中で、該基板を60℃以上の温度に加熱させ
てなすエッチングにより、前記非単結晶シリコンを除去
することにより該積層膜を略垂直な断面形状に加工する
工程を含むことを特徴とする本発明の第２の半導体装置
の製造方法、もしくは、酸化膜を有する基板上に形成さ
れた金属シリコン化合物と多結晶シリコンの積層膜上に
有機物膜と無機物膜の積層膜からなるマスクを形成し、
しかる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより、少くとも前記金属シリコン化合物膜を除去し
て非単結晶シリコンを露出させる工程と、つづいて該有
機物膜のマスクを選択的に除去する工程と、つづいて該
無機物膜をマスクにしてHBrを含むガスのプラズマ雰囲
気中で、該基板を60℃以上の温度に加熱させてなすエッ
チングにより、前記非単結晶シリコンを除去する工程を
行うことにより該積層膜を略垂直な断面形状に加工する
ことを特徴とする本発明の第３の半導体装置の製造方法
により、解決される。
シリコン化合物と非単結晶シリコンの積層膜上に有機物
膜を有するマスクを形成し、しかる後塩素と酸素を含む
混合ガスのプラズマ雰囲気中で、該基板を60℃以上の温
度に加熱させてなすエッチングにより該積層膜を略垂直
な断面形状に加工する工程を含むことを特徴とする本発
明の第１の半導体装置の製造方法、又は、酸化膜を有す
る基板上に形成された金属シリコン化合物と非単結晶シ
リコンの積層膜上に有機物膜を有するマスクを形成し、
しかる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより、少くとも前記金属シリコン化合物膜を除去し
て非単結晶シリコンを露出させた後HBrを含むガスのプ
ラズマ雰囲気中で、該基板を60℃以上の温度に加熱させ
てなすエッチングにより、前記非単結晶シリコンを除去
することにより該積層膜を略垂直な断面形状に加工する
工程を含むことを特徴とする本発明の第２の半導体装置
の製造方法、もしくは、酸化膜を有する基板上に形成さ
れた金属シリコン化合物と多結晶シリコンの積層膜上に
有機物膜と無機物膜の積層膜からなるマスクを形成し、
しかる後塩素と酸素を含む混合ガスのプラズマ雰囲気中
で、該基板を60℃以上の温度に加熱させてなすエッチン
グにより、少くとも前記金属シリコン化合物膜を除去し
て非単結晶シリコンを露出させる工程と、つづいて該有
機物膜のマスクを選択的に除去する工程と、つづいて該
無機物膜をマスクにしてHBrを含むガスのプラズマ雰囲
気中で、該基板を60℃以上の温度に加熱させてなすエッ
チングにより、前記非単結晶シリコンを除去する工程を
行うことにより該積層膜を略垂直な断面形状に加工する
ことを特徴とする本発明の第３の半導体装置の製造方法
により、解決される。
金属シリコン化合物と多結晶シリコンの積層膜を略垂直
形状に加工するには、金属シリコン化合物のエッチレー
トと多結晶シリコンのエッチレートを同等、あるいは金
属シリコン化合物のエッチレートの方を速くする必要が
ある。有機物膜マスクとしてポジ型ホトレジスト（以
下、単にレジストという）を用い、金属シリコン化合物
（ここでは、タングステンシリサイドを用いた）と多結
晶シリコンの積層膜が形成されている基板を60℃に加熱
して、エッチングガスにCl2とO2の混合ガスを用いてエ
ッチングした結果、タングステンシリサイド（以下、Ｗ
シリサイドという）のエッチレートと多結晶シリコンの
エッチレートがほぼ同等となった。さらに、基板の温度
を80℃にして同様にエッチングしたところ、多結晶シリ
コンのエッチレートに比べてＷシリサイドのエッチレー
トの方が速くなった。第１図に基板の温度に対する各膜
のエッチレートとの関係を示した。そして、第２図に基
板の温度を変えてエッチングしたときの形状と基板の温
度との関係を示した。この結果、基板の温度を60℃以上
にしたことによってＷシリサイドと多結晶シリコンの積
層膜（以下、Ｗポリサイドという）が、略垂直形状に加
工できた。ただし、基板が150℃を越える温度になると
レジストがこげてマスクにならないため、基板の温度の
上限は150℃までとする。また、基板の温度を上げても
酸化シリコンのエッチレートは変わらない（第１図参
照）ので、基板の温度が高いほど酸化シリコンに対する
多結晶シリコンの選択比も向上した。基板の温度が80℃
のときの該選択比は４〜５となった。この値は、従来技
術で得られた該選択比よりも高い。さらに、Ｗシリサ
イドのエッチレートの均一性も基板の温度に依存し、基
板の温度が高いほど該均一性は向上した（第３図参
照）。Ｗポリサイドのエッチングは、基板の温度制御が
重要である。
形状に加工するには、金属シリコン化合物のエッチレー
トと多結晶シリコンのエッチレートを同等、あるいは金
属シリコン化合物のエッチレートの方を速くする必要が
ある。有機物膜マスクとしてポジ型ホトレジスト（以
下、単にレジストという）を用い、金属シリコン化合物
（ここでは、タングステンシリサイドを用いた）と多結
晶シリコンの積層膜が形成されている基板を60℃に加熱
して、エッチングガスにCl2とO2の混合ガスを用いてエ
ッチングした結果、タングステンシリサイド（以下、Ｗ
シリサイドという）のエッチレートと多結晶シリコンの
エッチレートがほぼ同等となった。さらに、基板の温度
を80℃にして同様にエッチングしたところ、多結晶シリ
コンのエッチレートに比べてＷシリサイドのエッチレー
トの方が速くなった。第１図に基板の温度に対する各膜
のエッチレートとの関係を示した。そして、第２図に基
板の温度を変えてエッチングしたときの形状と基板の温
度との関係を示した。この結果、基板の温度を60℃以上
にしたことによってＷシリサイドと多結晶シリコンの積
層膜（以下、Ｗポリサイドという）が、略垂直形状に加
工できた。ただし、基板が150℃を越える温度になると
レジストがこげてマスクにならないため、基板の温度の
上限は150℃までとする。また、基板の温度を上げても
酸化シリコンのエッチレートは変わらない（第１図参
照）ので、基板の温度が高いほど酸化シリコンに対する
多結晶シリコンの選択比も向上した。基板の温度が80℃
のときの該選択比は４〜５となった。この値は、従来技
術で得られた該選択比よりも高い。さらに、Ｗシリサ
イドのエッチレートの均一性も基板の温度に依存し、基
板の温度が高いほど該均一性は向上した（第３図参
照）。Ｗポリサイドのエッチングは、基板の温度制御が
重要である。
また、レジストの代わりに酸化シリコンをマスクに用い
て、Ｗポリサイドを80℃に加熱して、エッチングガスに
Cl2とO2の混合ガスを用いてエッチングした結果、アン
ダーカットが生じて略垂直形状にならなかった。このと
きの形状を第４図に示した。よって、本発明はレジスト
マスクである必要がある。
て、Ｗポリサイドを80℃に加熱して、エッチングガスに
Cl2とO2の混合ガスを用いてエッチングした結果、アン
ダーカットが生じて略垂直形状にならなかった。このと
きの形状を第４図に示した。よって、本発明はレジスト
マスクである必要がある。
エッチングガスにHBrを用い、レジストマスクを有する
Ｗポリサイドを80℃に加熱してエッチングしたところ、
Ｗシリサイドはほとんどエッチングできなかった。よっ
て、ＷシリサイドのエッチングにはHBrは使えない。し
かし、HBrをエッチングガスに用いて、レジストマスク
を有する多結晶シリコンを80℃に加熱してエッチングす
ると略垂直形状が得られ、このときの酸化シリコンに対
する多結晶シリコンの選択比は10〜20程度が得られるこ
とは知られている。また、レジストの代わりに酸化シリ
コンをマスクに用い、多結晶シリコンを80℃に加熱して
エッチングしても略垂直形状が得られ、このときの酸化
シリコンに対する多結晶シリコンの選択比は、酸化シリ
コンのエッチレートを速める作用を持つ炭素が含まれる
レジストを用いなかったことで100以上得られることも
公知である。
Ｗポリサイドを80℃に加熱してエッチングしたところ、
Ｗシリサイドはほとんどエッチングできなかった。よっ
て、ＷシリサイドのエッチングにはHBrは使えない。し
かし、HBrをエッチングガスに用いて、レジストマスク
を有する多結晶シリコンを80℃に加熱してエッチングす
ると略垂直形状が得られ、このときの酸化シリコンに対
する多結晶シリコンの選択比は10〜20程度が得られるこ
とは知られている。また、レジストの代わりに酸化シリ
コンをマスクに用い、多結晶シリコンを80℃に加熱して
エッチングしても略垂直形状が得られ、このときの酸化
シリコンに対する多結晶シリコンの選択比は、酸化シリ
コンのエッチレートを速める作用を持つ炭素が含まれる
レジストを用いなかったことで100以上得られることも
公知である。
よって、エッチングガスにCl2とO2の混合ガスを用い、
レジストマスクを有するＷポリサイドを80℃に加熱して
Ｗシリサイドをエッチング除去し、続いてエッチングガ
スにHBrは用い、レジストとＷシリサイドをマスクにし
た多結晶シリコンを80℃に加熱して多結晶シリコンをエ
ッチング除去することにより、Ｗポリサイドは略垂直形
状に加工され、このときの下地の酸化シリコンに対する
多結晶シリコンの選択比は10〜20程度が得られる。
レジストマスクを有するＷポリサイドを80℃に加熱して
Ｗシリサイドをエッチング除去し、続いてエッチングガ
スにHBrは用い、レジストとＷシリサイドをマスクにし
た多結晶シリコンを80℃に加熱して多結晶シリコンをエ
ッチング除去することにより、Ｗポリサイドは略垂直形
状に加工され、このときの下地の酸化シリコンに対する
多結晶シリコンの選択比は10〜20程度が得られる。
従って、下地の酸化シリコンに対して５を越える選択比
が要求される場合は、前記した２段階エッチングが必要
である。
が要求される場合は、前記した２段階エッチングが必要
である。
第５図は、本発明を実施する際に用いた平行平板型RIE
装置の概略図である。ウエハステージは水冷機構を備え
ており、循環水の温度調節によってウエハ温度を制御し
た。そして、レーザー干渉計を用いて、金属シリコン化
合物と多結晶シリコンのエッチレートの測定と終点検出
を行った。
装置の概略図である。ウエハステージは水冷機構を備え
ており、循環水の温度調節によってウエハ温度を制御し
た。そして、レーザー干渉計を用いて、金属シリコン化
合物と多結晶シリコンのエッチレートの測定と終点検出
を行った。
第６図は、本発明を実施する際に用いた試料の概略図で
ある。第６図（ａ）は、厚さ200nmの多結晶シリコンと
厚さ200nmのＷシリサイドを、熱酸化したウエハ上に堆
積し、レジストをマスクとした試料である。第６図
（ｂ）は、厚さ200nmの多結晶シリコンと厚さ200nmのＷ
シリサイドを、熱酸化したウエハ上に堆積し、上層にレ
ジストを下層に酸化シリコンを堆積したマスクをＷシリ
サイド上に形成した試料である。
ある。第６図（ａ）は、厚さ200nmの多結晶シリコンと
厚さ200nmのＷシリサイドを、熱酸化したウエハ上に堆
積し、レジストをマスクとした試料である。第６図
（ｂ）は、厚さ200nmの多結晶シリコンと厚さ200nmのＷ
シリサイドを、熱酸化したウエハ上に堆積し、上層にレ
ジストを下層に酸化シリコンを堆積したマスクをＷシリ
サイド上に形成した試料である。
（実施例１） エッチングガスにCl2とO2の混合ガスを用い、基板の温
度のみを変えて下記に示した条件で第６図（ａ）の試料
のエッチングを行った。なお、Cl2とO2の混合ガスの総
流量は、100sccmで一定とした。
度のみを変えて下記に示した条件で第６図（ａ）の試料
のエッチングを行った。なお、Cl2とO2の混合ガスの総
流量は、100sccmで一定とした。
第１図に、基板の温度に対する各膜のエッチレートの変
化を示した。基板の温度が上がるにつれてＷシリサイド
と多結晶シリコンのエッチレートは速くなり、酸化シリ
コンのエッチレートは一定であったことから、高温ほど
酸化シリコンに対する選択比が高くなることが確認され
た。基板の温度が80℃のときの該選択比は5.0となっ
た。第２図に、基板の温度を変えてエッチングしたとき
の形状と基板の温度との関係を示した。この結果、基板
の温度を60℃以上にしたことによってＷポリサイドは略
垂直形状に加工できた。第３図に、基板の温度に対する
Ｗシリサイドのエッチレート分布（均一性）の変化を示
した。基板の温度が上がるにつれてＷシリサイドのエッ
チレート分布は良くなり、60℃以上では±15％でほぼ一
定となった。
化を示した。基板の温度が上がるにつれてＷシリサイド
と多結晶シリコンのエッチレートは速くなり、酸化シリ
コンのエッチレートは一定であったことから、高温ほど
酸化シリコンに対する選択比が高くなることが確認され
た。基板の温度が80℃のときの該選択比は5.0となっ
た。第２図に、基板の温度を変えてエッチングしたとき
の形状と基板の温度との関係を示した。この結果、基板
の温度を60℃以上にしたことによってＷポリサイドは略
垂直形状に加工できた。第３図に、基板の温度に対する
Ｗシリサイドのエッチレート分布（均一性）の変化を示
した。基板の温度が上がるにつれてＷシリサイドのエッ
チレート分布は良くなり、60℃以上では±15％でほぼ一
定となった。
（実施例２） エッチングガスにCl2とO2の混合ガスを用い、O2の混合
割合を変えて下記に示した条件で第６図（ａ）の試料の
エッチングを行った。
割合を変えて下記に示した条件で第６図（ａ）の試料の
エッチングを行った。
第７図に、O2の混合割合に対する各膜のエッチレートの
変化を示した。O2の混合割合が増えるにつれて各膜のエ
ッチレートは速くなり、11％を越えると逆に遅くなっ
た。酸化シリコンに対する選択比はあまり変わらなかっ
た。O2の混合割合が11％のときの該選択比は5.0となっ
た。第８図に、O2の混合割合を変えてエッチングしたと
きの形状を示した。O2の混合割合が６％を下回ると順テ
ーパー形状になり、６％〜30％の範囲では略垂直形状が
得られたが、30％を越えるとサイドエッチングが生じ
た。第９図に、O2の混合割合に対するＷシリサイドのエ
ッチレート分布（均一性）の変化を示した。O2の混合割
合が増えるにつれてＷシリサイドのエッチレート分布は
良くなり、６％以上では±14％でほぼ一定となった。
変化を示した。O2の混合割合が増えるにつれて各膜のエ
ッチレートは速くなり、11％を越えると逆に遅くなっ
た。酸化シリコンに対する選択比はあまり変わらなかっ
た。O2の混合割合が11％のときの該選択比は5.0となっ
た。第８図に、O2の混合割合を変えてエッチングしたと
きの形状を示した。O2の混合割合が６％を下回ると順テ
ーパー形状になり、６％〜30％の範囲では略垂直形状が
得られたが、30％を越えるとサイドエッチングが生じ
た。第９図に、O2の混合割合に対するＷシリサイドのエ
ッチレート分布（均一性）の変化を示した。O2の混合割
合が増えるにつれてＷシリサイドのエッチレート分布は
良くなり、６％以上では±14％でほぼ一定となった。
（実施例３） １段階目のエッチングにCl2とO2の混合ガスを用い、２
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ａ）の試料のエッチングを行った。
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ａ）の試料のエッチングを行った。
この結果、形状は第10図に示したように略垂直形状とな
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で11となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
10％となった。
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で11となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
10％となった。
（実施例４） １段階目のエッチングにCl2とO2の混合ガスを用い、２
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ａ）の試料のエッチングを行った。
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ａ）の試料のエッチングを行った。
この結果、形状は第10図に示したように略垂直形状とな
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で17となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
５％となった。
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で17となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
５％となった。
（実施例５） １段階目のエッチングにCl2とO2の混合ガスを用い、２
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ｂ）の試料のエッチングを行った。なお、
レジストは、１段階目のエッチングが終了後で、２段階
目のエッチングを始める前に除去した。
段階目のエッチングにHBrを用いて下記に示した条件
で、第６図（ｂ）の試料のエッチングを行った。なお、
レジストは、１段階目のエッチングが終了後で、２段階
目のエッチングを始める前に除去した。
この結果、形状は第11図に示したように略垂直形状とな
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で100となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
５％となった。
り、また、パターンの粗密に係わらず略垂直形状となっ
た。下地の酸化シリコン膜との選択比は、１段階目で
５、２段階目で100となった。２段階目のHBrを用いたと
きの多結晶シリコンのエッチレート分布（均一性）は±
５％となった。
（実施例６） 第６図（ｂ）の試料のうち酸化シリコンの変わりに窒化
シリコンに代えて、１段階目のエッチングにCl2とO2の
混合ガスを用い、２段階目のエッチングにHBrを用いて
下記に示した条件で、Ｗポリサイドのエッチングを行っ
た。
シリコンに代えて、１段階目のエッチングにCl2とO2の
混合ガスを用い、２段階目のエッチングにHBrを用いて
下記に示した条件で、Ｗポリサイドのエッチングを行っ
た。
その結果、形状は第11図に示した形状と同様な略垂直形
状が得られ、また、パターンの粗密に係わらず略垂直形
状となった。下地の酸化シリコン膜との選択比は、１段
階目で５、２段階目で100となった。２段階目のHBrを用
いたときの多結晶シリコンのエッチレート分布（均一
性）は±５％となった。
状が得られ、また、パターンの粗密に係わらず略垂直形
状となった。下地の酸化シリコン膜との選択比は、１段
階目で５、２段階目で100となった。２段階目のHBrを用
いたときの多結晶シリコンのエッチレート分布（均一
性）は±５％となった。
以上説明したように、本発明によれば、Cl2とO2の混合
ガスのプラズマを用い、60℃以上150℃以下に加熱され
た基板上に形成されたレジストマスクを有する金属シリ
コン化合物と多結晶シリコンの積層膜を略垂直形状に加
工でき、さらに基板を加熱したことで基板内のエッチレ
ートの均一性を高める効果を奏し、さらに、堆積性ガス
を用いていないためにパーティクルの発生を抑えること
が可能になることにより、係る半導体デバイス微細加工
技術の向上に寄与するところが大きい。
ガスのプラズマを用い、60℃以上150℃以下に加熱され
た基板上に形成されたレジストマスクを有する金属シリ
コン化合物と多結晶シリコンの積層膜を略垂直形状に加
工でき、さらに基板を加熱したことで基板内のエッチレ
ートの均一性を高める効果を奏し、さらに、堆積性ガス
を用いていないためにパーティクルの発生を抑えること
が可能になることにより、係る半導体デバイス微細加工
技術の向上に寄与するところが大きい。
第１図は、基板温度と各膜のエッチレートとの関係、 第２図は、基板温度とエッチング形状との関係、 第３図は、基板温度とＷシリサイドのエッチレート分布
との関係、 第４図は、酸化シリコンマスクでＷポリサイドをエッチ
ングしたときの形状、 第５図は、本発明を実施する際に用いた平行平板型RIE
装置の概略図、 第６図は、本発明を実施する際に用いた試料の概略図、 第７図は、O2流量割合と各膜のエッチレートとの関係、 第８図は、O2流量割合とエッチング形状との関係、 第９図は、O2流量割合と各膜のエッチレート分布との関
係、 第10図および第11図は、本発明の実施により得られた形
状、 をそれぞれ示す図である。 図において、 １はシリコン基板、２は酸化シリコン膜、３は多結晶シ
リコン膜、４はタングステン（Ｗ）シリサイド膜、５は
レジストマスク、６は酸化シリコンマスク、である。
との関係、 第４図は、酸化シリコンマスクでＷポリサイドをエッチ
ングしたときの形状、 第５図は、本発明を実施する際に用いた平行平板型RIE
装置の概略図、 第６図は、本発明を実施する際に用いた試料の概略図、 第７図は、O2流量割合と各膜のエッチレートとの関係、 第８図は、O2流量割合とエッチング形状との関係、 第９図は、O2流量割合と各膜のエッチレート分布との関
係、 第10図および第11図は、本発明の実施により得られた形
状、 をそれぞれ示す図である。 図において、 １はシリコン基板、２は酸化シリコン膜、３は多結晶シ
リコン膜、４はタングステン（Ｗ）シリサイド膜、５は
レジストマスク、６は酸化シリコンマスク、である。
Claims (5)
- 【請求項１】酸化膜を有する基板上に形成された金属シ
リコン化合物と非単結晶シリコンの積層膜上に有機物膜
を有するマスクを形成し、しかる後塩素と酸素を含む混
合ガスのプラズマ雰囲気中で、該基板を60℃以上の温度
に加熱させてなすエッチングにより該積層膜を略垂直な
断面形状に加工する工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】酸化膜を有する基板上に形成された金属シ
リコン化合物と非単結晶シリコンの積層膜上に有機物膜
を有するマスクを形成し、しかる後塩素と酸素を含む混
合ガスのプラズマ雰囲気中で、該基板を60℃以上の温度
に加熱させてなすエッチングにより、少くとも前記金属
シリコン化合物膜を除去して非単結晶シリコンを露出さ
せた後HBrを含むガスのプラズマ雰囲気中で、該基板を6
0℃以上の温度に加熱させてなすエッチングにより、前
記非単結晶シリコンを除去することにより該積層膜を略
垂直な断面形状に加工する工程を含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】酸化膜を有する基板上に形成された金属シ
リコン化合物と多結晶シリコンの積層膜上に有機物膜と
無機物膜の積層膜からなるマスクを形成し、しかる後塩
素と酸素を含む混合ガスのプラズマ雰囲気中で、該基板
を60℃以上の温度に加熱させてなすエッチングにより、
少くとも前記金属シリコン化合物膜を除去して非単結晶
シリコンを露出させる工程と、つづいて該有機物膜のマ
スクを選択的に除去する工程と、つづいて該無機物膜を
マスクにしてHBrを含むガスのプラズマ雰囲気中で、該
基板を60℃以上の温度に加熱させてなすエッチングによ
り、前記非単結晶シリコンを除去する工程を行うことに
より該積層膜を略垂直な断面形状に加工することを特徴
とする半導体装置の製造方法。 - 【請求項４】前記の塩素と酸素の混合ガスは、酸素の混
合割合が塩素と酸素の総量に対して６〜30％であること
を特徴とする請求項１ないし３のいずれかに記載の半導
体装置の製造方法。 - 【請求項５】前記の有機物膜と無機物膜の積層膜からな
るマスクを構成する無機膜は酸化シリコン、または窒化
シリコンであることを特徴とする請求項３記載の半導体
装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224030A JPH0779102B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
| DE69130787T DE69130787T2 (de) | 1990-08-23 | 1991-08-16 | Ätzverfahren für eine leitende Doppelschicht-Struktur |
| EP91307582A EP0473344B1 (en) | 1990-08-23 | 1991-08-16 | Process for etching a conductive bi-layer structure |
| US07/748,157 US5487811A (en) | 1990-08-23 | 1991-08-21 | Process for preparation of semiconductor device |
| KR1019910014646A KR960002070B1 (ko) | 1990-08-23 | 1991-08-23 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2224030A JPH0779102B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105321A JPH04105321A (ja) | 1992-04-07 |
| JPH0779102B2 true JPH0779102B2 (ja) | 1995-08-23 |
Family
ID=16807494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2224030A Expired - Fee Related JPH0779102B2 (ja) | 1990-08-23 | 1990-08-23 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5487811A (ja) |
| EP (1) | EP0473344B1 (ja) |
| JP (1) | JPH0779102B2 (ja) |
| KR (1) | KR960002070B1 (ja) |
| DE (1) | DE69130787T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2871460B2 (ja) | 1994-05-20 | 1999-03-17 | 株式会社日立製作所 | シリコンのエッチング方法 |
| US5910021A (en) | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| US5652170A (en) | 1996-01-22 | 1997-07-29 | Micron Technology, Inc. | Method for etching sloped contact openings in polysilicon |
| US5880033A (en) * | 1996-06-17 | 1999-03-09 | Applied Materials, Inc. | Method for etching metal silicide with high selectivity to polysilicon |
| JPH1168095A (ja) * | 1997-08-11 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6159794A (en) * | 1998-05-12 | 2000-12-12 | Advanced Micro Devices, Inc. | Methods for removing silicide residue in a semiconductor device |
| US20060237398A1 (en) * | 2002-05-08 | 2006-10-26 | Dougherty Mike L Sr | Plasma-assisted processing in a manufacturing line |
| CN1304103C (zh) * | 2002-05-08 | 2007-03-14 | 达纳公司 | 等离子体辅助碳结构的形成 |
| US20060228497A1 (en) * | 2002-05-08 | 2006-10-12 | Satyendra Kumar | Plasma-assisted coating |
| US7432470B2 (en) | 2002-05-08 | 2008-10-07 | Btu International, Inc. | Surface cleaning and sterilization |
| US20060233682A1 (en) * | 2002-05-08 | 2006-10-19 | Cherian Kuruvilla A | Plasma-assisted engine exhaust treatment |
| US8349241B2 (en) * | 2002-10-04 | 2013-01-08 | Molecular Imprints, Inc. | Method to arrange features on a substrate to replicate features having minimal dimensional variability |
| US7189940B2 (en) * | 2002-12-04 | 2007-03-13 | Btu International Inc. | Plasma-assisted melting |
| KR100497474B1 (ko) * | 2003-06-20 | 2005-07-01 | 주식회사 하이닉스반도체 | 반도체소자의 게이트전극 형성방법 |
| WO2006127037A2 (en) * | 2004-11-05 | 2006-11-30 | Dana Corporation | Atmospheric pressure processing using microwave-generated plasmas |
| US7544621B2 (en) * | 2005-11-01 | 2009-06-09 | United Microelectronics Corp. | Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method |
| JP2006303496A (ja) * | 2006-04-14 | 2006-11-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP5264383B2 (ja) * | 2008-09-17 | 2013-08-14 | 東京エレクトロン株式会社 | ドライエッチング方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4539742A (en) * | 1981-06-22 | 1985-09-10 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JPS59162276A (ja) * | 1983-03-07 | 1984-09-13 | Toshiba Corp | 反応性イオンエツチング方法 |
| NL8500771A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een op een laag siliciumoxide aanwezige dubbellaag - bestaande uit poly-si en een silicide - in een plasma wordt geetst. |
| US4784720A (en) * | 1985-05-03 | 1988-11-15 | Texas Instruments Incorporated | Trench etch process for a single-wafer RIE dry etch reactor |
| JPS62111432A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4789426A (en) * | 1987-01-06 | 1988-12-06 | Harris Corp. | Process for performing variable selectivity polysilicon etch |
| US4778563A (en) * | 1987-03-26 | 1988-10-18 | Applied Materials, Inc. | Materials and methods for etching tungsten polycides using silicide as a mask |
| US4799991A (en) * | 1987-11-02 | 1989-01-24 | Motorola, Inc. | Process for preferentially etching polycrystalline silicon |
| US4833096A (en) * | 1988-01-19 | 1989-05-23 | Atmel Corporation | EEPROM fabrication process |
| KR930001500B1 (ko) * | 1988-02-09 | 1993-03-02 | 후지쓰 가부시끼가이샤 | 취화수소 또는 취소로 건식 식각하는 방법 |
| US5007982A (en) * | 1988-07-11 | 1991-04-16 | North American Philips Corporation | Reactive ion etching of silicon with hydrogen bromide |
| JPH0294520A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | ドライエッチング方法 |
| US5030590A (en) * | 1989-06-09 | 1991-07-09 | Applied Materials, Inc. | Process for etching polysilicon layer in formation of integrated circuit structure |
| US5110411A (en) * | 1990-04-27 | 1992-05-05 | Micron Technology, Inc. | Method of isotropically dry etching a poly/WSix sandwich structure |
-
1990
- 1990-08-23 JP JP2224030A patent/JPH0779102B2/ja not_active Expired - Fee Related
-
1991
- 1991-08-16 DE DE69130787T patent/DE69130787T2/de not_active Expired - Fee Related
- 1991-08-16 EP EP91307582A patent/EP0473344B1/en not_active Expired - Lifetime
- 1991-08-21 US US07/748,157 patent/US5487811A/en not_active Expired - Fee Related
- 1991-08-23 KR KR1019910014646A patent/KR960002070B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105321A (ja) | 1992-04-07 |
| EP0473344B1 (en) | 1999-01-20 |
| KR960002070B1 (ko) | 1996-02-10 |
| EP0473344A2 (en) | 1992-03-04 |
| KR920005271A (ko) | 1992-03-28 |
| EP0473344A3 (en) | 1992-03-25 |
| DE69130787T2 (de) | 1999-05-27 |
| DE69130787D1 (de) | 1999-03-04 |
| US5487811A (en) | 1996-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779102B2 (ja) | 半導体装置の製造方法 | |
| KR970007109B1 (ko) | 경사진 콘택트 에칭 방법 | |
| JP3574680B2 (ja) | キセノンを用いたプラズマエッチング | |
| EP1350265A1 (en) | Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures | |
| JPS60105235A (ja) | アルミニウムおよびアルミニウム合金の反応性イオンエッチング法 | |
| IE50996B1 (en) | Dry etching of metal film | |
| JPH05102107A (ja) | 半導体装置の製造方法 | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| US6103631A (en) | Method of manufacturing semiconductor device | |
| US5685950A (en) | Dry etching method | |
| KR100489599B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10178014A (ja) | 半導体装置の製造方法 | |
| JP3208596B2 (ja) | ドライエッチング方法 | |
| JPS5878427A (ja) | ドライエツチング方法 | |
| JPH07335634A (ja) | 半導体装置の製造方法 | |
| JPS629673B2 (ja) | ||
| JPH0529281A (ja) | ドライエツチング方法 | |
| JP2998164B2 (ja) | 半導体装置の製造方法 | |
| JPH03127826A (ja) | ドライエッチング方法 | |
| JP3472397B2 (ja) | ドライエッチング方法 | |
| JPH07201821A (ja) | アルミ合金配線の形成方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH11162941A (ja) | ドライエッチング方法 | |
| JPS63115339A (ja) | 低温ドライエツチング方法 | |
| JPH06151374A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |